KR101390890B1 - 반도체 칩의 실장장치 및 실장방법 - Google Patents

반도체 칩의 실장장치 및 실장방법 Download PDF

Info

Publication number
KR101390890B1
KR101390890B1 KR1020070100367A KR20070100367A KR101390890B1 KR 101390890 B1 KR101390890 B1 KR 101390890B1 KR 1020070100367 A KR1020070100367 A KR 1020070100367A KR 20070100367 A KR20070100367 A KR 20070100367A KR 101390890 B1 KR101390890 B1 KR 101390890B1
Authority
KR
South Korea
Prior art keywords
mounting
semiconductor chip
alignment mark
chip
image
Prior art date
Application number
KR1020070100367A
Other languages
English (en)
Other versions
KR20080038013A (ko
Inventor
요시유키 아라이
고지 니시무라
겐지 하마카와
Original Assignee
도레 엔지니아린구 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레 엔지니아린구 가부시키가이샤 filed Critical 도레 엔지니아린구 가부시키가이샤
Publication of KR20080038013A publication Critical patent/KR20080038013A/ko
Application granted granted Critical
Publication of KR101390890B1 publication Critical patent/KR101390890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 페이스 다운 실장 또는 페이스 업 실장의 어느쪽의 타입의 기판이여도 공통된 장치로 생산할 수 있을 뿐만 아니라, 택트타임의 단축을 꾀할 수 있는 실장장치 및 실장방법을 제공한다.
이를 위하여 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 촬영하는 칩 인식부와, 실장전의 반도체 칩 및 기판을 촬영하는 실장전 촬영장치와, 반도체 칩의 얼라인먼트를 하고 반도체 칩을 기판에 실장하는 실장부와, 이들을 구동제어하는 제어장치를 구비하고 있고, 상기 제어장치는, 상기 칩 인식부에 의해 얻어진 화상으로부터 반도체 칩의 이면화상에 있어서의 얼라인먼트 마크 위치정보를 취득하고, 상기 실장전 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는 상기 얼라인먼트 마크 위치정보에 의거하여 반도체 칩을 얼라인먼트하여 실장하도록 상기 실장부를 제어한다.

Description

반도체 칩의 실장장치 및 실장방법{MOUNTING DEVICE AND MOUNTING METHOD FOR THE SEMICONDUCTOR CHIP}
본 발명은 반도체 칩을 기판(基板)에 실장(實裝)하는 실장장치 및 실장방법에 관한 것이다.
일반적으로, 반도체 칩을 기판에 실장하는 실장장치에서는, 반도체 칩과 기판의 사이에 설치된 촬영수단에 의하여, 공급된 반도체 칩(이하 간단하게 칩이라고 한다)과 기판을 촬영하고, 얻어진 화상에 의거하여 얼라인먼트(alignment)를 한 후에 반도체 칩이 기판에 실장된다. 구체적으로는, 회로가 형성되는 반도체 칩의 회로형성면에는 얼라인먼트 마크가 부착되어 있고, 이들 얼라인먼트 마크의 화상(畵像)에 의거하여 얼라인먼트를 한 후에 반도체 칩이 기판에 실장된다.
여기에서 실장기판에는, 반도체 칩이 그 회로형성면을 상측으로 향한 상태(페이스 업 상태)로 실장되어 있는 실장기판(페이스 업 실장기판 ; face up 實裝基板)과, 회로형성면이 하측(기판측)을 향한 상태(페이스 다운 상태)로 실장되어 있는 실장기판(페이스 다운 실장기판 ; face down 實裝基板)이 있다.
예를 들면, 페이스 다운 실장기판을 생산하는 경우에는, 실장 전에서는 반도체 칩의 얼라인먼트 마크가 하측을 향한 상태로 지지되어 있기 때문에, 이 얼라인먼트 마크에 의거하여 얼라인먼트할 수 있다. 또한 페이스 업 실장기판을 생산하는 경우에는, 실장 전에 있어서 반도체 칩의 얼라인먼트 마크가 상측을 향한 상태로 지지되어 있기 때문에, 얼라인먼트 마크를 눈으로 인식할 수 없어 이 얼라인먼트 마크에 의거하여 얼라인먼트할 수 없다.
이와 같이 생산하는 실장기판의 타입에 의하여 반도체 칩의 얼라인먼트 마크가 부착된 면의 표리(表裏)가 역전하여 눈으로 인식할 수 없기 때문에, 종래의 실장장치는 페이스 업 실장기판 또는 페이스 다운 실장기판의 어느 일방만을 생산하도록 구성되어 있다. 또한 한편으로는, 얼라인먼트 마크를 직접 눈으로 인식할 수 없는 경우에, 예를 들면 특허문헌1과 같이 X선 촬영장치나 적외선 현미경 등을 사용하여 얼라인먼트 마크를 인식하는 방법도 생각되고 있다.
특허문헌1 : 일본국 공개특허공보 특개평11-183406호 공보
최근에는, 예를 들면 칩 임베디드 기판(chip embedded 基板)과 같이 반도체 칩을 기판에 삽입하는 타입의 박형(薄型)의 기판이 개발되어 있고, 이러한 칩 임베디드 기판에 관해서도 페이스 업 실장형과 페이스 다운 실장형이 요구되고 있다. 그러나 페이스 업, 페이스 다운의 두가지 형태에 대응하는 실장장치를 각각 준비하기 위하여는, 비용면과 장치의 설치 스페이스를 확보할 수 없다는 문제가 있다. 그 때문에 생산하는 실장기판의 타입에 따라 실장장치의 장치구성을 변경하여 사용할 필요가 있지만, 이러한 설비변경은 변경작업 및 조절작업에 매우 번거롭고 결과적으로 생산비용을 악화시키는 요인이 되어 있었다.
또한 상기 특허문헌1과 같이 X선 촬영장치나 적외선 현미경 등을 사용하는 경우에는, 장치의 구성이 복잡해짐과 아울러 얼라인먼트 마크의 인식에 시간을 필요로 하여 택트타임(tact time)이 길어진다고 하는 문제가 있었다.
본 발명은, 상기한 문제점을 감안하여 이루어진 것으로서, 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 공통된 장치로 생산할 수 있을 뿐만 아니라, 택트타임의 단축을 도모할 수 있는 실장장치 및 실장방법을 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위하여, 본 발명에 관한 실장장치는,
공급되는 반도체 칩의 한 면에 붙여진 얼라인먼트 마크와 기판에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장하는 실장장치에 있어서,
반도체 칩이 지지된 상태에서, 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 촬영하는 칩 인식부와,
실장전의 반도체 칩 및 기판이 대향한 상태에서 상기 실장전의 반도체 칩의 기판측의 면 및 상기 기판을 촬영하는 실장전 촬영장치와,
반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장부와,
이들을 구동제어하는 제어장치를
구비하고 있고,
상기 칩 인식부는,
발광부와 수광부를 구비함과 아울러 상기 반도체 칩의 표면 또는 이면 측에서 상기 반도체 칩을 촬영하는 제1촬영수단과,
발광부와 수광부를 구비함과 아울러 상기 제1촬영수단과 대향하는 측으로부터 상기 반도체 칩을 촬영하는 제2촬영수단을 구비하고 있고,
상기 제1촬영수단은, 상기 제1촬영수단으로부터 상기 반도체 칩을 향하여 조사된 광 중에서 상기 반도체 칩의 상기 제1촬영수단측의 면에서 반사한 광을 촬영할 수 있고,
상기 제2촬영수단은, 상기 제2촬영수단으로부터 상기 반도체 칩을 향하여 조사된 광 중에서 상기 반도체 칩의 상기 제2촬영수단측의 면에서 반사한 광을 촬영할 수 있고,
상기 제어장치는,
상기 실장전 촬영장치에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 촬영되는 화상이 상기 반도체 칩의 표면인 경우에는
상기 반도체 칩 표면의 얼라인먼트 마크 위치정보에 의거하여,
상기 실장전 촬영장치에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 촬영되는 화상이 상기 반도체 칩의 이면인 경우에는
상기 칩 인식부에 의해 얻어진 상기 반도체 칩 이면의 화상과 상기 반도체 칩 표면의 얼라인먼트 마크 위치정보의 관계에 의거하여,
반도체 칩을 얼라인먼트하여 실장하도록 상기 실장부를 제어하는 것을 특징으로 하고 있다.
상기 실장장치에 의하면, 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 촬영하여 얻어진 화상으로부터 이면의 화상에 있어서의 얼라인먼트 마크 위치정보를 취득함으로써, 실장시에 있어서 반도체 칩의 표면을 촬영할 수 없는 경우에는, 이 이면의 화상에 있어서의 얼라인먼트 마크 위치정보에 의거하여 얼라인먼트할 수 있다. 그 때문에 실장시에 있어서 반도체 칩의 표면을 촬영할 수 없는 경우에는, 얼라인먼트 마크 위치정보에 의거하여 얼라인먼트를 하고, 실장시에 있어서 반도체 칩의 표면을 촬영할 수 있는 경우에는, 표면의 화상에 있어서의 얼라인먼트 마크 위치에 의거하여 실장할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 생산할 수 있다. 또한 이면화상에 있어서의 얼라인먼트 정보에 의해 얼라인먼트 가능하게 되기 때문에, 종래와 같이 X선 촬영장치 등을 사용하여 반도체 칩의 표면의 얼라인먼트 마크를 인식하는 경우에 비하여 복잡한 장치구성이 불필요하게 됨과 아울러 얼라인먼트 마크를 인식하는 시간도 짧아지기 때문에, 실장장치의 택트타임을 단축시킬 수 있다.
구체적으로는, 상기 얼라인먼트 마크 위치정보는 상기 칩 인식부에서 얻어진 반도체 칩의 이면각부(裏面角部)에 있어서의 화상과 얼라인먼트 마크 위치를 대응시킨 얼라인먼트 기준화상이며, 상기 제어장치는, 이 얼라인먼트 기준화상을 상기 실장전 촬영장치로 촬영된 반도체 칩의 이면의 화상과 대조시킴으로써 실장전의 반도체 칩 이면에 있어서의 이면 얼라인먼트 마크 위치를 산출하고, 이 이면 얼라인먼트 마크 위치를 기준으로 하여 반도체 칩을 얼라인먼트하도록 상기 실장부를 구동제어하는 구성으로 하여도 좋다.
이 구성에 의하면, 칩 인식부에서 얻어진 반도체 칩의 표면각부와 이면각부의 화상으로부터 반도체 칩의 얼라인먼트 기준화상을 취득하기 때문에, 각각의 특정 칩(特定 chip)의 형상에 따른 얼라인먼트 기준화상을 반도체 칩 마다 설정할 수 있다. 따라서 미리 반도체 칩의 종류에 따른 얼라인먼트 기준화상을 준비하고 이 얼라인먼트 기준화상을 사용하여 이면 얼라인먼트 마 크 위치를 산출하는 경우에 비하여, 특정 칩의 이면형상에 편차가 있을 경우나 흠집 등이 있을 경우라도 이들 형상에 따른 얼라인먼트 기준화상을 설정하여 정밀도 좋은 이면 얼라인먼트 마크 위치를 산출할 수 있다.
또한 상기 제어장치는, 상기 실장전 촬영장치에 의해 반도체 칩의 표면이 촬영되는 경우에는, 반도체 칩의 얼라인먼트 마크 위치를 기준으로 하여 얼라인먼트하도록 상기 실장부를 구동제어하는 구성으로 할 수 있다.
이 구성에 의하면, 반도체 칩이 실장전 촬영장치에 의해 반도체 칩의 표면이 촬영되는 상태로 지지되어 있는 경우에는, 얼라인먼트 마크를 기준으로 하기 때문에 반도체 칩을 더 확실하게 얼라인먼트할 수 있다.
또한 상기 칩 인식부는, 발광부와 수광부를 구비함과 아울러 상기 반도체 칩의 표면 또는 이면 측에서 상기 반도체 칩을 촬영하는 제1촬영수단과, 발광부와 수광부를 구비함과 아울러 상기 제1촬영수단과 대향하는 측으로부터 상기 반도체 칩을 촬영하는 제2촬영수단을 구비하고 있고, 적어도 제1촬영수단의 수광부와 제2촬영수단의 발광부의 광학적 경로 사이에는 제2촬영수단의 발광부에서의 빛이 제1촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되고, 적어도 제2촬영수단의 수광부와 제1촬영수단의 발광부의 광학적 경로 사이에는 제1촬영수단의 발광부에서의 빛이 제2촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되어 있는 구성으로 할 수 있다.
이 구성에 의하면, 제1촬영수단과 제2촬영수단이 각각 상대측의 발광 부에서의 빛의 투과를 억제하는 필터를 구비하고 있기 때문에, 상대측의 발광부에서의 빛의 영향을 받지 않고 촬영할 수 있다. 이에 따라 제1의 촬영수단과 제2의 촬영수단에 있어서의 각각의 발광부를 동시에 발광시켜서 반도체 칩의 표면과 이면을 촬영할 수 있다. 따라서 상호간 발광부의 영향을 피하기 위하여 제1촬영수단과 제2촬영수단을 다른 타이밍으로 촬영하는 경우에 비하여, 반도체 칩의 촬영에 필요로 하는 시간을 단축할 수 있어서 실장장치 전체의 택트타임을 단축시킬 수 있다.
또한 상기 반도체 칩이 기판에 실장된 상태를 촬영하는 실장후 촬영장치를 더 구비하고 있고, 상기 제어장치는, 이 실장후 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는, 상기 이면 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치의 차이량을 산출하여 실장상태의 양/불량을 판정하는 구성으로 하더라도 좋다.
이 구성에 의하면, 반도체 칩의 이면이 촬영될 경우, 즉 실장후에 얼라인먼트 마크를 눈으로 인식할 수 없는 페이스 다운 상태로 실장되어 있는 경우라도 이면 얼라인먼트 마크 위치를 기준으로 하여 판정할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 실장기판의 양/불량를 판정할 수 있다.
또한 상기 실장전 촬영장치와 실장후 촬영장치는 공통의 2시야 카메라(2視野 camera)로 구성하는 것이 바람직하다.
이 구성에 의하면 실장전 촬영장치와 실장후 촬영장치를 공통된 카메라로 구성할 수 있어서 장치구성을 간소화 할 수 있다.
또한 상기 반도체 칩의 표면과 이면을 반전시키는 칩 공급부(chip 供給部)를 구비하고 있어, 이 칩 공급부에 의하여 반도체 칩이 페이스 업 상태 또는 페이스 다운상태로 상기 칩 인식부에 공급되는 구성으로 하더라도 좋다.
이 구성에 의하면, 상기 칩 공급부에 의하여 반도체 칩을 페이스 업 상태 또는 페이스 다운 상태로 선택적으로 공급할 수 있다.
상기 과제를 해결하기 위하여 본 발명에 관한 실장방법에 의하면, 공급되는 반도체 칩의 한 면에 붙여진 얼라인먼트 마크와 기판에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장하는 실장방법으로서,
반도체 칩의 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 동시에 촬영하여 얻어진 화상으로부터 반도체 칩 표면의 얼라인먼트 마크 위치와 반도체 칩 이면의 일부 형상을 관련지어 얼라인먼트 기준화상을 취득하는 기준화상 취득공정과,
실장전의 반도체 칩과 기판을 대향시킨 상태에서 상기 실장전의 반도체 칩의 기판측의 면 및 상기 기판의 화상을 취득하는 실장전 화상취득공정과,
상기 실장전 화상취득공정에서 얻어진 화상으로부터 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장전 얼라인먼트 마크 위치 취득공정과,
상기 실장전 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와, 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장공정
을 구비하고 있고,
상기 실장전 얼라인먼트 마크 위치 취득공정에 있어서,
상기 실장전 화상취득공정에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 얻어지는 화상이 상기 반도체 칩의 표면의 화상인 경우에는
상기 반도체 칩 표면의 얼라인먼트 마크 위치를 실장할 때의 얼라인먼트 마크 위치로 하고,
상기 실장전 화상취득공정에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 얻어지는 화상이 상기 반도체 칩의 이면의 화상인 경우에는
상기 칩 인식부에 의해 얻어진 상기 반도체 칩 이면의 화상과 상기 반도체 칩 표면의 얼라인먼트 마크 위치의 관계에 의거하여,
화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고, 상기 이면 얼라인먼트 마크 위치를 실장할 때의 얼라인먼트 마크 위치로 하는 것을 특징으로 하고 있다.
이 실장방법에 의하면, 상기 실장전 화상취득공정에서 얻어진 화상이 반도체 칩의 이면의 화상인 경우에는, 상기 실장전 얼라인먼트 마크 위치 취득공정에 의해 얻어진 이면 얼라인먼트 마크 위치에 의거하여 반도체 칩을 기판에 실장하기 때문에, 실장시에 있어서 얼라인먼트 마크를 눈으로 인식할 수 없는 상태로 지지되어 있는 경우라도 이 이면 얼라인먼트 마크 위치를 기준으로 하여 실장할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 생산할 수 있다. 또한 칩 인식 공정에서는, 상기 반도체 칩의 표면과 이면을 동시에 촬영하기 때문에 다른 타이밍에서 촬영하는 경우에 비하여 반도체 칩의 촬영에 요구되는 시간이 단축될 수 있어 실장장치의 택트타임을 단축시킬 수 있다.
또한 상기 실장공정 후에 실장후의 반도체 칩 및 기판을 촬영하여 반도체 칩의 화상과 기판의 화상을 취득하는 실장후 화상취득공정과, 상기 실장후 화상취득공정에서 얻어진 화상으로부터 기판에 실장된 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장후 얼라인먼트 마크 위치 취득공정과, 상기 실장후 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩이 기판의 소정의 위치에 실장된 것인지 아닌지를 검사하는 검사공정을 더 구비하고 있고, 상기 실장후 얼라인먼트 마크 위치 취득공정에 있어서 반도체 칩의 이면의 화상이 취득되는 경우에는, 상기 얼라인먼트 기준화상에 의거하여 화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고, 이 이면 얼라인먼트 마크 위치를 얼라인먼트 마크 위치로 하는 구성으로 하여도 좋다.
이 구성에 의하면, 반도체 칩의 이면이 촬영될 경우, 즉 실장후에 얼라인먼트 마크를 눈으로 인식할 수 없는 페이스 다운 상태로 실장되어 있는 경우여도 이면 얼라인먼트 마크 위치를 기준으로 하여 판정할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 실장기판의 양/불량을 검사할 수 있다.
본 발명의 실장장치 및 실장방법에 의하면, 페이스 다운 실장기판, 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 공통된 실장장치로 생산 할 수 있다. 또한 실장장치의 택트타임을 단축시킬 수 있다.
본 발명의 실시예에 대하여 도면을 사용하여 설명한다.
도1은 본 실시예에 관한 실장장치를 개략적으로 도시한 것이다.
본 실시예에 있어서의 실장장치는 공급된 반도체 칩10(이하 칩10이라고 한다)을 기판20에 실장하는 것으로서, 칩 공급부3, 칩 인식부4, 실장부5를 구비하고 있다. 공급된 반도체 칩10은 이송장치(移送裝置)6에 의해 칩 공급부3으로부터 칩 인식부4, 실장부5로 이송되도록 구성되어 있고, 이들에 있어서 소정의 처리가 이루어지고 기판20상의 소정의 위치에 실장되도록 되어 있다.
또한 이하의 설명에서는, 이송장치6에 의해 칩10이 반송되는 방향을 X축방향, 이것과 수평면상에서 직교하는 방향을 Y축방향, X축 및 Y축방향의 쌍방에 직교하는 방향을 Z축 방향으로 하여 설명을 진행한다.
여기에서 공급되는 칩10은 칩 트레이(chip tray)7상에 재치(載置)되어 있고, 모든 칩10은 회로형성면(이하 간단하게 표면11이라고 하고 이 표면11의 뒷편을 이면12라고 한다)이 상방(上方)을 향한 상태(페이스 업 상태)로 재치되어 있다. 그리고 이 칩10의 표면11의 각부에는 얼라인먼트 마크가 2곳에 붙여져 있다(도11에 있어서의 X표시).
상기 칩 공급부3은, 칩 트레이7로부터 특정 칩10a(실장 대상이 되는 칩 10)를 꺼내어 이송장치6에 공급하는 것으로서, 이송 헤드(移送 head)31과 반전 툴(反轉 tool)32를 구비하고 있다.
상기 이송 헤드31은, 특정 칩10a를 흡착하여 지지하고 이 상태에서 이송장치6으로 이송하는 것이다. 구체적으로는, 이송 헤드31에는 구동장치(도면에 나타내지 않는다)가 부착되어 있어, 이 구동장치를 구동시킴으로써 이송 헤드31이 X축방향(도1에 있어서 좌우방향), Y축방향(도1에 있어서 지면(紙面)을 관통하는 방향)으로 이동하게 되어 있다. 이에 따라 이송 헤드31은 칩 트레이7의 XY평면상을 자유롭게 움직일 수 있을 뿐만 아니라, 칩10을 이송장치6에 이송할 수 있도록 되어 있다.
또한 이송 헤드31은, 특정 칩10a와 접촉하는 헤드면31a에는 흡인구멍이 형성되어 있고 이 흡인구멍과 진공펌프9(도4 참조)가 연결되어 있다. 즉 이 진공펌프9를 작동시킴으로써, 흡인구멍에 마이너스압을 발생시켜서 특정 칩10a를 흡착할 수 있도록 되어 있다. 또한 이송 헤드31은, Z축방향(도1에 있어서 상하 방향)으로 신축할 수 있도록 구성되어 있다. 이에 따라 이송 헤드31은, 칩 트레이7까지 하강하여 특정한 칩10을 직접 흡착하여 지지할 수 있도록 되어 있다. 즉 이송 헤드31은, 특정 칩10a이 칩 트레이7에 재치된 자세(본 실시예에서는 페이스 업의 자세)를 지지한 상태에서 이송장치6에 공급할 수 있도록 되어 있다.
또한 상기 반전 툴32는 특정 칩10a의 표면과 이면을 반전시켜서 상기 이송 헤드31에 공급하는 것이다. 구체적으로는, 반전 툴32는 특정 칩10a를 흡착하여 지지하는 흡착 헤드32a를 구비하고 있어, 이 흡착 헤드32a를 회전시킴으로써 특정 칩10a를 반전시킬 수 있다.
상기 흡착 헤드32a는 특정 칩10a를 흡착시키는 흡착면32b를 구비하고 있다. 이 흡착면32b에는 흡인구가 형성되어 있고 이 흡인구는 진공펌프9와 연결되어 있다. 따라서 진공펌프9를 작동시킴으로써, 흡인구에 마이너스압이 발생해 칩10을 흡착면32b에 흡착시켜서 지지할 수 있도록 되어 있다.
또한 상기 반전 툴32에는 회전 구동장치(도면에 나타내지 않는다)가 연결되어 있고, 이 회전 구동장치를 작동시킴으로써, 반전 툴32가 Y축　둘레를 회전하도록 되어 있다.
이에 따라 칩 트레이7상의 특정 칩10a를 흡착 헤드32a에 흡착시킨 상태에서 반전 툴32를 반전시킴으로써, 특정 칩10a의 표면11이 상측을 향하는 자세(페이스 업 상태)로부터 하측을 향하는 자세(페이스 다운 상태)로 특정 칩10a를 반전시킬 수 있도록 되어 있다.
그리고 이 반전 툴32에 의해 반전시킨 특정 칩10a를 이송 헤드31에 의하여 흡착하여 지지하고, 이 특정 칩10a를 이송장치6에 이송함으로써 페이스 다운의 상태로 특정 칩10a를 이송장치6에 공급할 수 있다.
또한 반전 툴32에는 구동장치(도면에 나타내지 않는다)가 부착되어 있고, 이 구동장치를 구동시킴으로써 반전 툴32가 X축방향, Y축방향으로 이동할 수 있도록 구성되어 있다. 즉 이 구동장치를 구동 시킴으로써 반전 툴32의 흡착 헤드32a를 특정 칩10a상에 위치시킴과 아울러, 반전 툴32를 공 급된 칩 트레이7 상으로부터 대피시키는 대피위치에 위치시킬 수 있도록 되어 있다.
따라서 특정 칩10a를 페이스 업의 상태로 이송장치6에 공급하는 경우에는, 반전 툴32를 대피위치에 위치시킨 상태에서 이송 헤드31에 의해서만 칩10을 이송장치6에 이송한다. 또한 특정 칩10a를 페이스 다운의 상태로 이송장치6에 공급하는 경우에는, 반전 툴32에 의하여 특정 칩10a를 반전시키고 이 상태의 특정 칩10a를 이송 헤드31에 의해 흡착시켜서 이송장치6에 이송한다. 이렇게 하여 칩 트레이7상에 페이스 업 상태로 공급된 특정 칩10a를 이송장치6에 이송할 때에 페이스 업 상태로 공급할지 페이스 다운 상태로 공급할지를 선택하여 공급할 수 있도록 되어 있다.
상기 이송장치6은 칩 공급부3에 의해 공급된 특정 칩10a를 칩 인식부4, 실장부5로 이송하는 것이다. 구체적으로는 이 이송장치6은 칩10을 재치하는 칩 슬라이더61과 구동장치6a를 구비하고 있다. 그리고 이 구동장치6a를 작동시킴으로써 칩 슬라이더61을 X축방향으로 이동 가능하게 함과 아울러 소정의 위치에서 정지시킬 수 있도록 되어 있다. 본 실시예에서는 칩 슬라이더61은, 칩 공급위치(위치A), 칩 인식위치(위치B), 칩 이송위치(위치C)에서 각각 정지할 수 있도록 되어 있다. 그리고 칩 공급위치(위치A)에서는 칩 공급부3으로부터 특정 칩10a가 공급되고, 칩 인식위치(위치B)에서는 특정 칩10a의 표면11 및 이면12의 촬영이 이루어지고, 칩 이송위치(위치C)에서는 실장부5에 있어서의 특정 칩10a의 이송동작이 이루어진다.
여기에서 도2는 칩 인식부4를 확대한 도면이다. 도2에 나타나 있는 바와 같이 상기 칩 슬라이더61은, 특정 칩10a를 재치하기 위한 재치부61a와 이 재치부61a와 직교하는 부착부61b를 구비하고 있고, 부착부61b와 구동장치6a가 연결되어 있다.
상기 재치부61a는 평판모양으로 형성되어 있고, 특정 칩10a를 재치하는 부분, 즉 칩 재치영역62는 재치부61a의 두께방향으로 빛이 투과하도록 형성되어 있다. 구체적으로는, 재치부61a의 칩 재치영역62는 글라스 부재에 의하여 형성되어 있고, 특정 칩10a의 외형보다 광범위하게 형성되어 있다. 이에 따라 상측(또는 하측)으로부터 빛이 조사되면 하측(또는 상측)으로 빛이 투과되도록 되어 있어 재치부61a의 상면에 재치된 특정 칩10a를 재치부61a의 하면측에서 눈으로 인식할 수 있도록 되어 있다.
상기 칩 인식부4는, 이송장치6에 재치된 특정 칩10a의 표면11 및 이 표면11에 대응하는 이면12를 촬영하기 위한 것이다. 칩 인식부4는, 도1, 도2에 나타나 있는 바와 같이 상하방향으로 서로 대향하는 2개의 촬영수단41, 42와 이들을 연결하는 지지 프레임43을 구비하고 있다. 이 지지 프레임43은 2개의 촬영수단41, 42가 상하방향으로 거의 같은 축 상에 배치된 상태에서 연결하여 지지하는 것이다. 따라서 이 2개의 촬영수단41, 42로 촬영함으로써, 특정 칩 표면11의 각부(角部)의 화상45(도11(a) 참조)와 이 표면11에 대응하는 이면12의 화상46(도11(b) 참조)을 촬영할 수 있도록 되어 있다. 또한 이 지지 프레임43에는 구동장치(도면에 나타내지 않는다)가 부착되어 있어, 이 구동장치를 구동제어함으로써 이들 촬영수단41, 42가 칩10을 촬영하는 촬영위치와 이 촬영위치로부터 이송방향에 대하여 거의 수직을 이루는 방향(Y축 방향)으로 떨어진 대기위치에 이동할 수 있도록 되어 있다. 즉 이송장치6이 칩 인식위치(위치B)에 정지하였을 경우에는, 이 촬영장치가 촬영위치로 이동함으로써 칩 재치영역62의 연장선상에 상하의 촬영수단41, 42가 위치하여 재치부61a에 재치된 특정 칩10a를 촬영할 수 있도록 되어 있다.
여기에서 도3은 촬영수단41, 42를 나타내는 개략도이다. 도3에 나타나 있는 바와 같이 상기 2개의 촬영수단41, 42, 즉 상측촬영수단(上側撮影手段)41과 하측촬영수단(下側撮影手段)42는 동일한 구성을 구비하고 있다. 이 상측촬영수단은 촬영 본체부41a와 미러(mirror)41b를 구비하고 있어서 미러41b에서 반사된 촬영 대상물이 촬영 본체부41a에서 촬영되도록 구성되어 있다. 구체적으로는, 이 촬영 본체부41a는, CCD카메라41c(본 발명의 수광부)와 조명41d(본 발명의 발광부)와 이들을 연결하는 미러 케이스41e를 구비하고 있고, 미러 케이스41e 내에는 CCD카메라41c와 조명41d의 광학적 경로가 교차하는 위치에 하프미러41f가 수용되어 있다. 이에 따라 도3에 실선으로 나타낸 경로와 같이, 조명41d로부터 조사된 빛이 하프미러41f에 의해 미러41b측에 반사되고 미러41b에 의해 촬영 대상물측에 반사된다. 그리고 촬영 대상물에 의해 반사된 후에 미러41b에 의해 촬영 본체부41a측에 반사된 빛이 하프미러41f를 투과하여 CCD카메라41c에서 수광된다. 즉 조명41d로부터 조사된 빛이 특정 칩10a에 의해 반사되고 그 반사된 빛을 CCD카메라41c에서 수광함으로써 특정 칩10a를 촬영할 수 있도록 되어 있다.
또한 하측촬영수단42는 촬영 본체부42a, 미러42b를 구비하고 있고, 촬영 본체부42a는 CCD카메라42c와 조명42d와 이들을 연결하는 미러 케이스42e 내에 하프미러42f를 구비하고 있다. 이 하측촬영수단42는 상측촬영수단41과 동일한 구성이기 때문에 상세한 설명은 생략한다.
그리고 본 실시예에서는 상측 및 하측촬영수단41, 42에 의하여 특정 칩10a의 표면11의 각부(角部)에 있어서의 얼라인먼트 마크와 그 이면12의 각부를 촬영할 수 있도록 되어 있다. 예를 들면 이송장치6의 재치부61a에 특정 칩10a의 표면11이 위로 향한 상태(페이스 업 상태)로 재치되어 있는 경우에는, 상측촬영수단41에 의해 얼라인먼트 마크가 붙여진 특정 칩10a의 표면11의 각부가 촬영됨과 아울러 하측촬영수단42에 의해 그에 대응하는 특정 칩10a의 이면12의 각부가 촬영된다.
또한, 칩10의 표면11 및 이면12는 경면(鏡面)으로 마무리되어 있기 때문에 칩10의 표면11 또는 이면12에 조사된 조명41d, 42d로부터의 빛은 거의 전반사되지만, 얼라인먼트 마크 및 칩 재치영역62의 글라스 부재는 빛을 거의 반사하지 않기 때문에 CCD카메라41c, 42c에 있어서 콘트라스트(contrast)의 차이가 충분하게 얻어지고, 얼라인먼트 마크 및 특정 칩10a의 이면12의 각부가 정밀도 좋게 촬영할 수 있도록 되어 있다.
또한 상측촬영수단41에는 미러41b와 촬영 본체부41a의 사이에 상측필터 41g가 설치되어 있어, 이에 따라 하측촬영수단42의 조명42d의 빛이 CCD카메라41c에 입사하는 것을 억제하도록 되어 있다. 또한 하측촬영수단42에는 미러42b와 촬영 본체부42a의 사이에 하측필터42g가 설치되어 있어, 이에 따라 상측촬영수단41의 조명41d의 빛이 CCD카메라42c에 입사하는 것을 억제하도록 되어 있다. 본 실시예에서는 상측촬영수단41의 조명41d에는 적색LED가 설치되어 있고 하측촬영수단42의 조명42d에는 청색LED가 설치되어 있기 때문에, 상측필터41g에는 청색LED의 빛을 억제하는 것이 설치되고 하측 필터42g는 적색LED의 빛을 억제하는 것이 설치되어 있다.
이와 같이 상측 및 하측필터41g, 42g를 설치함으로써, 특정 칩10a의 표면11과 이면12을, 상측촬영수단41과 하측촬영수단42에 의하여 동시에 촬영할 수 있다. 즉 도3에 나타나 있는 바와 같이 상측촬영수단41과 하측촬영수단42로 동시에 촬영하면, 하측촬영수단42에는 특정 칩10a의 이면12에 의해 반사된 빛과 칩 재치영역62를 투과한 상측촬영수단41의 조명광이 입사되지만, 하측 필터42g의 존재에 의해 상측촬영수단41의 조명광의 투과가 억제된다. 따라서 하측촬영수단42의 CCD카메라42c에는 특정 칩10a의 이면12의 반사광만이 입사된다. 마찬가지로 상측촬영수단41의 CCD카메라41c에는 칩10의 표면11의 반사광만이 입사된다. 즉 상측 및 하측필터41g, 42g의 존재에 의하여 상측 및 하측촬영수단41, 42에 의하여 각각 동시에 촬영하였을 경우이여도 상대측의 촬영수단(하측촬영수단42 또는 상측촬영수단41)에 있어서의 조명광의 영향을 받지 않고 촬영할 수 있기 때문에, CCD카메라41c, 42c에 있어서의 콘트라스트의 차이가 충분하게 얻어지고 얼라인먼트 마크 및 특정 칩10a의 이면12의 각부를 정밀도 좋게 촬영할 수 있도록 되어 있다.
상기 실장부5는 공급된 특정 칩10a를 기판20의 소정의 위치에 얼라인먼트하여 실장하는 것이다. 이 실장부5는 공급된 특정 칩10a를 지지하는 실장 헤드(實裝 head)51과, 기판20을 지지하는 실장 스테이지(實裝 stage)52를 구비하고 있어, 이송장치6에 의해 이송된 특정 칩10a를 실장 헤드51로 흡착하여 지지하고, 이 실장 헤드51에 의해 실장 스테이지52에 지지된 기판20에 실장할 수 있도록 되어 있다.
상기 실장 헤드51은 특정 칩10a를 흡착하여 지지하도록 구성 되어 있다. 구체적으로는, 특정 칩10a와 접촉하는 부분에는 흡착구멍이 형성되어 있어, 이 흡착구멍이 진공펌프9와 연결되어 있다. 따라서 실장 헤드51을 특정 칩10a에 접촉한 상태에서 진공펌프9를 작동시킴으로써, 흡착구멍에 흡인력이 발생하여 실장 헤드51에 특정 칩10a를 흡착하여 지지할 수 있도록 되어 있다. 또한 실장 헤드51에는 구동장치51a가 부착되어 있어, 이 구동장치51a를 구동제어함으로써 실장 스테이지52에 대하여 접하거나 떨어지는 방향(상하방향)으로 이동 가능함과 동시에 소정의 위치에서 정지할 수 있도록 구성되어 있다. 이에 따라 특정 칩10a를 재치한 이송장치6이 칩 이송위치(위치C)에 정지한 상태에서 실장 헤드51이 하강하여 특정 칩10a를 흡착하여 지지함으로써, 특정 칩10a가 이송장치6으로부터 실장 헤드51로 이송될 수 있도록 되어 있다.
상기 실장 스테이지52는 기판20을 지지하는 것이다. 구체적으로는, 스테이지 표면52a상에는 진공펌프9와 연결된 흡인구멍이 형성되어 있고, 진공펌프9를 작동시켜서 흡인구멍에 흡인력을 발생시킴으로써 기판20을 스테이지 위로 흡착하여 지지할 수 있도록 되어 있다. 또한 실장 스테이지52는, 위치결정 기구52b가 설치되어 있고, 스테이지 표면52a를 X축방향, Y축방향 및 Z축　둘레로 회전 가능하게 구성되어 있다. 따라서 실장 헤드51에 지지된 특정 칩10a와, 기판20상의 실장위치가 일치하도록 상기 위치결정 기구52b를 구동제어함으로써 특정 칩10a를 기판20상의 실장위치에 얼라인먼트할 수 있도록 되어 있다.
또한 실장부5에는 촬영장치8이 설치되어 있다. 이 촬영장치8은, 특정 칩10a를 얼라인먼트하기 위하여 특정 칩10a와 기판20을 촬영하는 것이다. 본 실시예에 있어서의 촬영장치8은, 상방으로 향한 카메라와 하방으로 향한 카메라를 구비하는 2시야 카메라8a로 되어 있어, 상측의 화상과 하측의 화상을 1대의 카메라로 얻을 수 있게 되어 있다. 구체적으로는, 상기 2시야 카메라8a는, 실장 헤드51과 실장 스테이지52의 사이에 진출하여 촬영을 하는 촬영위치와, 실장부5로부터 대피하는 대피위치로 진퇴하여 구동하도록 구성되어 있고, 촬영위치에 위치한 상태에서 상측 및 하측을 촬영할 수 있도록 되어 있다. 즉 특정 칩10a가 실장되기 전의 상태에서는, 상방으로 향한 카메라에서 실장 헤드51에 흡착된 특정 칩10a가 촬영되고, 하방으로 향한 카메라에서 기판20이 촬영된다(본 발명의 실장전 촬영장치). 또한 특정 칩10a가 실장된 후의 상태에서는, 하방으로 향한 카메라에서 기판20상의 특정 칩10a와 기판20을 촬영할 수 있도록 되어 있다(본 발명의 실장후 촬영장치).
도4는, 이 실장장치에 설치된 제어장치90의 제어계를 나타내는 블록도이다. 도4에 나타나 있는 바와 같이, 이 실장장치에는 상기한 각종 유닛의 구동을 제어하는 제어장치90이 설치되어 있다. 이 제어장치90은, 제어 본체부91, 구동 제어부92, 화상처리부93, 촬영장치 제어부94, 외부장치 제어부95, 입력부96을 구비하고 있다.
제어 본체부91은 논리연산을 실행하는 주지의 CPU, 그 CPU를 제어하는 다양한 프로그램 등을 미리 기억하는 ROM, 장치동작 중에 여러가지 데이터를 일시적으로 기억하는 RAM, 여러가지 프로그램이나 OS 또한 생산 프로그램 등의 각종 데이터를 기억하는 HDD 등을 구비하고 있다. 그리고 제어 본체부91은, 주 제어부91a, 기준화상 설정부91b, 대조 연산부91c, 차이량 연산부91d, 판정부91e, 기억부91f를 구비하고 있다.
주 제어부91a는, 미리 기억된 프로그램을 따라서 일련의 실장동작을 실행하기 위하여 구동 제어부92를 통하여 각종 유닛의 구동장치51a, 52b 등을 구동제어하는 동시에, 이 실장동작에 있어서 필요한 각종 연산을 하는 것이다. 또한 칩 인식부4에서 얻어진 화상에 의거하여 특정 칩10a의 이면화상에 있어서의 얼라인먼트 마크 위치P(도11의 P1(X1, Y1) 및 P2(X2, Y2))를 연산하고, 이에 의거하여 실장부5에 있어서의 얼라인먼트 동작을 제어하는 것 이다.
기준화상 설정부91b는, 특정 칩10a의 표면11의 얼라인먼트 마크 위치P와 특정 칩 이면12의 각부의 화상을 대응시킨 얼라인먼트 기준화상S를 설정하는 것이다. 구체적으로는, 칩 인식부4에서 얻어진 특정 칩10a의 표면11의 화상45(도11(a))로부터 얼라인먼트 마크 위치P를 산출한다. 그리고 이 표면11의 화상45와 얼라인먼트 마크 위치P의 위치관계로부터 이 표면11의 화상45와 대응하는 이면12의 화상46에 있어서의 얼라인먼트 마크 위치P(이면 얼라인먼트 마크 위치P')를 산출한다. 이 산출된 이면 얼라인먼트 마크 위치P'와 이면화상46을 대응시킨 것을, 특정 칩10a의 이면12의 화상으로부터 얼라인먼트 마크 위치P를 검출하기 위한 기준화상(얼라인먼트 기준화상S)으로서 설정한다.
대조 연산부91c는, 얻어진 특정 칩10a의 이면의 화상과 얼라인먼트 기준화상S를 대조함으로써, 얻어진 이면의 화상으로부터 이면 얼라인먼트 마크 위치P'를 연산하는 것이다. 즉 실장부5에 있어서의 2시야 카메라8a에서 얻어진 특정 칩 이면12의 화상에 대하여 얼라인먼트 기준화상S를 대조(패턴 매칭)시킴으로써, 특정 칩 이면12의 화상으로부터 얼라인먼트 기준화상S와 동일한　형상부분을 검출한다. 그리고 이 검출된 동일한　형상부분으로부터 이면 얼라인먼트 마크 위치를 산출한다. 즉 얼라인먼트 기준화상S와 이면 얼라인먼트 마크 위치P'의 관계로부터 상기 동일한　형상부분에 있어서의 이면 얼라인먼트 마크 위치P'를 산출한다.
차이량 연산부91d는 기판20과 특정 칩10a의 위치관계에 있어서의 차이 량을 연산하는 것이다. 구체적으로는, 기판20의 얼라인먼트 마크 위치Q에 대한 현재의 특정 칩10a의 얼라인먼트 마크 위치P(현재 얼라인먼트 마크 위치Pq)와 미리 설정된 기판20의 얼라인먼트 마크 위치Q에 대한 얼라인먼트 마크 위치P(설정 얼라인먼트 마크 위치Pqo)의 차이량을 연산한다. 즉 실장전에 있어서의 특정 칩10a의 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 차이량(X, Y, θ) 및 실장후에 있어서의 특정 칩10a의 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 실장후 차이량(X', Y', θ')을 연산한다.
여기에서 현재 얼라인먼트 마크 위치Pq는, 2시야 카메라8a에 의해 특정 칩10a의 표면11이 촬영되는 경우에는, 기판20의 얼라인먼트 마크 위치Q에 대한 특정 칩10a의 표면11상에 붙여진 얼라인먼트 마크 위치P이다. 또한 특정 칩10a의 이면12가 촬영되는 경우에는, 기판20의 얼라인먼트 마크 위치Q에 대한 대조 연산부91c에서 산출된 이면 얼라인먼트 마크 위치P'이다.
판정부91e는, 차이량 연산부91d에서 연산된 차이량, 실장후 차이량이 허용범위 내에 있는지 아닌지를 판정한다. 구체적으로는, 차이량 연산부91d에 있어서 연산된 차이량, 실장후 차이량이 기억부91f에 기억된 허용 차이량의 범위 내인지를 판정한다. 그리고 이 판정 결과를 주 제어부91a에 출력한다. 그리고 주 제어부91a는, 이 판정 결과에 의거하여 구동 제어부92를 통하여 실장 헤드51 및 실장 스테이지52를 구동제어한다.
기억부91f는 각종 데이터가 저장되어 있음과 아울러 연산결과 등을 일시적으로 저장하기 위한 것이다. 구체적으로는, 설정 얼라인먼트 마크 위치Pqo, 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 허용 차이량에 관한 데이터 등이 저장되어 있다. 또한 상측 및 하측촬영수단41, 42, 2시야 카메라8a에서 촬영된 화상 데이터나, 기준화상 설정부91b에서 작성된 얼라인먼트 기준화상S에 관한 데이터가 일시적으로 저장된다.
구동 제어부92는, 제어부 본체로부터의 제어신호에 의거하여 칩 공급부3, 칩 인식부4, 실장부5 등의 각 유닛의 구동장치51a, 52b 등을 제어하는 것이다.
화상처리부93은, 상측 및 하측촬영수단41, 42, 2시야 카메라8a로부터 출력되는 화상신호에 소정의 처리를 실시함으로써 화상인식에 적당한 화상 데이터를 생성하여 제어부 본체에 출력하는 것이다.
촬영장치 제어부94는, 제어부 본체로부터의 제어신호에 의거하여 상측 및 하측촬영수단41, 42, 2시야 카메라8a의 구동을 제어하는 것이다. 또한 상측 및 하측촬영수단41, 42의 조명41d,42d에 관해서도 제어한다.
외부장치 제어부95는 진공펌프9 등의 외부장치의 구동을 제어하는 것이다.
입력부96은, 키보드71이나 터치패널72를 사용하여 각종 설정 및 데이터입력을 제어부 본체에 하는 것이다. 구체적으로는, 설정 얼라인먼트 마크 위치Pqo 데이터 등의 각종 데이터를 오퍼레이터 측에서 설정 및 입력을 할 수 있다. 또한 기판20에 특정 칩10a를 페이스 업 상태로 실장할지, 페 이스 다운 상태로 실장할지에 대하여 이러한 입력수단을 사용하여 선택할 수 있도록 되어 있다.
다음에 이 실장장치에 있어서의 동작에 대하여 도5～도10에 나타내는 플로우 차트를 참조하면서 설명한다.
우선 실장장치에 칩 트레이7의 공급이 이루어진다(스텝 S1). 이 칩 트레이7에는 복수의 반도체 칩10이 페이스 업 상태로 재치되어 있고, 이전 공정에 있어서의 장치로부터 칩 공급부3의 소정의 위치에 세트된다.
칩 공급부3에 칩 트레이7이 공급되면, 이제부터 실장될 특정 칩10a가 기판20에 페이스 업 상태로 실장될 것인지 아닌지가 판단된다(스텝 S2). 본 실시예에서는 오퍼레이터에 의한 입력정보에 의해 판단된다. 구체적으로는, 실장전의 준비작업으로서 터치패널72로부터 오퍼레이터에 의해 생산하는 실장기판20의 타입(페이스 업 실장, 페이스 다운 실장)이 입력되면, 제어장치90의 기억부91f에 생산기판정보로서 기억된다. 즉 이 생산기판정보에 의거하여 특정 칩10a가 기판20에 페이스 업 상태로 실장될 것인지 아닌지가 판단된다. 그리고 페이스 업 상태로 실장하는 경우에는, 스텝 S2에 있어서 YES의 방향으로 진행하여 흡착 헤드32a에 의해 칩 트레이7상의 특정 칩10a가 흡착되어 지지된다(스텝 S3). 또한 페이스 다운 상태로 실장하는 경우에는, 스텝 S2에 있어서 NO의 방향으로 진행하여 반전 툴32에 의해 특정 칩10a가 반전된 상태로 지지되고 이 특정 칩10a를 흡착 헤드32a에 의해 흡착하여 지지한다(스텝 S4). 즉 흡착 헤드32a에는 특정 칩10a의 표면11이 하방을 향하는 상태로 흡착하여 지지되는 것이 된다.
다음에 이송장치6으로 특정 칩10a의 이송이 이루어진다(스텝 S5). 즉 흡착 헤드32a가 이송장치6 측(도1에 있어서 우측)으로 이동하여 칩 공급위치(위치A)에 정지하고 있는 칩 슬라이더61의 재치부61a에 특정 칩10a가 재치된다. 이 때에 특정 칩10a는 재치부61a의 칩 재치영역62내에 재치된다.
이송장치6으로의 특정 칩10a의 이송이 완료되면 얼라인먼트 기준화상S(얼라인먼트 마크 위치정보)의 취득이 이루어진다(스텝 S6에 있어서의 기준화상 취득공정). 즉 특정 칩10a가 이송장치6에 재치되면, 칩 슬라이더61이 칩 인식위치(위치B)로 이동하고 이 위치에 있어서 특정 칩10a를 촬영함으로써, 특정 칩10a의 얼라인먼트 기준화상S가 취득된다.
구체적으로는, 도6의 플로우 차트에 따라 상측촬영수단41과 하측촬영수단42에 의하여 특정 칩10a의 표면11 및 이면12가 동시에 촬영됨으로써, 도11에 나타내는 특정 칩 표면11의 각부의 화상45와 이에 대응하는 이면12의 각부의 화상46을 취득한다(스텝 S21). 그리고 특정 칩 표면11의 화상45로부터 얼라인먼트 마크 위치P(P1 및 P2)를 취득한다(스텝 S22). 이 얼라인먼트 마크 위치P는 특정 칩 표면11의 각부의 화상45로부터 미리 기억부91f에 기억된 특정 칩10a의 얼라인먼트 마크의 화상을 대조시킴으로써 검출한다. 이에 따라 특정 칩 표면11의 얼라인먼트 마크 위치P를 취득한다.
도11(b)에 나타내는 특정 칩 이면12의 각부에 있어서의 화상46로부터 이면12에 있어서의 이면 얼라인먼트 마크 위치P'를 취득한다(스텝 S23). 구체 적으로는, 특정 칩 이면12의 각부의 화상46과 표면11의 각부의 화상45를 대응시킴으로써, 특정 칩의 이면12에 있어서의 이면 얼라인먼트 마크 위치P'를 산출한다. 즉 상측촬영수단41과 하측촬영수단42는 거의 같은 축 상에 배치되어 있기 때문에, 이들에 의해 얻어지는 화상은 특정 칩10a의 동일한 각부에 있어서의 표면11 및 이면12의 화상이다. 따라서 이 표면화상45상의 특정 칩10a의 단부(端部)와 얼라인먼트 마크 위치P(좌표)의 위치관계를 구하여 특정 칩10a의 이면화상46에 있어서의 상기 위치관계가 되는 위치를 이면 얼라인먼트 마크 위치P'(P1', P2')(도11(b)에 있어서 파선으로 나타낸다)로서 산출한다. 그리고 이 산출된 이면 얼라인먼트 마크 위치P'와 특정 칩10a의 이면의 화상46을 대응시켜서 얼라인먼트 기준화상S로서 기억부91f에 기억한다(스텝 S24).
칩 인식부4에 있어서의 얼라인먼트 기준화상S가 취득되면, 칩 슬라이더61이 칩 이송위치(위치C)까지 이동하여 실장부5에 특정 칩10a의 이송이 행하여진다(스텝 S7). 구체적으로는, 이 칩 슬라이더61이 칩 이송위치에 정지하면 실장 헤드51이 특정 칩10a에 접촉할 때까지 하강하여 칩 슬라이더61에 재치된 특정 칩10a를 흡착한다. 그리고 실장 헤드51이 칩 슬라이더61의 이동을 방해하지 않는 높이위치까지 상승하고 그 위치에 있어서 특정 칩10a가 흡착하여 지지한 상태로 정지한다.
다음에 특정 칩10a를 기판20에 실장하기 위해서 실장전의 특정 칩10a 및 기판20의 화상을 취득한다(스텝 S8에 있어서의 실장전 화상취득 공정). 구 체적으로는, 칩 이송위치(위치C)에 위치하는 칩 슬라이더61이 다음의 특정 칩10a를 받기 위하여 칩 공급위치(위치A)로 이동한 후에, 대피위치에 위치하고 있던 2시야 카메라8a가 실장 헤드51과 실장 스테이지52의 사이로 진출하여, 상방으로 향한 카메라로 실장 헤드51에 흡착되어 지지된 특정 칩10a를 촬영함과 아울러 하방으로 향한 카메라로 기판20을 촬영하여 이러한 화상을 취득한다.
그리고 얻어진 화상으로부터 기판20의 얼라인먼트 마크 위치Q와 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(실장전 얼라인먼트 마크 위치 취득공정). 구체적으로는, 얻어진 기판20의 화상과 미리 기억부91f에 기억된 기판20의 얼라인먼트 마크의 화상을 대조시킴으로써 기판20의 얼라인먼트 마크 위치Q를 취득한다(스텝 S9).
또한 얻어진 특정 칩10a의 화상으로부터 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(스텝 S10). 여기에서 페이스 업 실장의 경우와 페이스 다운 실장의 경우에 의하여 실장 헤드51에 흡착하여 지지된 특정 칩10a의 자세가 다르게 되어 있다. 즉 페이스 업 실장의 경우에는, 특정 칩10a가 실장 헤드51에 페이스 업 상태로 지지되어 있기 때문에, 2시야 카메라8a에서는 특정 칩10a의 이면12가 촬영된다. 또한 페이스 다운 실장의 경우에는, 특정 칩10a가 실장 헤드51에 페이스 다운 상태로 지지되어 있기 때문에, 2시야 카메라8a에서는 특정 칩10a의 표면11이 촬영된다. 그 때문에 이 스텝 S10의 처리는 스텝 S2에 있어서 입력된 생산기판정보가 페이스 업 실장인지 또는 페이 스 다운 실장인지에 의해 다른 처리가 이루어진다. 즉 페이스 업 실장인 경우에는 도7의 플로우 차트를 따라서 처리가 이루어지고, 페이스 다운 실장인 경우에는 도8의 플로우 차트를 따라서 처리가 이루어진다. 또한 본 실시예에서는 스텝 S2에 있어서 입력된 생산기판정보에 의하여 도7 또는 도8의 처리가 자동으로 선택되도록 되어 있다.
그리고 생산기판정보가 페이스 업 실장인 경우에는, 도7의 플로우 차트에 따라 우선, 2시야 카메라8a에서 취득된 특정 칩10a의 화상, 즉 특정 칩10a의 이면12의 화상을 취득함과 아울러(스텝 S31), 기억부91f에 기억된 얼라인먼트 기준화상S의 판독이 행하여진다(스텝 S32). 그리고 특정 칩10a의 이면12의 화상에 대하여 얼라인먼트 기준화상S를 대조시킴으로써 특정 칩10a의 이면12의 화상에 있어서의 얼라인먼트 기준화상S(특정 칩 이면12의 각부)를 검출한다(스텝 S33). 그리고 기억된 얼라인먼트 기준화상S와 이면 얼라인먼트 마크 위치P'의 관계로부터 얻어진 이면12의 화상에 있어서의 이면 얼라인먼트 마크 위치P'를 산출한다(스텝 S34). 그리고 이 산출된 이면 얼라인먼트 마크 위치P'와 기판20의 얼라인먼트 마크 위치Q의 관계로부터 기판20의 얼라인먼트 마크 위치Q에 대한 이면 얼라인먼트 마크 위치P'를 현재 얼라인먼트 마크 위치Pq로서 설정한다(스텝 S35).
또한 생산기판정보가 페이스 다운 실장인 경우에는, 2시야 카메라8a에 의해 특정 칩10a의 표면11의 화상이 얻어지기 때문에 특정 칩10a에 붙여진 얼라인먼트 마크 위치P를 직접 검출할 수 있다. 즉 도8의 플로우 차트에 의하여 특정 칩10a의 표면11의 화상을 취득하고(스텝 S41), 이 특정 칩10a의 표면11의 화상과 미리 기억부91f에 기억된 특정 칩10a의 얼라인먼트 마크 화상을 대조시킴으로써(스텝 S42), 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(스텝 S43). 그리고 산출된 얼라인먼트 마크 위치P와 기판20의 얼라인먼트 마크 위치Q의 관계로부터 기판20의 얼라인먼트 마크 위치Q에 대한 얼라인먼트 마크 위치P를 현재 얼라인먼트 마크 위치Pq로서 설정한다(스텝 S44).
다음에 특정 칩10a를 기판20의 소정의 위치에 실장한다(스텝 S11). 구체적으로는 실장전 얼라인먼트 마크 위치 취득공정에 있어서 취득한 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 차이량(X, Y, θ)을 연산한다. 그리고 이 차이량에 의거하여 실장 스테이지52의 위치결정 기구52b를 구동제어함으로써 현재 얼라인먼트 마크 위치Pq가 설정 얼라인먼트 마크 위치Pqo가 되도록 조절한다. 그리고 2시야 카메라8a를 대피시킨 상태에서, 실장 헤드51을 하강시킴으로써 특정 칩10a를 기판20의 소정의 장소에 실장한다(실장공정).
다음에 특정 칩10a가 기판20의 소정의 위치에 실장되어 있는 것인지 아닌지를 확인한다. 구체적으로는, 특정 칩10a가 기판20에 실장된 상태의 화상을 취득함으로써 확인한다(스텝 S12에 있어서의 실장후 화상취득공정). 즉 2시야 카메라8a를 진출시켜서 실장된 상태의 특정 칩10a 및 기판20을 촬영한다. 그리고 얻어진 화상으로부터 기판20의 얼라인먼트 마크 위치Q와 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(실장후 얼라인먼트 마크 위치 취득공 정).
즉 얻어진 화상으로부터, 미리 기억부91f에 기억된 기판20의 얼라인먼트 마크의 화상을 대조시킴으로써 기판의 얼라인먼트 마크 위치Q를 취득한다(스텝 S13).
또한 얻어진 화상으로부터, 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(스텝 S14). 여기에서 기판20에 실장되는 특정 칩10a가 페이스 업 실장인 경우와 페이스 다운 실장인 경우에 따라 2시야 카메라8a에서 촬영되는 특정 칩10a의 화상이 다르게 되어 있다. 즉 페이스 업 실장의 경우에는 특정 칩10a의 표면11이 촬영되고, 페이스 다운 실장의 경우에는 특정 칩10a의 이면12가 촬영된다. 그 때문에 이 스텝 S14의 처리는, 스텝 S2에 있어서 입력된 생산기판정보가 페이스 업 실장인지 또는 페이스 다운 실장인지에 의하여 다른 처리가 이루어진다. 즉 페이스 업 실장인 경우에는 도9의 플로우 차트를 따라서 처리가 이루어지고, 페이스 다운 실장인 경우에는 도10의 플로우 차트를 따라서 처리가 이루어진다. 또한 본 실시예에서는 스텝 S2에 있어서 입력된 생산기판정보에 의하여 도9 또는 도10의 처리가 자동으로 선택되도록 되어 있다.
또한 도9에 있어서의 스텝 S51～S54의 처리는 상기의 스텝 S41～S44의 처리와 같고 도10에 있어서의 스텝 S61～S65의 처리는 상기의 스텝 S31～S35의 처리와 같기 때문에 여기에서는 설명을 생략한다.
다음에 특정 칩10a의 실장위치가 허용범위인지 아닌지를 검사한다(스텝 S15). 구체적으로는, 실장후의 현재 얼라인먼트 마크 위치Pq(실장 후에 취득한 기판20의 얼라인먼트 마크 위치Q에 대한 현재 실장되어 있는 특정 칩10a의 얼라인먼트 마크 위치P)와, 설정 얼라인먼트 마크 위치Pqo(미리 기억부91f에 기억된 기판20의 얼라인먼트 마크 위치Q에 대한 특정 칩10a의 얼라인먼트 마크 위치P)의 실장후 차이량(X', Y', θ')을 연산한다. 그리고 이 실장후 차이량이 허용범위 내인 경우에는 다음 공정으로 기판20을 배출하고 허용범위가 아닌 경우에는 기판20을 불량품으로서 배출한다.
이와 같이 상기 실시예에 있어서의 실장장치에 의하면, 얼라인먼트 마크가 붙여진 상기 특정 칩10a의 표면11의 각부와 이면12의 각부를 촬영하여 얻어진 화상으로부터 이면화상46에 있어서의 이면 얼라인먼트 마크 위치P'를 산출함으로써, 실장시 또는 검사시에 있어서 특정 칩10a의 표면11을 촬영할 수 있는 경우에는 표면화상45에 있어서의 얼라인먼트 마크 위치P에 의거하여 실장 또는 검사를 하고, 또한 특정 칩10a의 표면11을 촬영할 수 없는 경우에는 산출된 이면 얼라인먼트 마크 위치P'에 의거하여 실장 또는 검사를 할 수 있다. 따라서 페이스 다운 실장기판20과 페이스 업 실장기판20의 어느쪽의 타입의 기판20이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 생산할 수 있다. 또한 이면화상46으로부터 얼라인먼트 가능하게 되어 있기 때문에, 종래와 같이 X선 촬영장치 등을 사용하여 반도체 칩10의 표면11의 얼라인먼트 마크를 인식하는 경우에 비하여, 복잡한 장치구성이 불필요하게 되고 얼라인먼트 마크를 인식하는 시간도 짧아지기 때 문에, 실장장치의 택트타임을 단축시킬 수 있다.
또한 얼라인먼트 기준화상S를 취득하기 위한 상측촬영수단41과 하측촬영수단42가 각각 필터41g, 42g를 구비하고 있기 때문에, 상대측의 촬영수단(하측촬영수단42 또는 상측촬영수단41)에 있어서의 조명광의 영향을 받지 않고 촬영할 수 있다. 따라서 상측촬영수단41과 하측촬영수단42가 각각의 동시에 조명41d, 42d를 발광시켜서 특정 칩10a의 표면11과 이면12를 촬영할 수 있기 때문에, 상호간에 조명광의 영향을 피하기 위하여 다른 타이밍에서 촬영하는 경우에 비하여 특정 칩10a의 촬영에 요하는 시간을 단축시킬 수 있어서 실장장치 전체의 택트타임을 단축시킬 수 있다.
또한 본 발명의 실장장치는 상기 실시예에 한정되는 것은 아니다. 예를 들면 상기 실시예에서는 칩 인식부4에서 얻어진 특정 칩10a의 이면12 각부의 화상을 얼라인먼트 기준화상S로서 설정하고 있는 예에 대해서 설명했지만, 반도체 칩10의 각부에 한정되지 않고 반도체 칩10의 외형단부(外形端部)의 화상을 얼라인먼트 기준화상S로 하여도 좋다.
또한 상기 실시예에서는 얼라인먼트 마크 위치정보로서 얼라인먼트 기준화상S를 사용한 예에 관하여 설명했지만, 화상에 한정되지 않고 칩 인식부4에서 얻어진 반도체 칩10의 이면화상46으로부터 선택되는 복수의 기준점(좌표)을 사용하는 것이어도 좋다. 즉 이러한 기준점과 얼라인먼트 마크 위치P를 대응시킨 것을 얼라인먼트 위치정보로서 설정함으로써 실장시에 있어서의 특정 칩10a의 이면화상으로부터 이면 얼라인먼트 마크 위치P'를 산출할 수 있 다.
또한 상기 실시예에서는 상측 및 하측 필터41g, 42g를 미러 케이스41e, 42e의 외측에 배치하는 경우에 대해서 설명했지만, 이에 한정되지 않고 상대측 조명41d, 42d로부터의 빛이 CCD카메라41c, 42c에서 수광되는 것을 억제되도록 CCD카메라41c, 42c와 상대측 조명41d, 42d의 광학적 경로 사이에 배치되어 있으면 된다.
또한 상기 실시예에서는 실장부5에 있어서 2시야 카메라8a를 사용하는 예에 대하여 설명했지만, 상방을 촬영하는 상방으로 향한 카메라와 하방을 촬영하는 하방으로 향한 카메라를 각각 설치하는 구성이어도 좋다.
도1은 본 발명에 관한 실장장치를 나타내는 개략도이다.
도2는 칩 인식부를 나타내는 확대 개략도이다.
도3은 촬영수단의 구성을 나타내는 개략도이다.
도4는 제어장치의 제어계를 나타내는 블럭도이다.
도5는 실장장치 전체의 동작을 나타내는 플로우 차트이다.
도6은 기준화상 취득공정의 동작을 나타내는 플로우 차트이다.
도7은 페이스 업 실장을 하는 경우에, 실장전의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.
도8은 페이스 다운 실장을 하는 경우에, 실장전의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.
도9는 페이스 업 실장을 한 경우에, 실장후의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.
도10은 페이스 다운 실장을 한 경우에, 실장후의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.
도11은 특정 칩의 각부의 화상을 나타내는 개략도이며, (a)는 특정 칩의 표면각부의 화상, (b)은 특정 칩의 이면각부의 화상을 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
3 칩 공급부(chip 供給部)
4 칩 인식부(chip 認識部)
5 실장부(實裝部)
6 이송장치(移送裝置)
8a 2시야 카메라(2視野 camera)
10a 특정 칩(特定 chip)
11 표면(表面)
12 이면(裏面)
20 기판(基板)
31 이송 헤드(移送 head)
32 반전 툴(反轉 tool)
41 상측촬영수단(上側撮影手段)
42 하측촬영수단(下側撮影手段)
51 실장 헤드(實裝 head)
52 실장 스테이지(實裝 stage)

Claims (9)

  1. 공급되는 반도체 칩(半導體 chip)의 한 면에 붙여진 얼라인먼트 마크(alignment mark)와 기판(基板)에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장(實裝)하는 실장장치에 있어서,
    반도체 칩이 지지된 상태에서, 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면(表面)과 그 이면(裏面)을 촬영하는 칩 인식부와,
    실장전의 반도체 칩 및 기판이 대향(對向)한 상태에서 상기 실장전의 반도체 칩의 기판측의 면 및 상기 기판을 촬영하는 실장전 촬영장치와,
    반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장부와,
    이들을 구동제어하는 제어장치를
    구비하고 있고,
    상기 칩 인식부는,
    발광부와 수광부를 구비함과 아울러 상기 반도체 칩의 표면 또는 이면 측에서 상기 반도체 칩을 촬영하는 제1촬영수단과,
    발광부와 수광부를 구비함과 아울러 상기 제1촬영수단과 대향하는 측으로부터 상기 반도체 칩을 촬영하는 제2촬영수단을 구비하고 있고,
    상기 제1촬영수단은, 상기 제1촬영수단으로부터 상기 반도체 칩을 향하여 조사된 광 중에서 상기 반도체 칩의 상기 제1촬영수단측의 면에서 반사한 광을 촬영할 수 있고,
    상기 제2촬영수단은, 상기 제2촬영수단으로부터 상기 반도체 칩을 향하여 조사된 광 중에서 상기 반도체 칩의 상기 제2촬영수단측의 면에서 반사한 광을 촬영할 수 있고,
    상기 제어장치는,
    상기 실장전 촬영장치에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 촬영되는 화상이 상기 반도체 칩의 표면인 경우에는
    상기 반도체 칩 표면의 얼라인먼트 마크 위치정보에 의거하여,
    상기 실장전 촬영장치에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 촬영되는 화상이 상기 반도체 칩의 이면인 경우에는
    상기 칩 인식부에 의해 얻어진 상기 반도체 칩 이면의 화상과 상기 반도체 칩 표면의 얼라인먼트 마크 위치정보의 관계에 의거하여,
    반도체 칩을 얼라인먼트하여 실장하도록 상기 실장부를 제어하는 것을 특징으로 하는 실장장치.
  2. 제1항에 있어서,
    상기 얼라인먼트 마크 위치정보는, 상기 칩 인식부에서 얻어진 반도체 칩의 이면각부(裏面角部)에 있어서의 화상과 얼라인먼트 마크 위치를 대응시킨 얼라인먼트 기준화상이며,
    상기 제어장치는, 상기 얼라인먼트 기준화상을 상기 실장전 촬영장치로 촬영된 반도체 칩의 이면의 화상과 대조시킴으로써 실장전의 반도체 칩 이면에 있어서의 이면 얼라인먼트 마크 위치를 산출하고, 상기 이면 얼라인먼트 마크 위치를 기준으로 하여 반도체 칩을 얼라인먼트하도록 상기 실장부를 구동제어하는 것을 특징으로 하는 실장장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제어장치는, 상기 실장전 촬영장치에 의해 반도체 칩의 표면이 촬영되는 경우에는, 반도체 칩의 얼라인먼트 마크 위치를 기준으로 하여 얼라인먼트하도록 상기 실장부를 구동제어하는 것을 특징으로 하는 실장장치.
  4. 제1항 또는 제2항에 있어서,
    상기 칩 인식부는,
    적어도 제1촬영수단의 수광부와 제2촬영수단의 발광부의 광학적 경로 사이에는 제2촬영수단의 발광부에서의 빛이 제1촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되고,
    적어도 제2촬영수단의 수광부와 제1촬영수단의 발광부의 광학적경로 사이에는 제1촬영수단의 발광부에서의 빛이 제2촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되는 것을 특징으로 하는 실장장치.
  5. 제1항 또는 제2항에 있어서,
    상기 반도체 칩이 기판에 실장된 상태를 촬영하는 실장후 촬영장치를 더 구비하고 있고,
    상기 제어장치는, 상기 실장후 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는, 상기 이면 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치의 차이량을 산출하여 실장상태의 양/불량을 판정하는 것을 특징으로 하는 실장장치.
  6. 제1항 또는 제2항에 있어서,
    상기 실장전 촬영장치와 실장후 촬영장치는 공통의 2시야 카메라(2視野 camera)로 구성되는 것을 특징으로 하는 실장장치.
  7. 제1항 또는 제2항에 있어서,
    상기 반도체 칩의 표면과 이면을 반전시키는 칩 공급부(chip 供給部)를 구비하고 있어, 상기 칩 공급부에 의하여 반도체 칩이 페이스 업 상태 또는 페이스 다운 상태로 상기 칩 인식부에 공급되는 것을 특징으로 하는 실장장치.
  8. 공급되는 반도체 칩의 한 면에 붙여진 얼라인먼트 마크와 기판에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장하는 실장방법으로서,
    반도체 칩의 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 동시에 촬영하여 얻어진 화상으로부터 반도체 칩 표면의 얼라인먼트 마크 위치와 반도체 칩 이면의 일부 형상을 관련지어 얼라인먼트 기준화상을 취득하는 기준화상 취득공정과,
    실장전의 반도체 칩과 기판을 대향시킨 상태에서 상기 실장전의 반도체 칩의 기판측의 면 및 상기 기판의 화상을 취득하는 실장전 화상취득공정과,
    상기 실장전 화상취득공정에서 얻어진 화상으로부터 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장전 얼라인먼트 마크 위치 취득공정과,
    상기 실장전 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와, 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장공정
    을 구비하고 있고,
    상기 실장전 얼라인먼트 마크 위치 취득공정에 있어서,
    상기 실장전 화상취득공정에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 얻어지는 화상이 상기 반도체 칩의 표면의 화상인 경우에는
    상기 반도체 칩 표면의 얼라인먼트 마크 위치를 실장할 때의 얼라인먼트 마크 위치로 하고,
    상기 실장전 화상취득공정에 의해 상기 실장전의 반도체 칩의 기판측의 면으로서 얻어지는 화상이 상기 반도체 칩의 이면의 화상인 경우에는
    상기 칩 인식부에 의해 얻어진 상기 반도체 칩 이면의 화상과 상기 반도체 칩 표면의 얼라인먼트 마크 위치의 관계에 의거하여,
    화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고, 상기 이면 얼라인먼트 마크 위치를 실장할 때의 얼라인먼트 마크 위치로 하는 것을 특징으로 하는 실장방법.
  9. 제8항에 있어서,
    상기 실장공정 후에 실장후의 반도체 칩 및 기판을 촬영하여 반도체 칩의 화상과 기판의 화상을 취득하는 실장후 화상취득공정과,
    상기 실장후 화상취득공정에서 얻어진 화상으로부터 기판에 실장된 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장후 얼라인먼트 마크 위치 취득공정과,
    상기 실장후 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩이 기판의 소정의 위치에 실장된 것인지 아닌지를 검사하는 검사공정
    을 더 구비하고 있고,
    상기 실장후 얼라인먼트 마크 위치 취득공정에 있어서 반도체 칩의 이면의 화상이 취득되는 경우에는, 상기 얼라인먼트 기준화상 에 의거하여 화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고 상기 이면 얼라인먼트 마크 위치를 얼라인먼트 마크 위치로 하는 것을 특징으로 하는 실장방법.
KR1020070100367A 2006-10-27 2007-10-05 반도체 칩의 실장장치 및 실장방법 KR101390890B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00292887 2006-10-27
JP2006292887A JP4838095B2 (ja) 2006-10-27 2006-10-27 半導体チップの実装装置及び実装方法

Publications (2)

Publication Number Publication Date
KR20080038013A KR20080038013A (ko) 2008-05-02
KR101390890B1 true KR101390890B1 (ko) 2014-04-30

Family

ID=39442136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100367A KR101390890B1 (ko) 2006-10-27 2007-10-05 반도체 칩의 실장장치 및 실장방법

Country Status (3)

Country Link
JP (1) JP4838095B2 (ko)
KR (1) KR101390890B1 (ko)
TW (1) TWI397147B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545236A (zh) * 2013-11-12 2014-01-29 江苏艾科瑞思封装自动化设备有限公司 装片机的自动对位机构、包括它的装片机及方法
CN106153629A (zh) * 2015-04-27 2016-11-23 昆山市和博电子科技有限公司 用于检测与切割晶片电阻的流程装置
KR102366708B1 (ko) 2015-06-22 2022-02-22 마루젠 세끼유가가꾸 가부시키가이샤 전자 재료용 중합체의 제조 방법 및 그 제조 방법에 의해 얻어진 전자 재료용 중합체
JP6942829B2 (ja) * 2016-03-29 2021-09-29 芝浦メカトロニクス株式会社 電子部品の実装装置
JP6717630B2 (ja) * 2016-03-29 2020-07-01 芝浦メカトロニクス株式会社 電子部品の実装装置
KR102429362B1 (ko) * 2017-04-27 2022-08-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
JP6902974B2 (ja) * 2017-09-19 2021-07-14 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法
CN110970321B (zh) * 2018-09-30 2022-06-10 上海微电子装备（集团）股份有限公司 一种芯片贴片设备及芯片贴片方法
JP2020136361A (ja) * 2019-02-14 2020-08-31 ファスフォードテクノロジ株式会社 実装装置および半導体装置の製造方法
JP7307323B2 (ja) * 2019-05-28 2023-07-12 澁谷工業株式会社 ボンディング装置
JP2020120132A (ja) * 2020-04-28 2020-08-06 パナソニックＩｐマネジメント株式会社 部品搭載装置
JPWO2022014451A1 (ko) * 2020-07-13 2022-01-20
WO2024005222A1 (ko) * 2022-06-28 2024-01-04 엘지전자 주식회사 마이크로 엘이디 디스플레이 제조 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330000A (ja) * 2001-04-27 2002-11-15 Sony Corp 部品実装方法および部品実装装置
JP2003142892A (ja) * 2001-11-05 2003-05-16 Toray Eng Co Ltd 実装方法および実装装置
JP2004241604A (ja) * 2003-02-06 2004-08-26 Shinkawa Ltd ダイボンディング方法及び装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917830A (ja) * 1995-06-27 1997-01-17 Canon Inc ワイヤボンディング検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330000A (ja) * 2001-04-27 2002-11-15 Sony Corp 部品実装方法および部品実装装置
JP2003142892A (ja) * 2001-11-05 2003-05-16 Toray Eng Co Ltd 実装方法および実装装置
JP2004241604A (ja) * 2003-02-06 2004-08-26 Shinkawa Ltd ダイボンディング方法及び装置

Also Published As

Publication number Publication date
TWI397147B (zh) 2013-05-21
TW200822275A (en) 2008-05-16
JP4838095B2 (ja) 2011-12-14
KR20080038013A (ko) 2008-05-02
JP2008109057A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
KR101390890B1 (ko) 반도체 칩의 실장장치 및 실장방법
KR101897088B1 (ko) 본딩 장치 및 본딩 방법
CN106920762B (zh) 半导体制造装置、半导体器件的制造方法及芯片贴装机
KR101005800B1 (ko) 전자 부품 실장 장치 및 방법
JP6382390B2 (ja) ビジョン検査装置
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP4804295B2 (ja) 部品認識方法、部品認識装置、表面実装機及び部品検査装置
JP2011066041A (ja) 電子部品実装装置
JP6762527B2 (ja) 部品実装機および部品実装ヘッド
JP2012248717A (ja) 位置認識用カメラ及び位置認識装置
JP5296749B2 (ja) 部品認識装置および表面実装機
JP6475165B2 (ja) 実装装置
JP6836938B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP6110167B2 (ja) ダイ認識手段及びダイ認識方法並びにダイボンダ
JP7365487B2 (ja) 画像補正方法、撮像装置および検査装置
JP2009272325A (ja) 電子部品の実装装置
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TW201425959A (zh) 具影像擷取裝置之電子元件作業單元及其應用之作業設備
JP2005340648A (ja) 部品認識方法、部品認識装置、表面実装機および部品検査装置
JP4901451B2 (ja) 部品実装装置
JPH11219974A (ja) チップ認識装置およびこれを備えたチップ実装装置
JPWO2016143059A1 (ja) 実装装置、撮像処理方法及び撮像ユニット
JP2004288715A (ja) ダイボンダ
JP7417864B2 (ja) 部品実装装置および部品反り検出方法
JP2006324302A (ja) 画像認識方法とそれを用いた部品装着装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant