CN109524320B - 半导体制造装置及半导体器件的制造方法 - Google Patents

半导体制造装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN109524320B
CN109524320B CN201811090665.0A CN201811090665A CN109524320B CN 109524320 B CN109524320 B CN 109524320B CN 201811090665 A CN201811090665 A CN 201811090665A CN 109524320 B CN109524320 B CN 109524320B
Authority
CN
China
Prior art keywords
bare chip
region
die
illuminating
illuminates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811090665.0A
Other languages
English (en)
Other versions
CN109524320A (zh
Inventor
小桥英晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN109524320A publication Critical patent/CN109524320A/zh
Application granted granted Critical
Publication of CN109524320B publication Critical patent/CN109524320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Die Bonding (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了半导体制造装置及半导体器件的制造方法,提供能够提高裂缝的识别精度的技术。半导体制造装置具备:对四边形的裸芯片进行拍摄的拍摄装置、相对于所述拍摄装置的光学系统轴斜向地对所述裸芯片进行照明的照明装置、以及对所述拍摄装置及所述照明装置进行控制的控制装置。所述控制装置(a)抑制从所述裸芯片的四条边的各边中央朝向所述裸芯片的中心的照明,(b)从自所述裸芯片的四个角部附近朝向所述裸芯片的中心的方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄。

Description

半导体制造装置及半导体器件的制造方法
技术领域
本发明涉及半导体制造装置,能够应用于例如具备识别裸芯片的相机的芯片贴装机。
背景技术
作为半导体器件的制造工序的一部分,有将半导体芯片(以下简称为裸芯片)搭载于布线基板或引线框架等(以下简称为基板)并组装封装的工序,作为组装封装的工序的一部分,有从半导体晶片(以下简称为晶片)分割出裸芯片的工序(切割工序)和将分割出的裸芯片搭载到基板上的贴装工序。贴装工序中使用的半导体制造装置是芯片贴装机。
芯片贴装机是将焊锡、镀金、树脂作为接合材料来将裸芯片贴装(搭载并粘接)到基板或既已贴装的裸芯片上的装置。在将裸芯片贴装到例如基板的表面上的芯片贴装机中反复进行如下动作(作业),即,使用被称为筒夹的吸附嘴从晶片吸附并拾取裸芯片,将裸芯片搬送到基板上并对其施加按压力,而且加热接合材料,由此进行贴装。筒夹是具有吸附孔,吸引空气来吸附保持裸芯片的保持具,具有与裸芯片同等程度的大小。
在切割工序中,有时会因切割时的切削阻力等在裸芯片产生从切割面延伸到内部的裂缝。
通常,在检查微细伤痕的情况下采用暗视野方式比较好。晶片表面接近镜面,在基于暗视野方式进行检查时,采用斜向照射光的照明方式的斜光照明比较好。
现有技术文献
专利文献
专利文献1:日本特开2017-117916号公报
发明内容
在暗视野方式的检查中,希望成为背景的晶片或裸芯片表面不反射照明的光,但其角度按每个晶片或裸芯片而不同,不存在能够断言若为某个角度就不会发生反射这样的角度。
本发明的技术问题在于提供能够提高裂缝的识别精度的技术。
其他技术问题和新的特征将从本说明书的记载及附图得以明确。
简单说明本发明中具有代表性内容的概要如下。
即,半导体制造装置具备:对裸芯片进行拍摄的拍摄装置,该裸芯片具有第一边、与上述第一边连接的第二边、与上述第一边相对的第三边、以及与上述第二边相对的第四边;照明装置,其相对于上述拍摄装置的光学系统轴斜向地对上述裸芯片进行照明;以及控制装置,其对上述拍摄装置及上述照明装置进行控制。上述控制装置(a)抑制来自第一方向、第二方向、第三方向以及第四方向的照明,(b)从第五方向、第六方向、第七方向以及第八方向进行照明,并通过上述拍摄装置对上述裸芯片进行拍摄,其中,上述第一方向是从上述第一边的中央朝向上述裸芯片的中心的方向,上述第二方向是从上述第二边的中央朝向上述裸芯片的中心的方向,上述第三方向是从上述第三边的中央朝向上述裸芯片的中心的方向,上述第四方向是从上述第四边的中央朝向上述裸芯片的中心的方向,上述第五方向是从包含由上述第一边和上述第四边形成的角在内的第一角部朝向上述裸芯片的中心的方向,上述第六方向是从包含由上述第二边和上述第一边形成的角在内的第二角部朝向上述裸芯片的中心的方向,上述第七方向是从包含由上述第三边和上述第二边形成的角在内的第三角部朝向上述裸芯片的中心的方向,上述第八方向是从包含由上述第四边和上述第三边形成的角在内的第四角部朝向上述裸芯片的中心的方向。
发明效果
根据上述半导体制造装置,能够提高裂缝的识别精度。
附图说明
图1是表示芯片贴装机的结构例的概要俯视图。
图2是说明图1中从箭头A方向观察时的概要构成的图。
图3是表示图1的裸芯片供给部的结构的外观立体图。
图4是表示图2的裸芯片供给部的主要部分的概要剖视图。
图5是表示图1的芯片贴装机的控制系统的概要构成的框图。
图6是说明图1的芯片贴装机中的裸芯片贴装工序的流程图。
图7是说明斜光照明的入射角的示意图。
图8是表示斜光照明的由晶片或裸芯片产生的反射光的示意图。
图9是说明基于斜光照明的入射角产生的裸芯片的明暗的示意图。
图10是将晶片表面放大后的示意图。
图11是表示裸芯片裂缝检查用照明装置的配置的俯视图。
图12是表示裸芯片裂缝检查用照明装置及裸芯片识别用照明装置的配置的配置图。
图13是表示变形例1的照明装置的示意立体图。
图14是表示使图13的照明装置旋转的机构的示意立体图。
图15是表示通过图13的照明装置进行位置识别的情况下的配置的示意俯视图。
图16是表示通过图13的照明装置进行裸芯片裂缝检查的情况下的配置的示意俯视图。
图17是表示变形例2的照明装置的示意立体图。
图18是表示对图17的照明装置的点亮、熄灭进行控制的机构的示意立体图。
图19是说明图17的照明装置的点亮、熄灭位置的示意俯视图。
附图标记说明
10...芯片贴装机
1...裸芯片供给部
13...上推单元
2...拾取部
24...晶片识别相机
3...对准部
31...中间载台
32...载台识别相机
4...贴装部
41...贴装头
42...筒夹
44...基板识别相机
5...搬送部
51...基板搬送爪
8...控制部
9...基板
BS...贴装载台
D...裸芯片
P...封装区域
CL1、CL2、CL3、CL4...裂缝检测用照明装置
RL1、RL2、RL3、RL4...裸芯片识别用照明装置
BLD1、BLD2、BLD3、BLD4...斜光长条照明装置
RLD...斜光环形照明装置
具体实施方式
首先,使用图7~10对本申请发明人研究的技术进行说明。图7是说明斜光照明的入射角的示意图。图8是表示遮光照明的由晶片或裸芯片产生的反射光的示意图。图9是说明基于斜光照明的入射角产生的裸芯片的明暗的示意图。图10是将晶片表面放大后的示意图。
在设计基于利用相机得到的图像的裂缝检查功能的情况下,其照明构成有“将背景拍摄得明亮、将欲观察的部分拍摄得暗”的明视野方式、和“将背景拍摄得暗、将欲观察的部分拍摄得明亮”的暗视野方式。
通常,在检查微细的伤痕的情况下,采用暗视野方式比较好。晶片表面接近镜面,在基于暗视野方式进行检查时,采用从斜向照射光的照明方式的斜光照明比较好。问题在于其入射角(θ)的确定。如图7所示,在检测晶片或裸芯片的裂缝的情况下,使斜光照明的入射角(θ)尽量接近相机的光学系统的轴(使入射角(θ)尽量接近0)容易使裂缝发亮。但是,如图8所示,存在当向晶片表面或裸芯片表面照射光时在多个角度下光发生反射的现象。另外,如图9的箭头所示那样,若使照明的入射角从小到大地变化,则裸芯片时而变亮时而变暗。这是因为,晶片表面或光能够透射过的表面层中的膜内的反射面并未完全为平面,具有多个微细的反射面。该反射角在晶片中并非是固定的,而是根据晶片的表面加工状态(品种不同、膜厚不同、批次不同)等而发生变化。
在暗视野方式的检查中希望成为背景的晶片表面不使照明的光反射,但其角度按每个晶片而不同,不存在能够断言若为某个角度就不会发生反射这样的角度。
由于该现象,即使想要稳定地得到暗视野、此外想要确定使入射光最接近透镜光轴的角度,该角度也不是固定的,因此需要每次进行调整。
晶片表面的图案加工大多为XY方向的方形转印,如图10所示,在从上方观察裸芯片时,直行方向的照射(从X轴方向及Y轴方向的照射)容易反射光。
因此,在实施方式中,如图10所示,从斜向方向(不与X轴方向及Y轴方向平行的方向)照射照明光。由此,难以引起照明光的反射,能够稳定地使裸芯片的表面暗视野化,能够充分确保可检查反射为白色的裂缝的区域。
以下,使用附图对实施例及变形例进行说明。另外,在以下的说明中对同一构成要素标注相同的附图标记并省略重复的说明。此外,为了使说明进一步明确,存在与实际形态相比附图对各部的宽度、厚度、形状等进行示意性表示的情况,但只不过是一例,不限定本发明的解释。
【实施例】
图1是表示实施例的芯片贴装机的概要的俯视图。图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体上具有:供给待安装于基板S的裸芯片D的供给部1,基板S印刷有一个或多个最终成为1个封装的制品区域(以下称为封装区域P);拾取部2;中间载台部3;贴装部4;搬送部5;基板供给部6;基板搬出部7;以及监视并控制各部的动作的控制部8。Y轴方向是芯片贴装机10的前后方向,X轴方向是左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧,贴装部4配置在里侧。
首先,裸芯片供给部1供给待安装于基板S的封装区域P的裸芯片D。裸芯片供给部1具有:保持晶片11的晶片保持台12、和从晶片11上推裸芯片D的以虚线示出的上推单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动,使待拾取的裸芯片D移动到上推单元13的位置。
拾取部2具有:拾取裸芯片D的拾取头21、使拾取头21在Y方向上移动的拾取头的Y驱动部23、以及使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有在前端吸附保持被上推的裸芯片D的筒夹22(一并参照图2),从裸芯片供给部1拾取裸芯片D,并将其载置于中间载台31。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有:临时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别相机32。
贴装部4从中间载台31拾取裸芯片D,将其贴装到搬送来的基板S的封装区域P上,或者以堆叠到既已贴装在基板S的封装区域P上的裸芯片上的形式贴装。贴装部4具有:与拾取头21同样地具备在前端吸附保持裸芯片D的筒夹42(一并参照图2)的贴装头41、使贴装头41沿Y方向移动的Y驱动部43、以及拍摄基板S的封装区域P的位置识别标记(未图示)并识别贴装位置的基板识别相机44。
根据这样的结构,贴装头41基于载台识别相机32的拍摄数据来修正拾取位置及姿势,从中间载台31拾取裸芯片D,并基于基板识别相机44的拍摄数据来在基板上贴装裸芯片D。
搬送部5具有:夹持搬送基板S的基板搬送爪51、和基板S所移动的搬送通道(lane)52。基板S通过沿着搬送通道52设置的未图示的滚珠丝杠驱动设于搬送通道52的基板搬送爪51的未图示的螺母而移动。
通过这样的结构,基板S从基板供给部6沿着搬送通道52移动到贴装位置,在贴装后移动到基板搬出部7,并将基板S交付给基板搬出部7。
控制部8具备:存储程序(软件)的存储器,程序(软件)用于监视并控制芯片贴装机10的各部的动作;和执行存储在存储器中的程序的中央处理装置(CPU)。
接下来,使用图3及图4说明裸芯片供给部1的结构。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概要剖视图。
裸芯片供给部1具备:沿水平方向(XY方向)移动的晶片保持台12、和在上下方向移动的上推单元13。晶片保持台12具有:保持晶片环14的扩展环15、被晶片环14保持且对粘接着多个裸芯片D的切割带16进行水平定位的支承环17。上推单元13配置在支承环17的内侧。
裸芯片供给部1在上推裸芯片D时使保持着晶片环14的扩展环15下降。其结果是,被晶片环14保持的切割带16被拉伸而使裸芯片D的间隔变大,通过上推单元13自裸芯片D下方上推裸芯片D,使裸芯片D的拾取性提高。此外,伴随薄型化,将裸芯片粘接于基板的粘接剂从液状变为膜状,在晶片11与切割带16之间贴附有被称为粘片膜(DAF)18的膜状的粘接材料。在具有粘片膜18的晶片11中,切割是对晶片11和粘片膜18进行的。因此,在剥离工序中,将晶片11和粘片膜18从切割带16剥离。此外,以下,忽视粘片膜18的存在来进行说明。
芯片贴装机10具有:识别晶片11上的裸芯片D的姿势的晶片识别相机24、对载置于中间载台31的裸芯片D的姿势进行识别的载台识别相机32、对贴装载台BS上的安装位置进行识别的基板识别相机44。必须进行识别相机间的姿势偏差修正的是,与基于贴装头41的拾取有关的载台识别相机32、与基于贴装头41向安装位置的贴装有关的基板识别相机44。在本实施例中,与晶片识别相机24、载台识别相机32及基板识别相机44一起使用后述的照明装置来检测裸芯片D的裂缝。
使用图5说明控制部8。图5是表示控制系统的概要构成的框图。控制系统80具备:控制部8、驱动部86、信号部87和光学系统88。控制部8大体上具有:主要由CPU(CentralProcessor Unit)构成的控制及运算装置81、存储装置82、输入输出装置83、总线84以及电源部85。存储装置82具有:存储有处理程序等且主要由RAM构成的主存储装置82a、和存储有控制所需的控制数据和图像数据等且由HDD构成的辅助存储装置82b。输入输出装置83具有:显示装置状态和/或信息等的显示器83a、输入操作者的指示的触摸面板83b、操作显示器的鼠标83c、以及取入来自光学系统88的图像数据的图像取入装置83d。另外,输入输出装置83具有:对裸芯片供给部1的XY工作台(未图示)和/或贴装头工作台的ZY驱动轴等的驱动部86进行控制的马达控制装置83e、和取入或控制各种传感器信号和/或从照明装置等的开关等信号部87取入或控制信号的I/O信号控制装置83f。光学系统88中含有晶片识别相机24、载台识别相机32、基板识别相机44。控制及运算装置81经由总线84取入所需的数据并进行运算,向拾取头21等的控制、显示器83a等发送信息。
控制部8经由图像取入装置83d将通过晶片识别相机24、载台识别相机32及基板识别相机44拍摄到的图像数据保存在存储装置82中。基于保存的图像数据,通过被编程的软件使用控制及运算装置81来进行裸芯片D及基板S的封装区域P的定位、以及裸芯片D和基板S的表面检查。基于控制及运算装置81运算出的裸芯片D及基板S的封装区域P的位置通过软件并经由马达控制装置83e来使驱动部86动作。通过该过程,进行晶片上的裸芯片的定位,通过拾取部2及贴装部4的驱动部进行动作,将裸芯片D贴装到基板S的封装区域P上。所使用的晶片识别相机24、载台识别相机32及基板识别相机44是灰度相机、彩色相机等,将光强度数值化。
图6是说明图1的芯片贴装机中的裸芯片贴装工序的流程图。
在实施例的裸芯片贴装工序中,首先,控制部8从晶片盒取出保持着晶片11的晶片环14并使其载置到晶片保持台12上,使晶片保持台12搬送到进行裸芯片D的拾取的基准位置(晶片载入(工序P1))。接下来,控制部8基于由晶片识别相机24获取的图像进行微调,以使得晶片11的配置位置与其基准位置准确地一致。
接着,控制部8使载置着晶片11的晶片保持台12以规定节距进行节距移动,并保持为水平,由此使首先要拾取的裸芯片D配置到拾取位置(裸芯片搬送(工序P2))。晶片11预先通过探测器等检查装置对每个裸芯片进行检查,按每个裸芯片生成表示合格、不合格的图数据(map data),并存储到控制部8的存储装置82中。通过图数据进行成为拾取对象的裸芯片D是合格品还是不合格品的判定。控制部8在裸芯片D为不合格品的情况下,使载置有晶片11的晶片保持台12以规定节距进行节距移动,将接下来要拾取的裸芯片D配置到拾取位置,而跳过不合格的裸芯片D。
控制部8通过晶片识别相机24对拾取对象的裸芯片D的主面(上表面)进行摄影,从所获取的图像计算出拾取对象的裸芯片D的相对于上述拾取位置的位置偏移量。控制部8基于该位置偏移量使载置有晶片11的晶片保持台12,将拾取对象的裸芯片D准确地配置到拾取位置(裸芯片定位(工序P3))。
接下来,控制部8基于由晶片识别相机24获取到的图像进行裸芯片D的表面检查(工序P4)。关于裸芯片的表面检查(外观检查)的详情将在后叙述。在此,控制部8通过表面检查判定是否有问题,在判定为裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P9),而在判定为有问题的情况下,通过目视确认表面图像、或者进行更高灵敏度的检查和/或改变了照明条件等的检查,在有问题的情况下进行跳过处理,在没有问题的情况下进行下一工序的处理。跳过处理是指跳过裸芯片D的工序P9以降的处理,使载置有晶片11的晶片保持台12以规定节距进行节距移动,将接下来要拾取的裸芯片D配置到拾取位置。
控制部8通过基板供给部6使基板S载置到搬送通道52(基板载入(工序P5))。控制部8使夹持搬送基板S的基板搬送爪51移动到贴装位置(基板搬送(工序P6))。
通过基板识别相机44拍摄基板并进行定位(基板定位(工序P7))。
接着,控制部8基于由基板识别相机44获取的图像进行基板S的封装区域P的表面检查(工序P8)。关于基板表面检查的详情将在后叙述。在此,控制部8通过表面检查判定是否有问题,在判定为基板S的封装区域P的表面没有问题的情况下进入下一工序(后述的工序P9),而在判定为有问题的情况下,通过目视确定表面图像,或者进行更高灵敏度的检查和/或改变了照明条件等的检查,在有问题的情况下进行跳过处理,在没有问题的情况下进行下一工序的处理。跳过处理是指跳对基板S的封装区域P的相应片部的工序P10以降的处理,在基板动工信息中进行不合格登记。
控制部8在通过裸芯片供给部1使拾取对象的裸芯片D准确地配置到拾取位置之后,通过包含筒夹22的拾取头21从切割带16拾取裸芯片D(裸芯片处理(工序P9)),并载置到中间载台31(工序P10)。控制部8通过载台识别相机32进行拍摄来执行载置于中间载台31的裸芯片的姿势偏差(旋转偏差)的检测(工序P11)。控制部8在存在姿势偏差的情况下通过设于中间载台31的旋回驱动装置(未图示)使中间载台31在与包括安装位置在内的安装面平行的面内旋转来修正姿势偏差。
控制部8基于由载台识别相机32获取的图像来进行裸芯片D的表面检查(工序P12)。关于裸芯片的表面检查(外观检查)的详情将在后叙述。在此,控制部8通过表面检查判定是否有问题,在判定为裸芯片D的表面没有问题的情况下进入下一工序(后述的工序P13),而在判定为有问题的情况下,通过目视确定表面图像、或者进行更高灵敏度的检查或改变了照明条件等的检查,在有问题的情况下,使该裸芯片载置于未图示的不合格品托盘等上并进行跳过处理,在没有问题的情况下进行下一工序的处理。跳过处理是指跳过裸芯片D的工序P13以降的处理,使载置有晶片11的晶片保持台12以规定节距进行节距移动,将接下来要拾取的裸芯片D配置到拾取位置。
控制部8通过包含筒夹42的贴装头41从中间载台31拾取裸芯片D,将其裸芯片贴装到基板S的封装区域P或既已贴装在基板S的封装区域P的裸芯片上(裸芯片贴附(工序P13))。
控制部8在贴装了裸芯片D之后检查其贴装位置是否正确(检查裸芯片与基板的相对位置(工序P14))。此时,与后述的裸芯片的对位同样地求出裸芯片的中心和片部的中心,检测相对位置是否正确。
接下来,控制部8基于由基板识别相机44获取的图像进行裸芯片D及基板S的表面检查(工序P15)。关于裸芯片D及基板S的表面检查的详情将在后叙述。在此,控制部8通过表面检查判定是否有问题,在判定为所贴装的裸芯片D的表面没有问题的情况下,进入下一工序(后述的工序P9),而在判定为有问题的情况下,通过目视确认表面图像,或者进行更高灵敏度的检查或改变了照明条件等的检查,在有问题的情况下进行跳过处理,在没有问题的情况下进行下一工序的处理。在跳过处理中,在基板动工信息中进行不合格登记。
以后,按照同样的顺序将裸芯片D一个一个地贴装到基板S的封装区域P。在一个基板的贴装完成后,通过基板搬送爪51使基板S移动到基板搬出部7(基板搬送(工序P16)),将基板S交付给基板搬出部7(基板卸载(工序P17))。
以后,按照同样的顺序将裸芯片D一个一个地从切割带16剥离(工序P9)。在除去不合格品以外的所有裸芯片D的拾取完成后,将以晶片11的外形保持过这些裸芯片D的切割带16及晶片环14等卸载到晶片盒(工序P18)。
接下来,使用图11、12对表面检查的照明进行说明。图11是表示裸芯片裂缝检查用照明装置的配置的俯视图。图12是表示裸芯片裂缝检查用照明装置及裸芯片识别用照明装置的配置的配置图。
如图11所示,用于检查裸芯片D的裂缝的裸芯片裂缝检查用照明装置CL1~CL4配置成从裸芯片D的角落附近向裸芯片D的中心附近入射照明。在沿着X轴方向或Y轴方向配置裸芯片D的四条边的情况下,将裸芯片裂缝检查用照明装置CL1~CL4的水平方向的照明的入射方向与X轴方向所成的角度分别设为α1、α2、α3、α4,则0度<α1、α2、α3、α4<90度,优选的是α1≈α2≈α3≈α4≈45度。在图11中,将裸芯片裂缝检查用照明装置配置在四处,但也可以将其配置于一处、两处或三处。垂直方向的照明的入射角度(θ)优选为5~85度。
裸芯片D在俯视观察下具有沿X方向延伸的第一边DS1及第三边DS3、沿Y方向延伸的第二边DS2及第四边DS4。第一边DS1和第三边DS3相对,第二边DS2和第四边DS4相对。第一边DS1和第四边DS4形成角,将包含该角在内的规定区域称为第一角部DA1。第二边DS2和第一边DS1形成角,将包含该角在内的规定区域称为第二角部DA2。第三边DS3和第二边DS2形成角,将包含该角在内的规定区域称为第三角部DA3。第四边DS4和第三边DS3形成角,将包含该角在内的规定区域称为第四角部DA4。在图11中,裸芯片D为正方形,因此来自照明装置CL1~CL4的入射光通过裸芯片D的角,但若裸芯片D为长方形,则来自照明装置CL1~CL4的入射光不会通过其角。但是,第一角部DA1、第二角部DA2、第三角部DA3及第四角部DA4是规定大小的区域,来自照明装置CL1~CL4的入射光通过第一角部DA1、第二角部DA2、第三角部DA3及第四角部DA4。
如图12所示,为了进行裸芯片D的定位或位置检查,对裸芯片D进行识别的裸芯片识别用照明装置RL1~RL4配置在与裸芯片D的四条边分别相对的位置。来自与沿着X轴方向的边相对地配置的裸芯片识别用照明装置RL1、RL3的水平方向的照明的入射方向为Y轴方向,来自与沿着Y轴方向的边相对地配置的裸芯片识别用照明装置RL2、RL4的水平方向的照明的入射方向为X轴方向。
不完全为镜面反射的晶片表面根据光的入射方向不同而会成为明视野,而晶片表面加工多以X轴方向及Y轴方向为基准,关于晶片的加工方向,若将光的入射方向集中到不与X轴方向及Y轴方向平行或垂直的区域,则不论垂直方向的入射角为哪个角度,晶片表面均不会向相机的光轴方向反射光。由此,能够不依赖于晶片的表面状态地,稳定确保暗视野。
<变形例>
以下,例示一些具有代表性的变形例。在以下变形例的说明中,对具有与上述实施例中说明的部分相同结构及功能的部分,能够使用与上述实施例相同的附图标记。而且,关于相关部分的说明,在技术上不矛盾的范围内,能够适当援用上述实施例中的说明。另外,上述实施例的一部分、及多个变形例的全部或一部分在技术上不矛盾的范围内能够适当组合地适用。
(变形例1)
图13是表示变形例1的照明装置的示意立体图。图14是表示使图13的照明装置旋转的机构的示意立体图。图15是表示通过图13的照明装置进行位置识别的情况下的配置的示意俯视图。图16是表示通过图3的照明装置进行裸芯片裂缝检查的情况下的配置的示意俯视图。
在实施例的情况下,与裸芯片识别用照明装置另行地配置了裸芯片裂缝检查用照明装置,但如图13所示,在变形例1中,在进行裸芯片D的定位或位置检查(以下总称为位置识别)的情况下,以长条形(bar type)的斜光照明装置(斜光长条照明装置)与裸芯片D的四条边相对的方式进行配置,在进行裸芯片D的裂缝检查的情况下,使斜光长条照明装置旋转而配置在裸芯片D的四个角落。
如图14所示,由控制部8控制的照明装置的驱动部具备:安装有斜光长条照明装置BLD1~BLD4的旋转环91、支承旋转环91的固定环92、和支承固定环92的支柱93、94。旋转环91由通过马达95驱动的带部96而在固定环92外侧旋转。由此,能够使斜光长条照明装置BLD1~BLD4在水平方向旋转。
如图15所示,在进行裸芯片D的位置识别的情况下,来自斜光长条照明装置BLD1、BLD3的照射光沿着Y轴方向朝向裸芯片D的中心,来自斜光长条照明装置BLD2、BLD4的照射光沿着X轴方向朝向裸芯片D的中心。
如图16所示,在进行裸芯片D的裂缝检查的情况下,来自斜光长条照明装置BLD1、BLD2、BLD3、BLD4的照射光从相对于X轴方向向Y轴方向旋转了45度的方向朝向裸芯片D的中心。
在进行裸芯片D的裂缝检查的情况下,将斜光长条照明装置的配置为配置在从晶片的加工方向旋转了45度的位置,但不限于45度,只要是使照射光在不沿着X轴方向及Y轴方向的方向行进的角度即可。
(变形例2)
使用图17~19对变形例2的照明装置进行说明。
图17是表示变形例2的照明装置的示意立体图。图18是表示对图17的照明装置的点亮、熄灭进行控制的机构的示意立体图。图19是说明图17的照明装置的点亮、熄灭位置的示意俯视图。
在实施例及变形例1的情况下使用了斜光长条照明装置,而在变形例2中,如图17所示,使用环形(ring type)的斜光照明装置(斜光环形照明装置)RLD,使斜线部的区域R1~R4点亮及熄灭来进行位置识别及裂缝的检查。斜光环形照明装置在进行裂缝检查时,相对于晶片的加工方向,使来自X轴方向及Y轴方向的照射熄灭。
如图18所示,被控制部8控制的照明装置的控制部具备:对斜光环形照明装置RLD的区域R1~R4的点亮/熄灭进行控制的第一电源控制盒97_1、将斜光环形照明装置RLD的区域R1~R4和第一电源控制盒97_1连接的电源线98-1、对斜光环形照明装置RLD的区域R5~R8的点亮/熄灭进行控制的第二电源控制盒97_2、以及将斜光环形照明装置RLD的区域R5~R8和第二电源控制盒97-2连接的电源线98_2。
如图19所示,在进行裸芯片D的位置识别的情况下,使斜光环形照明装置RLD的所有区域R1~R8点亮,照射光朝向裸芯片D。因此,存在从斜光环形照明装置RLD沿着X轴方向及Y轴方向而朝向裸芯片D的中心的照射光。
在进行裸芯片D的裂缝检查的情况下,使斜光环形照明装置RLD的区域R1~R4熄灭并使区域R5~R8点亮,来自区域R5~R8的照射光朝向裸芯片D。区域R1~R4是与X轴方向或Y轴方向交叉的区域,分别是斜光环形照明装置RLD整体的1/8大小的区域。区域R5~R8是与X轴方向和Y轴方向的中间方向交叉的区域,分别是斜光环形照明装置RLD整体的1/8大小的区域。因此,来自斜光环形照明装置RLD的照射光从相对于X轴方向向Y轴方向旋转了45度的区域朝向裸芯片D的中心,不存在从斜光环形照明装置RLD沿着X轴方向及Y轴方向而朝向裸芯片D的中心的照射光。
在本变形例中,示出了区域R1~R4分别为斜光环形照明装置RLD整体的1/8大小的区域,但不限于1/8,在例如所贴装的裸芯片小的情况下,可以使区域R1~R4比1/8大,使区域R5~R8比1/8小而以更狭窄的区域进行照射。
裂缝的外观检查在进行裸芯片位置识别的场所即裸芯片供给部、中间载台、及贴装载台的至少一处进行,但在所有场所进行更为优选。若在裸芯片供给部进行,则能够快速地检测出裂缝。若在中间载台进行,则能够在贴装前检测在裸芯片供给部没有检测出的裂缝或在拾取工序以后产生的裂缝(在贴装工序之前没有显现化的裂缝)。另外,若在贴装载台进行,则能够在堆叠下一裸芯片之前或排出基板之前检测在裸芯片供给部及中间载台没有检测到的裂缝(在贴装工序之前没有显现化的裂缝)或在贴装工序以后产生的裂缝。
以上,基于实施例及变形例具体地说明了本发明人所完成的发明,但本发明不限于上述实施例及变形例,当然能够进行各种变形。
例如,在变形例1中说明了使斜光长条照明装置旋转,但不限于此,也可以使裸芯片旋转。例如,也可以使载置有裸芯片的中间载台旋转来改变照射方向。
另外,在实施例中在裸芯片位置识别之后进行裸芯片外观检查识别,但也可以在裸芯片外观检查识别之后进行裸芯片位置识别。
另外,在实施例中在晶片的背面贴附了DAF,但可以没有DAF。
另外,在实施例中拾取头及贴装头分别具有一个,但可以分别具有两个以上。另外,在实施例中具有中间载台,但也可以没有中间载台。该情况下,可以兼用拾取头和贴装头。
另外,在实施例中以裸芯片的表面朝上地进行贴装,但可以在拾取裸芯片后使裸芯片的表背翻转,以裸芯片的背面朝上地进行贴装。该情况下,也可以不设置中间载台。该装置称为倒装片接合机(flip chip bonder)。
另外,在实施例中具有贴装头,但也可以没有贴装头。该情况下,被拾取了的裸芯片载置于容器等。该装置称为拾取装置。

Claims (12)

1.一种半导体制造装置,其特征在于,具备:
对裸芯片进行拍摄的拍摄装置,所述裸芯片具有第一边、与所述第一边连接的第二边、与所述第一边相对的第三边、以及与所述第二边相对的第四边;
照明装置,其相对于所述拍摄装置的光学系统轴斜向地对所述裸芯片进行照明;以及
对所述拍摄装置及所述照明装置进行控制的控制装置,
所述控制装置在检查所述裸芯片的裂缝的情况下,抑制来自第一方向、第二方向、第三方向及第四方向的照明,从第五方向、第六方向、第七方向及第八方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄,
其中,所述第一方向是从所述第一边的中央朝向所述裸芯片的中心的方向,所述第二方向是从所述第二边的中央朝向所述裸芯片的中心的方向,所述第三方向是从所述第三边的中央朝向所述裸芯片的中心的方向,所述第四方向是从所述第四边的中央朝向所述裸芯片的中心的方向,所述第五方向是从包含由所述第一边和所述第四边形成的角在内的第一角部朝向所述裸芯片的中心的方向,所述第六方向是从包含由所述第二边和所述第一边形成的角在内的第二角部朝向所述裸芯片的中心的方向,所述第七方向是从包含由所述第三边和所述第二边形成的角在内的第三角部朝向所述裸芯片的中心的方向,所述第八方向是从包含由所述第四边和所述第三边形成的角在内的第四角部朝向所述裸芯片的中心的方向,
所述控制装置在识别所述裸芯片的位置的情况下,通过所述照明装置从所述第一方向、所述第二方向、所述第三方向和所述第四方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄。
2.如权利要求1所述的半导体制造装置,其特征在于,
所述照明装置具备:
配置在与所述第一边相对的位置的第一裸芯片识别用照明装置;
配置在与所述第二边相对的位置的第二裸芯片识别用照明装置;
配置在与所述第三边相对的位置的第三裸芯片识别用照明装置;
配置在与所述第四边相对的位置的第四裸芯片识别用照明装置;
配置在与所述第一角部相对的位置的第一裸芯片裂缝检查用照明装置;
配置在与所述第二角部相对的位置的第二裸芯片裂缝检查用照明装置;
配置在与所述第三角部相对的位置的第三裸芯片裂缝检查用照明装置;以及
配置在与所述第四角部相对的位置的第四裸芯片裂缝检查用照明装置,
所述控制装置在识别所述裸芯片的位置的情况下,通过所述第一裸芯片识别用照明装置从所述第一方向进行照明,通过所述第二裸芯片识别用照明装置从所述第二方向进行照明,通过所述第三裸芯片识别用照明装置从所述第三方向进行照明,通过所述第四裸芯片识别用照明装置从所述第四方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄,
所述控制装置在检查所述裸芯片的裂缝的情况下,通过所述第一裸芯片裂缝检查用照明装置从所述第五方向进行照明,通过所述第二裸芯片裂缝检查用照明装置从所述第六方向进行照明,通过所述第三裸芯片裂缝检查用照明装置从所述第七方向进行照明,通过所述第四裸芯片裂缝检查用照明装置从所述第八方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄。
3.如权利要求1所述的半导体制造装置,其特征在于,
所述照明装置具备:
第一斜光长条照明装置;
第二斜光长条照明装置;
与第一斜光长条照明装置相对地配置的第三斜光长条照明装置;以及
与第二斜光长条照明装置相对地配置的第四斜光长条照明装置,
所述控制装置在识别所述裸芯片的位置的情况下,通过所述第一斜光长条照明装置从所述第一方向进行照明,通过所述第二斜光长条照明装置从所述第二方向进行照明,通过所述第三斜光长条照明装置从所述第三方向进行照明,通过所述第四斜光长条照明装置从所述第四方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄,
所述控制装置在检查所述裸芯片的裂缝的情况下,通过所述第一斜光长条照明装置从所述第五方向进行照明,通过所述第二斜光长条照明装置从所述第六方向进行照明,通过所述第三斜光长条照明装置从所述第七方向进行照明,通过所述第四斜光长条照明装置从所述第八方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄。
4.如权利要求1所述的半导体制造装置,其特征在于,
所述照明装置是具有第一区域、第二区域、第三区域、第四区域、第五区域、第六区域、第七区域以及第八区域的斜光环形照明装置,
所述控制装置在识别所述裸芯片的位置的情况下,
使所述第一区域、所述第二区域、所述第三区域、所述第四区域、所述第五区域、所述第六区域、所述第七区域以及所述第八区域点亮,
利用所述第一区域从所述第一方向进行照明,利用所述第二区域从所述第二方向进行照明,利用所述第三区域从所述第三方向进行照明,利用所述第四区域从所述第四方向进行照明,利用所述第五区域从所述第五方向进行照明,利用所述第六区域从所述第六方向进行照明,利用所述第七区域从所述第七方向进行照明,利用所述第八区域从所述第八方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄,
所述控制装置在检查所述裸芯片的裂缝的情况下,
使所述第一区域、所述第二区域、所述第三区域和所述第四区域熄灭,并使所述第五区域、所述第六区域、所述第七区域和所述第八区域点亮,
利用所述第六区域从所述第六方向进行照明,利用所述第七区域从所述第七方向进行照明,利用所述第八区域从所述第八方向进行照明,并通过所述拍摄装置对所述裸芯片进行拍摄。
5.如权利要求1所述的半导体制造装置,其特征在于,
还具备裸芯片供给部,所述裸芯片供给部具有晶片环,该晶片环保持贴附有所述裸芯片的切割带,
所述控制装置使用所述拍摄装置及所述照明装置对贴附于所述切割带的裸芯片进行拍摄。
6.如权利要求1所述的半导体制造装置,其特征在于,
还具备将所述裸芯片贴装于基板或既已贴装的裸芯片上的贴装头,
所述控制装置使用所述拍摄装置及所述照明装置对贴装于所述基板或裸芯片上的裸芯片进行拍摄。
7.如权利要求1所述的半导体制造装置,其特征在于,还具备:
拾取所述裸芯片的拾取头;和
载置所述拾取的裸芯片的中间载台,
所述控制装置使用所述拍摄装置及所述照明装置对载置于所述中间载台上的裸芯片进行拍摄。
8.一种半导体器件的制造方法,具备:
准备权利要求1至4中任一项所述的半导体制造装置的工序;
搬入晶片环的工序,该晶片环保持贴附有裸芯片的切割带;
搬入基板的工序;
拾取所述裸芯片的拾取工序;以及
将所述拾取的裸芯片贴装到所述基板或既已贴装于所述基板的裸芯片上的贴装工序。
9.如权利要求8所述的半导体器件的制造方法,其特征在于,
在所述拾取工序中,将所述拾取的裸芯片载置于中间载台,
在所述贴装工序中,拾取载置于所述中间载台的裸芯片。
10.如权利要求8所述的半导体器件的制造方法,其特征在于,
在所述拾取工序之前还具备使用所述拍摄装置及所述照明装置检查所述裸芯片的外观的工序。
11.如权利要求8所述的半导体器件的制造方法,其特征在于,
在所述贴装工序之后还具备使用所述拍摄装置及所述照明装置检查所述裸芯片的外观的工序。
12.如权利要求9所述的半导体器件的制造方法,其特征在于,
在所述拾取工序之后且所述贴装工序之前还具备使用所述拍摄装置及所述照明装置检查所述裸芯片的外观的工序。
CN201811090665.0A 2017-09-19 2018-09-18 半导体制造装置及半导体器件的制造方法 Active CN109524320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-178969 2017-09-19
JP2017178969A JP7010633B2 (ja) 2017-09-19 2017-09-19 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN109524320A CN109524320A (zh) 2019-03-26
CN109524320B true CN109524320B (zh) 2023-03-24

Family

ID=65770976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811090665.0A Active CN109524320B (zh) 2017-09-19 2018-09-18 半导体制造装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7010633B2 (zh)
KR (1) KR102130386B1 (zh)
CN (1) CN109524320B (zh)
TW (1) TWI678746B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7151642B2 (ja) * 2019-06-28 2022-10-12 住友電気工業株式会社 面発光レーザ、その製造方法およびその検査方法
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN112992692B (zh) * 2021-05-19 2021-07-20 佛山市联动科技股份有限公司 一种全自动切割引线的方法及系统
JP2022182232A (ja) * 2021-05-28 2022-12-08 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105229779A (zh) * 2013-08-14 2016-01-06 株式会社新川 半导体制造装置以及半导体装置的制造方法
CN107121433A (zh) * 2016-02-24 2017-09-01 株式会社迪思科 检查装置和激光加工装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538003A (en) * 1978-09-08 1980-03-17 Hitachi Ltd Rectilinear pattern detecting device
JP2003185593A (ja) 2001-12-21 2003-07-03 Nec Electronics Corp ウェーハ外観検査装置
US20080024794A1 (en) 2004-06-04 2008-01-31 Yoko Miyazaki Semiconductor Surface Inspection Apparatus and Method of Illumination
TWI412736B (zh) * 2009-12-04 2013-10-21 Delta Electronics Inc 基板內部缺陷檢查裝置及方法
US8766192B2 (en) * 2010-11-01 2014-07-01 Asm Assembly Automation Ltd Method for inspecting a photovoltaic substrate
JP5924267B2 (ja) * 2010-12-14 2016-05-25 株式会社ニコン 検査方法、検査装置、露光管理方法、露光システムおよび半導体デバイスの製造方法
JP5277266B2 (ja) * 2011-02-18 2013-08-28 株式会社日立ハイテクインスツルメンツ ダイボンダ及び半導体製造方法
JP2013197226A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンディング方法及びダイボンダ
JP2014060249A (ja) * 2012-09-18 2014-04-03 Hitachi High-Tech Instruments Co Ltd ダイボンダ、および、ダイの位置認識方法
KR101431917B1 (ko) * 2012-12-27 2014-08-27 삼성전기주식회사 반도체 패키지의 검사장비
WO2016088721A1 (ja) * 2014-12-05 2016-06-09 株式会社 アルバック 基板監視装置、および、基板監視方法
JP6685126B2 (ja) 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6669523B2 (ja) * 2016-02-15 2020-03-18 ファスフォードテクノロジ株式会社 ダイボンダおよび半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105229779A (zh) * 2013-08-14 2016-01-06 株式会社新川 半导体制造装置以及半导体装置的制造方法
CN107121433A (zh) * 2016-02-24 2017-09-01 株式会社迪思科 检查装置和激光加工装置

Also Published As

Publication number Publication date
JP2019054203A (ja) 2019-04-04
TW201929113A (zh) 2019-07-16
KR102130386B1 (ko) 2020-07-06
KR20190032195A (ko) 2019-03-27
TWI678746B (zh) 2019-12-01
JP7010633B2 (ja) 2022-01-26
CN109524320A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2010261965A (ja) 部品認識装置、表面実装機および部品検査装置
JP2005340648A (ja) 部品認識方法、部品認識装置、表面実装機および部品検査装置
JP6231397B2 (ja) 部品認識装置、部品移載装置および部品実装装置
KR20220161174A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant