JP6685126B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6685126B2
JP6685126B2 JP2015251207A JP2015251207A JP6685126B2 JP 6685126 B2 JP6685126 B2 JP 6685126B2 JP 2015251207 A JP2015251207 A JP 2015251207A JP 2015251207 A JP2015251207 A JP 2015251207A JP 6685126 B2 JP6685126 B2 JP 6685126B2
Authority
JP
Japan
Prior art keywords
die
wafer
unit
illumination
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015251207A
Other languages
English (en)
Other versions
JP2017117916A (ja
JP2017117916A5 (ja
Inventor
英晴 小橋
英晴 小橋
光央 依田
光央 依田
僚 大森
僚 大森
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2015251207A priority Critical patent/JP6685126B2/ja
Priority to TW105135961A priority patent/TWI624887B/zh
Priority to KR1020160153608A priority patent/KR20170076545A/ko
Priority to CN201611028994.3A priority patent/CN106920762B/zh
Publication of JP2017117916A publication Critical patent/JP2017117916A/ja
Publication of JP2017117916A5 publication Critical patent/JP2017117916A5/ja
Application granted granted Critical
Publication of JP6685126B2 publication Critical patent/JP6685126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G02B27/14—Beam splitting or combining systems operating by reflection only
    • G02B27/141—Beam splitting or combining systems operating by reflection only using dichroic mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Description

本開示は半導体製造装置に関し、例えばウェハ認識カメラを備えるダイボンダに適用可能である。
円板状のウェハを先行してダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。個片化後の半導体チップは、クラックの有無などが検査されてその製品としての良否判定が行われる（例えば、特開２００８−９８３４８号公報）。
特開２００８−９８３４８号公報 特開２００８−６６４５２号公報
半導体チップ（ダイ）の表面上の異常検出を２値化や良品との画像差分法の手法で行うと、１画素未満の幅のクラックを見つけることができない。
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像部と、前記ダイと前記撮像部とを結ぶ線上に配置される照明部と、前記撮像部および前記照明部を制御する制御部と、を備える。前記制御部は、前記ダイの外観検査時の前記照明部の照射面積を前記ダイの位置決め時の前記照明部の照射面積よりも狭くし、前記撮像部で前記ダイを撮像する。
上記半導体製造装置によれば、クラックの認識精度を向上することができる。
実施例に係るダイボンダの構成を示す概略上面図 図１のダイ供給部の構成を示す外観斜視図 図２のダイ供給部の主要部を示す概略断面図 図１のダイボンダの概略構成とその動作を説明する図 制御系の概略構成を示すブロック図 実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャート ダイシングテープに張力を与えた状態を示す断面図 ダイシングテープを吸着した状態を示す断面図 倣い動作を説明するためのフローチャート ユニークな部分（選択領域）の例を示す図 登録画像および類似画像の例を示す図 連続着工動作を説明するためのフローチャート クラックがあるダイの画像を示す図 図１３の画像を２値化した画像を示す図 良品のダイの画像を示す図 図１３の画像と図１５の画像の差分を示す図 クラックが太い場合の画像を示す図 クラックが細い場合の画像を示す図 クラックの間接検出方式を説明するための画像を示す図 ウェハ供給部の光学系を説明するための図 ダイの表面が平面である場合のカメラ画像を示す図 薄ダイ特有のたわみによる凹凸を説明するための断面図 ダイの表面に凹凸がある場合のカメラ画像を示す図 エキスパンド処理されたウェハのカメラ画像を示す図 同軸照明の光源を説明するための図 同軸照明の発光面面積と撮像範囲との関係を説明するための図 同軸照明の発光面面積と撮像範囲との関係を説明するための図 エキスパンド処理時のウェハの状態を示す断面図 直接検出方式の同軸照明を示す図 間接検出方式の同軸照明の第１の例を示す図 間接検出方式の同軸照明の第２の例を示す図 直接検出方式と間接検出方式の両方に対応可能な同軸照明を示す図 同軸照明とリング照明との組合せを示す図 間接検出方式によりクラックがないウェハを撮像した画像を示す図 間接検出方式によりクラックがあるウェハを撮像した画像を示す図 間接検出方式の同軸照明の第３の例を示す図 図３６の間接検出方式による画像を示す図 ピックアップ工程を示すフローチャート 基板を示す平面図 図３９の基板にダイをボンドした平面図 図４０の断面図 クラックを有するダイの画像を示す図 図４２の矢印方向の明度を示す図
半導体装置の製造工程の一部に半導体チップ（以下、単にダイという。）を配線基板やリードフレーム等（以下、単に基板という。）に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ（以下、単にウェハという。）からダイを分割する工程と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される製造装置がダイボンダである。
ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング（搭載して接着）する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作（作業）が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。
＜実施形態＞
以下に、実施形態に係る半導体製造装置について説明する。なお、括弧内の符号は例示であってこれに限定されるものではない。
半導体製造装置（１０）は、ダイ（Ｄ）を撮像する撮像部（ＩＤ）と、ダイ（Ｄ）と撮像部（ＩＤ）とを結ぶ線上に配置される照明部（ＬＤ）と、撮像部（ＩＤ）および照明部（ＬＤ）を制御する制御部（８）と、を備える。制御部（８）は、ダイの外観検査時（工程Ｐ４、）の照明部（ＬＤ）の照射面積をダイの位置決め時（工程Ｐ５）の照明部（ＬＤ）の照射面積よりも狭くし、撮像部（ＩＤ）でダイ（Ｄ）を撮像する。
これにより、ダイの表面上の異常検出を２値化や良品との画像差分法の手法で検出できない１画素未満の幅のクラックを見つけることができ、クラックの認識精度を向上させることが可能である。
以下、実施例、比較例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図１は実施例に係るダイボンダの概略上面図である。ダイボンダ１０は、大別して、ウェハ供給部１と、ピックアップ部２Ａ、２Ｂと、アライメント部３Ａ、３Ｂと、ボンディング部４Ａ、４Ｂと、搬送部５と、制御部８（図４参照）と、を備える。ウェハ供給部１は基板Ｐに実装するダイＤが搭載されたウェハリング１４（図２、図３参照）を供給する。ピックアップ部２Ａ、２Ｂはウェハ供給部１からダイＤをピックアップする。アライメント部３Ａ、３ＢはピックアップされたダイＤを中間的に一度載置する。ボンディング部４Ａ、４Ｂはアライメント部３Ａ、３ＢのダイＤをピックアップし基板Ｐ又は既にボンディングされたダイＤの上にボンディングする。搬送部５は基板Ｐを実装位置に搬送する。制御部８は各部の動作を監視し制御する。
ウェハ供給部１はウェハカセットリフタＷＣＬとウェハ修正シュートＷＲＡとウェハリングホルダ（ウェハ支持台）ＷＲＨとダイ突き上げユニットＷＤＥとウェハ認識カメラＶＳＷとを備える。ウェハカセットリフタＷＣＬは複数のウェハリング１４が格納されるウェハカセットをウェハ搬送高さまで上下動させる。ウェハ修正シュートＷＲＡはウェハカセットリフタＷＣＬより供給されるウェハリング１４のアライメントを行う。ウェハエキストラクタＷＲＥはウェハリング１４をウェハカセットから取出し、収納する。ウェハリングホルダＷＲＨは図示しない駆動手段によってＸ方向およびＹ方向に移動し、ピックアップするダイＤをダイ突き上げユニットＷＤＥの位置に移動させる。図１の２点破線円はウェハリングホルダＷＲＨの移動範囲である。ダイ突き上げユニットＷＤＥはウェハテープ（ダイシングテープ）１６にマウントされるウェハ１１からダイ単位で突き上げ剥離する。ウェハ認識カメラＶＳＷはウェハリングホルダＷＲＨで支持されたウェハ１１のダイＤを撮像し、ピックアップすべきダイＤの位置を認識する。
ピックアップ部２Ａ、２Ｂのそれぞれは、ピックアップヘッドＢＰＨとピックアップヘッドテーブルＢＰＴとを備える。ピックアップヘッドＢＰＨは、ダイ突き上げユニットＷＤＥで突き上げられたダイＤを先端に吸着保持するコレット２２（図４参照）を有し、ダイＤをピックアップし、中間ステージＢＡＳに載置する。ピックアップヘッドテーブルＢＰＴはピックアップヘッドＢＰＨをＺ方向、Ｘ方向およびＹ方向に移動させる。ピックアップヘッドＢＰＨではダイＤの角度に合わせて回転させる機能を付加することも可能である。ピックアップは、ウェハ１１の有する複数の電気的特性の異なるダイのグレードを示す分類マップに基づいて行う。分類マップは制御部８に予め記憶されている。
アライメント部３Ａ、３Ｂのそれぞれは、ダイＤを一時的に載置する中間ステージＢＡＳと中間ステージＢＡＳ上のダイＤを認識する為のステージ認識カメラＶＳＡ（図４参照）とを備える。ダイ突き上げユニットＷＤＥは、平面視で、アライメント部３Ａの中間ステージＢＡＳとアライメント部３Ｂの中間ステージＢＡＳとの中間に位置し、ダイ突き上げユニットＷＤＥ、アライメント部３Ａの中間ステージＢＡＳ、およびアライメント部３Ｂの中間ステージＢＡＳはＸ方向に沿って配置される。
ボンディング部４Ａ、４Ｂのそれぞれは、ボンディングヘッドＢＢＨとコレット４２（図４参照）とボンディングヘッドテーブルＢＨＴと基板認識カメラＶＳＢ（図４参照）とを備える。ボンディングヘッドＢＢＨはピックアップヘッドＢＰＨと同じ構造を有し、中間ステージＢＡＳからダイＤをピックアップし、搬送されてきた基板Ｐにボンディングする。コレット４２はボンディングヘッドＢＢＨの先端に装着されダイＤを吸着保持する。ボンディングヘッドテーブルＢＨＴはボンディングヘッドＢＢＨをＺ方向、Ｘ方向およびＹ方向に移動させる。基板認識カメラＶＳＢは搬送されてきた基板Ｐの位置認識マーク（図示せず）を撮像し、ボンディングすべきダイＤのボンディング位置を認識する。
このような構成によって、ボンディングヘッドＢＢＨは、ステージ認識カメラＶＳＡの撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージＢＡＳからダイＤをピックアップし、基板認識カメラＶＳＢの撮像データに基づいて基板ＰにダイＤをボンディングする。
搬送部５は、ダイＤがボンディングされる基板Ｐ（図１では１８枚）を載置したマガジン（図１では５個）をＸ方向に搬送する第１搬送レーン５１および第２搬送レーン５２を備える。第１搬送レーン５１は第１クリーンステージＣＳ１と第１ボンディングステージＢＳ１と第２ボンディングステージＢＳ２とを備える。図１では第１クリーンステージＣＳ１にマガジン９１が載置され、第１ボンディングステージＢＳ１にマガジン９２は載置され、第２ボンディングステージＢＳ２にマガジン９３が載置されている。第２搬送レーン５２は第２クリーンステージＣＳ２と第３ボンディングステージＢＳ３とを備える。図１では第２クリーンステージＣＳ２にマガジン９４が載置され、第３ボンディングステージＢＳ３にマガジン９５は載置されている。第１クリーンステージＣＳ１および第２クリーンステージＣＳ２のプリビジョンポイントＰＶＰでは、基板Ｐに付けられた基板の不良の印の認識および基板Ｐ上の異物を吸引するクリーニングが行われる。第１ボンディングステージＢＳ１、第２ボンディングステージＢＳ２および第３ボンディングステージＢＳ３のボンディングポイントＢＰでは、基板Ｐにボンディングが行われる。アライメント部３Ａの中間ステージＢＡＳ、第１ボンディングステージＢＳ１のボンディングポイントＢＰおよび第３ボンディングステージＢＳ３のボンディングポイントＢＰを結ぶ線はＹ方向に沿って配置され、アライメント部３Ｂの中間ステージＢＡＳおよび第２ボンディングステージＢＳ２のボンディングポイントＢＰを結ぶ線はＹ方向に沿って配置される。第１搬送レーン５１および第２搬送レーン５２はそれぞれマガジンローダＩＭＨとフィーダシュートＦＭＴとローダフィーダＦＩＧメインフィーダＦＭＧ１とメインフィーダＦＭＧ２とメインフィーダＭＦＧ３とアンローダフィーダＦＯＧとマガジンアンローダＯＭＨとを備える。マガジンローダＩＭＨは基板Ｐが格納されるマガジンを基板搬送高さまで上下動させ、プッシャにより基板Ｐがすべて供給されるとマガジンを払い出し、新たに基板Ｐが格納されるマガジンを基板搬送高さまで上下動させる。フィーダシュートＦＭＴは基板搬送部のシュートを基板幅に応じて開閉する。ローダフィーダＦＩＧは供給される基板ＰをプリビジョンポイントＰＶＰまでグリップ搬送する。メインフィーダＦＭＧ１はプリビジョンポイントＰＶＰまでグリップ搬送される基板ＰをメインフィーダＦＭＧ２に受け渡すまでグリップ搬送する。メインフィーダＦＭＧ２はメインフィーダＦＭＧ１から基板Ｐを受け取りメインフィーダＭＦＧ３に受け渡すまでグリップ搬送する。メインフィーダＦＭＧ３はメインフィーダＦＭＧ２から基板Ｐを受け取りアンローディング位置までグリップ搬送する。アンローダフィーダＦＯＧはアンローディング位置までグリップ搬送された基板Ｐを払出し位置までグリップ搬送する。マガジンアンローダＯＭＨは供給された空マガジンを基板搬送高さまで上下動させ、払い出された基板でマガジンが満杯になるとマガジンを払い出し、新たに空マガジンを基板搬送高さまで上下動させる。
次に、図２および図３を用いてウェハ供給部の詳細な構成を説明する。図２は、ウェハ供給部の主要部を示す外観斜視図である。図３は、ウェハ供給部の主要部を示す概略断面図である。ウェハ１１の裏面には、ダイアタッチフィルム（ＤＡＦ）１８が貼り付けられ、更にその裏側にダイシングテープ１６が貼り付けられている。さらに、ダイシングテープ１６の縁辺は、ウェハリング１４に貼り付けられ、エキスパンドリング１５に挟み込まれて固定されている。即ち、ウェハリングホルダＷＲＨは、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤ（ウェハ１１）が接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を備える。ウェハ供給部１は、支持リング１７の内側に配置されダイＤを上方に突き上げるためのダイ突き上げユニットＷＤＥを有する。ダイ突き上げユニットＷＤＥは、図示しない駆動機構によって、上下方向に移動するようになっており、水平方向にはウェハリングホルダＷＲＨが移動するようになっている。このように、ダイＤの薄型化に伴い、ダイボンディング用の接着剤は、液状からフィルム状に替わり、ウェハ１１とダイシングテープ１６との間に、ダイアタッチフィルム１８と呼ばれるフィルム状の接着材料を貼り付けた構造としている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングはウェハ１１とダイアタッチフィルム１８に対して行なわれる。なお、ダイシングテープ１６とダイアタッチフィルム１８が一体化されたテープであってもよい。
ウェハリングホルダＷＲＨは、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。この時、支持リング１７は下降しないため、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤ同士の間隔が広がり、各ダイＤ同士の干渉・接触を防止し、個々のダイが離れ突上げ易くなる条件とする。エキスパンドリング１５および支持リング１７を合わせてエキスパンダという。ダイ突き上げユニットＷＤＥは、ダイ下方よりダイＤを突き上げることでダイＤの剥離を進行させ、コレットによるダイＤのピックアップ性を向上させている。
図４は、ダイボンダの主要部の概略側面図である。ダイボンダ１０は３つのボンディングステージＢＳ１、ＢＳ２、ＢＳ３を備えるが、図４ではボンディングステージＢＳと記載している。ダイボンダ１０は、ピックアップヘッドＢＰＨでピックアップしたダイＤを一度中間ステージＢＡＳに載置し、載置したダイＤをボンディングヘッドＢＢＨで再度ピックアップし、実装位置にボンディングし、基板Ｐに実装する。
ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラＶＳＷと、中間ステージＢＡＳに載置されたダイＤの姿勢を認識するステージ認識カメラＶＳＡと、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラＶＳＢとを有する。本実施例で認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッドＢＢＨによるピックアップに関与するステージ認識カメラＶＳＡと、ボンディングヘッドＢＢＨによる実装位置へのボンディングに関与する基板認識カメラＶＳＢである。
また、ダイボンダ１０は、中間ステージＢＡＳに設けられた旋回駆動装置２５と、中間ステージＢＡＳとボンディングステージＢＳの間に設けられたアンダビジョンカメラＣＵＶと、ボンディングステージＢＳに設けられた加熱装置３４と、制御部８と、を有する。旋回駆動装置２５は、実装位置を有する実装面に平行な面で中間ステージＢＡＳを旋回させ、ステージ認識カメラＶＳＡと基板認識カメラＶＳＢ間の回転角ずれ等を補正する。アンダビジョンカメラＣＵＶはボンディングヘッドＢＢＨが移動中に吸着しているダイＤの状態を真下から観察し、加熱装置３４はダイＤを実装するためにボンディングステージＢＳを加熱する。
制御部８について図５を用いて説明する。図５は制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算部８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ウェハ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルＢＨＴのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラＶＳＷ、ステージ認識カメラＶＳＡ、基板認識カメラＶＳＢが含まれる。制御・演算部８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッドＢＰＨ等の制御や、モニタ８３ａ等に情報を送る。
図６は実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、ウェハカセットから取り出されたウェハ１１を保持しているウェハリング１４がウェハリングホルダＷＲＨ上に載置されてダイＤのピックアップが行われる基準位置まで搬送される（以下、この動作をウェハローディング（工程Ｐ１）という。）。次いで、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整（ウェハアライメント）を行う（工程Ｐ２）。
次に、ウェハ１１が載置されたウェハリングホルダＷＲＨを所定ピッチでピッチ移動（ウェハピッチ）させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（工程Ｐ３）。
次いで、ウェハ認識カメラＶＳＷによって取得した画像から、ダイＤの外観検査を行う（工程Ｐ４）。ダイ外観検査の詳細については後述する。ここで、ダイＤの外観に問題なしと判定された場合には後述する工程Ｐ５へ進み、問題ありと判定された場合には、そのダイＤをスキップした後に再び工程Ｐ３を実施することによって、ウェハ１１が載置されたウェハリングホルダＷＲＨを所定ピッチでピッチ移動（ウェハピッチ）させ、次にピックアップされるダイＤをピックアップ位置に配置する。
上記工程Ｐ４を経て良品と判定されたピックアップ対象のダイＤは、ウェハ認識カメラＶＳＷによってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する（工程Ｐ５）。この位置ずれ量を基にウェハ１１が載置されたウェハリングホルダＷＲＨを移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する。
ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。ダイＤが不良品である場合は、ダイの外観検査認識（工程Ｐ４）、ダイ位置決め認識（工程Ｐ５）、ピックアップ（工程Ｐ６）およびボンディング（工程Ｐ７）を実施せずに、ウェハ１１が載置されたウェハリングホルダＷＲＨを所定ピッチでピッチ移動（ウェハピッチ）させ、次にピックアップされるダイＤをピックアップ位置に配置する。
ピックアップ対象のダイＤが正確にピックアップ位置に配置された後、コレット２２を含むピックアップヘッドＢＰＨによってダイシングテープ１６からピックアップされ、中間ステージＢＡＳに載置される（工程Ｐ６）。中間ステージＢＡＳに載置されたダイの外観検査をステージ認識カメラＶＳＡにて撮像して行う。コレット４２を含むボンディングヘッドＢＢＨによって中間ステージＢＡＳからピックアップされ、基板Ｐまたは既に基板Ｐにボンディングされているダイにダイボンディングされる（工程Ｐ７）。ダイの位置決め認識後のダイの外観検査を基板認識カメラＶＳＢにて撮像して行う。複数のダイを積層するダイボンディングを行う場合、既に基板Ｐに実装された下層のダイの外観検査をピックアップされたダイのボンディング前に基板認識カメラＶＳＢにて撮像して行う。
以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ８）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程Ｐ９）。
図７はダイシングテープに張力を与えた状態を示す断面図である。図８はダイシングテープを吸着した状態を示す断面図である。なお、図７，８ではダイアタッチフィルム１８の表示は省略されている。
前述したように、ダイシングテープ１６はピックアップ工程でたるみが無くなるよう、支持リング１７へ押し付けることで張力を得、平面維持される。これらの処理をエキスパンド処理と呼ぶ。エキスパンド処理されたウェハ１１は近年の２００〜３００μｍ未満の厚さの場合、そのエキスパンド張力によって図７に示すようにダイＤに反りが発生する。ダイ外観検査認識（工程Ｐ４）は図７の状態で行われる。図８に示すように、ダイＤの反りはダイシングテープ１６の下部を支えるドームユニット１９で矢印の方向に真空吸着することで是正される。ダイ位置決め認識（工程Ｐ５）およびピックアップ（工程Ｐ６）は図８の吸着状態で行われる。
ダイ位置決めの方法について図９〜１２を用いて説明する。図９は倣い動作を説明するためのフローチャートである。図１０はユニークな部分（選択領域）の例を示す図である。図１１は登録画像および類似画像の例を示す図である。図１２は連続着工動作を説明するためのフローチャートである。
ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。
まず、倣い動作について説明する。制御部８はリファレンスサンプルをピックアップ位置に搬送する（ステップＳ１）。制御部８はウェハ認識カメラＶＳＷでリファレンスサンプルの画像ＰＣｒを取得する（ステップＳ２）。ダイボンダの操作者がヒューマンインタフェース（タッチパネル８３ｂやマウス８３ｃ）により画像内から、図１０に示すようなユニークな部分ＵＡを選択する（ステップＳ３）。制御部８は選択されたユニークな部分（選択領域）ＵＡとリファレンスサンプルとの位置関係（座標）を記憶装置８２に保存する（ステップＳ４）。制御部８は選択領域の画像（テンプレート画像）ＰＴを記憶装置８２に保存する（ステップＳ５）。基準となるワーク画像とその座標を記憶装置に保存する。
次に、連続動作について説明する。制御部８は連続着工用に部材（製品用ウェハ）をピックアップ位置に搬送する（ステップＳ１１）。制御部８はウェハ認識カメラＶＳＷで製品用ダイの画像ＰＣｎを取得する（ステップＳ２）。図１１に示すように、制御部８は倣い動作で保存していたテンプレート画像ＰＴと製品用ダイの取得画像ＰＣｎとを比較し、最も類似した部分の画像ＰＴｎの座標を算出する（ステップＳ１３）。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置（画像ＰＴｎとテンプレート画像ＰＴとのオフセット）を算出する（ステップＳ１４）
ダイ外観検査認識（クラックや異物等の異常検出）について図１３〜１６を用いて説明する。図１３はクラックがあるダイの画像を示す図である。図１４は図１３の画像を２値化した画像を示す図である。図１５は良品のダイの画像を示す図である。図１６は図１３の画像と図１５の画像の差分を示す図である。
ダイ表面上の異常検出は２値化や画像差分法などの手法を用いる。クラックＣＲがあるダイの画像ＰＣａ（図１３）の２値化を行った画像ＰＣ２（図１４）を生成し、異常部分（クラックＣＲ）を検出する。クラックＣＲがあるダイの画像ＰＣａ（図１３）と良品のダイの画像ＰＣｎ（図１５）との差分をとった画像ＰＣａ−ｎを生成し、クラックＣＲを検出する。
上記の手法の課題について図１７、１８を用いて説明する。図１７はクラックが太い場合の画像である。図１８はクラックが細い場合の画像である。上記の手法ではクラックを直接見るものであり、図１７に示すように画像ＰＣａ１のクラックＣＲ１が太い場合は検出できるが、図１８に示すように画像ＰＣａ２のクラックＣＲ２が細くなったり、色が薄くなったりすると、検出は難しい。すなわち、上記手法には以下の課題がある。
（１）１画素未満の幅のクラックは見つけられない
クラック幅が１画素未満場合にクラックを画像で写そうとすると、その像が薄れてしまい認識できなくなる。クラックの方向などを考慮した場合、実質は３画素以上の幅が無いと確実には検出できない。
（２）ダイの表面模様の影響を受けやすい
ダイ表面に複雑な模様がある場合は、その表面を走るクラックとの識別が難しくなる。
（３）クラックの明るさを制御することが難しい
クラックのみを明るくないしは暗く写し出すことが難しい。
上記の課題はダイ位置決め認識時と同様にクラックの直接観察を行っている為生じる問題であることと、製品不良はクラックの有無できまり、その幅は考慮する必要が無いことから、クラックの間接検出方式を考案した。図１９はクラックの間接検出方式を説明するための画像である。クラックの間接検出方式はクラックがあるときに周囲に発生する変化をとらえる方式である。例えば、図１９に示すように、クラックＣＲを境界としてダイの画像ＰＣの明るさが変われば、クラックＣＲの幅に関係せずに、クラックをとらえることができる。図１９ではクラックＣＲの右側の画像は暗く、左側の画像は明るい。以下、クラックの間接検出方式の具体的な手段について説明する。
まず、ウェハ認識カメラについて図２０を用いて説明する。図２０はウェハ供給部の光学系を説明するための図であり、ウェハ認識カメラおよびピックアップ対象のダイに画像撮影用の光を照射する照明部の配置を示している。
ウェハ認識カメラＶＳＷの撮像部ＩＤは鏡筒ＢＴの一端と接続され、鏡筒ＢＴの他端には対物レンズ（図示は省略）が取り付けられ、この対物レンズを通してダイＤの主面の画像を撮影する構成となっている。
撮像部ＩＤとダイＤとを結ぶ線上の鏡筒ＢＴとダイＤとの間には、面発光照明（光源）ＳＬ、ハーフミラー（半透過鏡）ＨＭを内部に備えた照明部ＬＤが配置されている。面発光照明ＳＬからの照射光は、ハーフミラーＨＭによって撮像部ＩＤと同じ光軸で反射され、ダイＤに照射される。撮像部ＩＤと同じ光軸でダイＤに照射されたその散乱光は、ダイＤで反射し、そのうちの正反射光がハーフミラーＨＭを透過して撮像部ＩＤに達し、ダイＤの映像を形成する。すなわち、照明部ＬＤは同軸落射照明（同軸照明）の機能を有する。
同軸照明の特徴について図２１〜２４を用いて説明する。図２１はダイの表面が平面である場合のカメラ画像を示す図である。図２２は薄ダイ特有のたわみによる凹凸を説明するための断面図である。図２３はダイの表面に凹凸がある場合のカメラ画像を示す図である。図２４はエキスパンド処理されたウェハのカメラ画像を示す図である。
ダイ表面は鏡面反射しやすく、その表面はおおよそ平面性となっている。例えば、ダイＤが完全にフラットである状態で同軸照明を用いると、反射光を効率よく集光できる為、図２１に示すようにダイＤは明るく写る。
しかし、図２２に示すようにダイＤの表面に凹凸がある場合は平行光の同軸照明の場合、凹凸に応じて光の反射方向が散乱し、図２３に示すようにムラのある写り方をする。エキスパンド処理時はこの性質の影響を受け、エキスパンドによるダイの反りあがりから、図２４に示すようにウェハのカメラ画像に影が写る。この影の大きさ及び濃さは同軸照明の発光面面積に依存する。
同軸照明のメカニズムについて図２５〜２７を用いて説明する。図２５は同軸照明の光源を説明するための図である。図２６、２７は同軸照明の発光面面積と撮像範囲との関係を説明するための図であり、図２６は発光面面積が狭い場合で、図２７は発光面面積が広い場合である。
同軸照明は光源をそのまま配置をするとダイ−カメラ間の光路をふさいでしまうので、図２５に示すようにハーフミラーＨＭを置いて光路から外れた位置に光源ＳＬを配置する。しかし、ダイＤからみればハーフミラーＨＭによってダイ−カメラ間の仮想位置に光源（仮想光源）ＶＳＬがあるのともみなすことできる。ただし、仮想光源ＶＳＬは実際の光源ＳＬより光度は低下する。以下、同軸照明の光源の位置は光の仮想光源ＶＳＬで示す。
仮想光源ＶＳＬで発光面面積との関係を説明する。鏡面反射するウェハ１１の表面を照明によって照らし出し、そのウェハの画像を撮像部ＩＤによって撮影するには、光源の位置とウェハ１１の反射する鏡面の向きに大きく依存する。図２６に示すようにダイＤの反り上がりがあると鏡面の向きは一定にならず、仮想光源ＶＳＬの発光面面積が狭いと、照明光Ｌ１、Ｌ２は撮像部ＩＤの方向に反射せず、反り上がり部ＶＴは写らない。言い換えると反射光Ｒ１、Ｒ２が向かう範囲Ｒ１２に撮像部ＩＤがないと反り上がり部ＶＴは写らない。鏡面の向きがある一定の範囲内で不安定性を持つ場合は、その範囲全てに光源を配置すればよい。その範囲が広くなればなるほど発光面面積を広くする必要がある。発光面面積が広いと、撮像部ＩＤが反射光を受け取ることができる。図２７に示すように、反射光Ｒ１、Ｒ２が向かう範囲Ｒ１２に撮像部ＩＤがあるので、反り上がり部ＶＴは写ることができる。逆に拡散反射でない為、各方向から特定の反射面（各位置）にあたる照明の総量には依存性が無く、光源が均一の光量で発光していることが重要になる。
ダイのクラックの性質について図２８を用いて説明する。図２８はエキスパンド処理時のウェハの状態を示す断面図である。ダイＤにクラックＣＲが発生すると、ダイシングのカット溝と同様、エキスパンドした際の張力でクラックＣＲの周囲部が反りあがる。ダイＤを貫通しきらないクラックＣＲがあったとしても、このエキスパンド処理でクラックを貫通させることになる。
クラックを境界としてダイの画像の明るさを変えるクラックの間接検出方式の実現方法について図２９〜３２を用いて説明する。図２９は直接検出方式の同軸照明を示す図である。図３０は間接検出方式の同軸照明の第１の例を示す図である。図３１は間接検出方式の同軸照明の第２の例を示す図である。図３２は直接検出方式と間接検出方式の両方に対応可能な同軸照明を示す図である。図３３は同軸照明とリング照明との組合せを示す図である。
クラックの間接検出方式は前述のダイの反りあがりと照明の発光面面積との関係を利用する。図２９に示すように、通常（例えば直接検出方式のダイ位置決め認識）はダイの全景を見る為に十分な発光面面積を持つ同軸照明を用意する。仮想光源ＶＳＬの発光面面積をダイＤの面積よりも十分大きくする。
一方、間接検出方式では発光面面積（または照射面積）を小さくする手段を設ける。ただし、直接検出方式と間接検出方式の両方式を切替可能とするため、発光面面積を大きくしたり小さくしたりする手段（発光面を制御する手段）を設ける。発光面を制御する手段は、
（ａ）遮蔽板の移動
（ｂ）液晶のＯＮ／ＯＦＦ
（ｃ）平面配列したＬＥＤの部分的ＯＮ／ＯＦＦ
（ｄ）同軸照明とリング照明との組合せ
等の方法により実現する。以下、発光面の制御は遮蔽板を例に説明する。
図３０に示すように、仮想光源ＶＳＬの外側の一部（図面では右側）に遮蔽板ＳＨＬを配置するによって発光面の面積を小さくする。これにより、左側の照射光ＬＬはダイＤのクラックＣＲに照射され撮像部ＩＤに反射されるが、右側の照射光ＬＲは遮蔽板ＳＨＬに遮蔽されクラックＣＲに照射されず、クラックＣＲの境界面の相対する位置で明度の違い（右側が暗く、左側が明るい）を生むことができる。また、図３１に示すように、仮想光源ＶＳＬの外側に環状の遮蔽板ＳＨＬによって発光面の面積を小さくする。これにより、中央の照射光ＬＣはダイＤ周辺に照射され撮像部ＩＤに反射されるが、外側の照射光ＬＯは照射されず、図３０と同様にクラックＣＲの境界面の相対する位置での明度の違いを生むことができる。
図３２に示すように、照明部ＬＤＡ内の面発光照明ＳＬを平面配列したＬＥＤを周辺付近の第１領域ＳＬ１と中心付近の第２領域ＳＬ２に分割する。直接検出方式では第１領域ＳＬ１および第２領域ＳＬの両方のＬＥＤをＯＮして発光面面積を大きくする。これにより、図２９と同様にすることができる。間接検出方式では、例えば第１領域ＳＬ１のＬＥＤをＯＦＦし、第２領域のＳＬ２のＬＥＤをＯＮして、発光面面積を小さくする。これにより、図３１と同様にすることができる。
図３３に示すように、ウェハ認識カメラＶＳＷの撮像部ＩＤは鏡筒ＢＴの一端と接続され、鏡筒ＢＴの他端には対物レンズ（図示は省略）が取り付けられ、この対物レンズを通してダイＤの主面の画像を撮影する構成となっている。鏡筒ＢＴの対物レンズが取り付けられた端部の周囲にはリング照明ＲＬが取り付けられている。
鏡筒ＢＴとダイＤとの間には、面発光照明ＳＬおよびハーフミラー（半透過鏡）ＨＭを内部に備えた同軸照明部ＣＬが配置されている。面発光照明ＳＬからの照射光は、ハーフミラーＨＭによって撮像部ＩＤと同じ光軸で反射され、ダイＤに照射される。撮像部ＩＤと同じ光軸でダイＤに照射されたその散乱光は、ダイＤで反射し、そのうちの正反射光がハーフミラーＨＭを透過して撮像部ＩＤに達し、ダイＤの映像を形成する。
例えば、リング照明ＲＬは、直接検出方式の場合点灯され、間接検出方式の場合消灯される。
図３４は間接検出方式によりクラックがないウェハを撮像した画像である。図３５は間接検出方式によりクラックがあるウェハを撮像した画像である。上記手法により、ダイの中心がカメラ光学系の中心軸線上にある場合、ダイの反りはおわん状になる為、直下のダイの周囲部分は照明の発光面を周囲から縮小しても影響を受けにくく、中央部に発生したクラックが浮かび上がる。
図３６は間接検出方式の同軸照明の第３の例を示す図である。図３７は図３６の間接検出方式による画像である。図３６に示すように、遮蔽板ＳＨＬの位置を撮像部ＩＤの中心軸相当にすることで、外側の照射光ＬＯはダイＤ中央付近に照射され撮像部ＩＤに反射されるが、中央の照射光ＬＣは照射されず、図３７に示すような反転した画像を得ることができる。いずれも鏡面反射面の光は光源の位置の一か所に依存している事を利用している。逆に光源の１か所が写し出す鏡面は１か所とは限らない。なお、図３６の遮蔽板ＳＨＬは実際には撮像部ＩＤ中心軸のおらず、ハーフミラーＨＭの反射方向にある。
間接検出方式で得たコントラストを利用して以下のいずれかの画像処理等を用いてクラックの有無を判断する。
（ａ）差分画像
良品との画像差分を行う。写りが同じでない為、差分画像の濃淡を確認する事で検出できる。
（ｂ）エッジ検出
画像内に意図しないエッジが無いか検出する。これにはソベルフィルタ・微分フィルタなどの空間フィルタを利用する。
（ｃ）輝度データ
指定エリアの平均輝度・ヒストグラムの変化を検出する。
間接検出方式を用いたピックアップ工程について図３８を用いて説明する。図３８はピックアップ工程を示すフローチャートである。
ピックアップ位置へダイを移動（ピッチ移動）するウェハピッチ（工程Ｐ３）の後に行うダイ外観検査認識（工程Ｐ４）は以下のステップを含む。
ステップＰ４１：制御部８はクラック検査用に照明を切り替える。制御部８は、例えば、図３２の鏡筒ＢＴ２Ａの面発光照明ＳＬの第１領域ＳＬ１のＬＥＤをＯＦＦし、第２領域のＳＬ２のＬＥＤをＯＮして、発光面面積を小さくする。
ステップＰ４２：制御部８はクラック検査用に画像を取り込む。制御部８は、ウェハ認識カメラによってダイＤを撮像し、その画像を取り込む。
ステップＰ４３：制御部８はクラック検査用の画像処理を行う。
ダイ位置決め認識（工程Ｐ５）の前に、制御部８は反り上がったダイＤを是正するためにダイＤをダイシングテープ側から真空吸着するダイ吸着（工程Ｐ１１）を行う。ダイ位置決め認識（工程Ｐ５）は以下のステップを含む。
ステップＰ５１：制御部８はダイ位置決め認識用に照明を切り替える。制御部８は、例えば、図３２の鏡筒ＢＴ２Ａの面発光照明ＳＬの第１領域ＳＬ１のＬＥＤをＯＮし、第２領域のＳＬ２のＬＥＤをＯＮして、発光面面積をダイＤの平面面積よりも十分大きくする。
ステップＰ５２：制御部８はダイ位置決め用に画像を取り込む。制御部８は、ウェハ認識カメラによってダイＤを撮像し、その画像を取り込む。
ステップＰ５３：制御部８はダイ位置決め用の画像処理を行う。
ピックアップ（工程Ｐ６）の後に、制御部８は真空吸着をやめる吸着ＯＦＦ（工程Ｐ１１）を行う。
ボンド後の基板実装済みダイでも類似の手法によりクラックを検出できる場合がある。これについて図３９、４０、４１を用いて説明する。図３９は基板を示す平面図である。図４０は図３９の基板にダイをボンドした平面図である。図４１は図４０の断面図である。
エポキシ等で形成された基板Ｐの表面に配線ＷＩが設けられている。ダイＤは基板Ｐの配線ＷＩの上にダイＤの下に貼付されたＤＡＦ１８と共に搭載される。基板Ｐは表面または内部の配線構造（配線ＷＩ、ビアＶＩ）等により表面が完全な平面ではない。図４１の矢印ＡＲで示すように、ダイＤが搭載される基板Ｐの表面（ダイプレース面）の凹凸によりわずかにダイＤがたわむ。これにクラックＣＲのあるダイＤをマウントした場合、図４０の楕円破線ＯＶで示すように、クラックＣＲを挟んでその両側では段差または方向（平面角度）に違いが生じる。平面角度の違いで照明の反射角度（反射方向）に違いが出る。それによりクラックＣＲを挟んでの両側で明度に大きな落差を生ませることができる。
図４２はクラックを有するダイの画像を示す図である。図４３は図４２の矢印方向（画像アドレスＧＡ方向）の明度を示す図である。照明の当て方はウェハ供給部の場合と同様である。基板認識カメラＶＳＢに発光面面積を制御できる同軸照明装置（例えば、鏡筒ＢＴ２Ａ）を設ける。クラックを認識する外観検査における照明装置の発光面面積を基板の位置認識における発光面面積よりも狭くする。基板Ｐの凹凸を利用しているが、ダイＤそのものがＤＡＦ１８の溶融のムラなどで段差を発生させる場合もある。わずかな段差を見分けるため、上述のような照明配置を行うと、図４２に示すようにダイＤ上の凹凸も濃淡として出てきてしまう。しかし、図４３の矢印ＣＡＲに示すように、ダイＤ表面上の既知でない場所に明度分布に落差（急激な変化）がある場合は、クラックＣＲありと判断することができる。
これにより、ウェハ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック（ボンディング工程よりも前に顕在化しなかったクラック）をボンディング前に検出することができる。
以上、本発明者によってなされた発明を実施形態、実施例、比較例および変形例に基づき具体的に説明したが、本発明は、上記実施形態、実施例、比較例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ外観検査認識の後にダイ位置決め認識を行っているが、ダイ位置決め認識の後にダイ外観検査認識を行ってもよい。
また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ２つ備えているが、それぞれ１つであってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
１０・・・ダイボンダ
１・・・ウェハ供給部
Ｄ・・・ダイ
ＶＳＷ・・・ウェハ認識カメラ
ＩＤ・・・撮像部
ＬＤ・・・照明部
２Ａ、２Ｂ・・・ピックアップ部
３Ａ、３Ｂ・・・アライメント部
ＢＡＳ・・・中間ステージ
ＶＳＡ・・・ステージ認識カメラ
４Ａ、４Ｂ・・・ボンディング部
ＢＢＨ・・・ボンディングヘッド
４２・・・コレット
ＢＨＴ・・・ボンディングヘッドテーブル
ＶＳＢ・・・基板認識カメラ
５・・・搬送部
ＢＳ・・・ボンディングステージ
Ｐ・・・基板
８・・・制御部

Claims (27)

  1. ダイを撮像する撮像部と、
    前記ダイと前記撮像部とを結ぶ線上に配置される照明部と、
    前記撮像部および前記照明部を制御する制御部と、
    を備え、
    前記照明部は、遮蔽板または液晶または平面配列された部分的にオン／オフ可能なＬＥＤを備え、
    前記制御部は、ダイクラックを検出するために、前記遮蔽板の移動または前記液晶のオフまたは前記ＬＥＤの部分的にオフさせて前記照明部による照明の一部を遮蔽することによって前記ダイの外観検査時の前記照明部の照射面積を前記ダイの位置決め時の前記照明部の照射面積よりも狭くし、前記撮像部で前記ダイを撮像するよう構成される半導体製造装置。
  2. 請求項１の半導体製造装置において、さらに、
    ウェハリングホルダを有するウェハ供給部を備え、
    前記ウェハリングホルダは、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
    前記ダイシングテープを引っ張って広げるエキスパンダと、
    を備える半導体製造装置。
  3. 請求項１の半導体製造装置において、さらに、
    前記ダイを既にボンディングされているダイ上にボンディングするボンディングヘッドを有するボンディング部を備える半導体製造装置。
  4. 請求項２または３の半導体製造装置において、
    前記照明部は前記撮像部の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源と備える同軸照明である半導体製造装置。
  5. 請求項４の半導体製造装置において、
    前記発光源は前記ＬＥＤによる面発光源である半導体製造装置。
  6. 請求項５の半導体製造装置において、
    前記発光源は周辺付近が発光する第１領域と中心付近が発光する第２領域とを備え、前記第１領域と前記第２領域との点灯および消灯を個別に制御可能であるよう構成される半導体製造装置。
  7. 請求項２の半導体製造装置において、さらに、
    前記ダイをピックアップするピックアップ部を備える半導体製造装置。
  8. 請求項７の半導体製造装置において、さらに、
    前記ピックアップされたダイを基板または既にボンディングされたダイ上にボンディングするボンディング部を備える半導体製造装置。
  9. 請求項８の半導体製造装置において、さらに、
    前記ピックアップ部は中間ステージを備え、
    前記ピックアップされたダイは前記中間ステージに載置され、
    前記ボンディング部は前記中間ステージに載置されたダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングするよう構成される半導体製造装置。
  10. 請求項８の半導体製造装置において、
    前記ピックアップされたダイは上下反転され、
    前記ボンディング部は前記上下反転されたダイを前記基板にボンディングするよう構成される半導体製造装置。
  11. 請求項７の半導体製造装置において、さらに、
    ダイを格納する容器を備え、
    前記ピックアップされたダイは前記容器に載置されるよう構成される半導体製造装置。
  12. （ａ）ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
    （ｂ）前記ダイシングテープを引き延ばす工程と、
    （ｃ）遮蔽板または液晶または平面配列された部分的にオン／オフ可能なＬＥＤを備える照明装置および撮像装置を用いて前記ダイの外観を検査する工程と、
    （ｄ）前記撮像装置および前記照明装置を用いて前記ダイの位置決めを行う工程と、
    （ｅ）前記ダイをピックアップする工程と、
    を備え、
    前記（ｃ）工程は、ダイクラックを検出するために、前記遮蔽板の移動または前記液晶のオフまたは前記ＬＥＤの部分的にオフさせて前記照明装置による照明の一部を遮蔽することによって前記照明装置の発光面面積を前記（ｄ）工程の前記照明装置の発光面面積よりも小さくして撮像する半導体装置の製造方法。
  13. 請求項１２の半導体装置の製造方法において、さらに、
    前記（ｃ）工程と前記（ｄ）工程との間に、前記ダイシングテープを介して前記ダイを吸着する工程と、
    前記（ｄ）工程と前記（ｅ）工程との間に、前記ダイの吸着を解除する工程と、
    を備える半導体装置の製造方法。
  14. 請求項１２の半導体装置の製造方法において、
    前記照明装置は前記撮像装置の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源とを備える同軸照明である半導体装置の製造方法。
  15. 請求項１４の半導体装置の製造方法において、
    前記発光源は前記ＬＥＤによる面発光源である半導体装置の製造方法。
  16. 請求項１５の半導体装置の製造方法において、
    前記発光源は周辺付近が発光する第１領域と中心付近が発光する第２領域とを備え、前記第１領域と前記第２領域との点灯および消灯を個別に制御可能である半導体装置の製造方法。
  17. 請求項１２の半導体装置の製造方法において、さらに、
    （ｆ）前記ピックアップされたダイを中間ステージに載置する工程と、
    （ｇ）前記中間ステージに載置されたダイの外観検査を行う工程と、
    を備える半導体装置の製造方法。
  18. 請求項１７の半導体装置の製造方法において、
    前記（ｇ）工程はステージ認識カメラで撮像して行う半導体装置の製造方法。
  19. 請求項１２の半導体装置の製造方法において、さらに、
    （ｈ）既にボンディングされているダイの外観検査をする工程と、
    （ｉ）ダイを前記既にボンディングされているダイ上にボンディングする工程と、
    を備える半導体装置の製造方法。
  20. 請求項１９の半導体装置の製造方法において、
    前記（ｈ）工程は基板認識カメラで撮像して行う半導体装置の製造方法。
  21. ダイを撮像するウェハ認識カメラと、
    前記ダイと前記ウェハ認識カメラとを結ぶ線上に配置される照明部と、
    前記ウェハ認識カメラおよび前記照明部を制御する制御部と、
    を備え、
    前記照明部は、遮蔽板または液晶または平面配列された部分的にオン／オフ可能なＬＥＤを備え、
    前記制御部は、ダイクラックを検出するために、前記遮蔽板の移動または前記液晶のオフまたは前記ＬＥＤの部分的にオフさせて前記照明部による照明の一部を遮蔽することによって前記ダイの外観検査時の前記照明部の照射面積を前記ダイの位置決め時の前記照明部の照射面積よりも狭くし、前記ウェハ認識カメラで前記ダイを撮像するよう構成されるダイボンダ。
  22. 請求項２１のダイボンダにおいて、さらに、
    ウェハリングホルダを有するウェハ供給部を備え、
    前記ウェハリングホルダは、
    前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
    前記ダイシングテープを引っ張って広げるエキスパンダと、
    を備えるダイボンダ。
  23. 請求項２１のダイボンダにおいて、さらに、
    前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドと、
    基板認識カメラと、
    を備えるダイボンダ。
  24. 請求項２２のダイボンダにおいて、
    前記制御部は、前記ダイの外観検査を前記ダイシングテープを引っ張って広げて前記ウェハ認識カメラにて行うダイボンダ。
  25. 請求項２１のダイボンダにおいて、さらに、
    前記ダイをピックアップするピックアップヘッドと、
    前記ピックアップされたダイを載置する中間ステージと、
    ステージ認識カメラと、
    を備え、
    前記制御部は、前記中間ステージに載置されたダイの外観検査を、前記ステージ認識カメラにて行うよう構成されるダイボンダ。
  26. 請求項２３のダイボンダにおいて、
    前記制御部は、前記既にボンディングされているダイの外観検査を前記基板認識カメラにて行うよう構成されるダイボンダ。
  27. 請求項２３のダイボンダにおいて、
    前記制御部は、複数のダイを積層するダイボンディングの場合、基板に既に実装された下層ダイの外観検査をピックアップされたダイのボンディング前に前記基板認識カメラにて行うよう構成されるダイボンダ。
JP2015251207A 2015-12-24 2015-12-24 半導体製造装置および半導体装置の製造方法 Active JP6685126B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015251207A JP6685126B2 (ja) 2015-12-24 2015-12-24 半導体製造装置および半導体装置の製造方法
TW105135961A TWI624887B (zh) 2015-12-24 2016-11-04 半導體製造裝置及半導體裝置的製造方法
KR1020160153608A KR20170076545A (ko) 2015-12-24 2016-11-17 반도체 제조 장치 및 반도체 장치의 제조 방법
CN201611028994.3A CN106920762B (zh) 2015-12-24 2016-11-18 半导体制造装置、半导体器件的制造方法及芯片贴装机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015251207A JP6685126B2 (ja) 2015-12-24 2015-12-24 半導体製造装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017117916A JP2017117916A (ja) 2017-06-29
JP2017117916A5 JP2017117916A5 (ja) 2019-01-24
JP6685126B2 true JP6685126B2 (ja) 2020-04-22

Family

ID=59234588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015251207A Active JP6685126B2 (ja) 2015-12-24 2015-12-24 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6685126B2 (ja)
KR (1) KR20170076545A (ja)
CN (1) CN106920762B (ja)
TW (1) TWI624887B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7082862B2 (ja) * 2017-07-27 2022-06-09 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP7029900B2 (ja) * 2017-08-03 2022-03-04 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7010633B2 (ja) * 2017-09-19 2022-01-26 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7010638B2 (ja) * 2017-09-26 2022-01-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6886379B2 (ja) * 2017-09-28 2021-06-16 Ｔｏｗａ株式会社 保持部材、保持部材の製造方法、検査装置及び切断装置
JP6965368B2 (ja) * 2017-12-07 2021-11-10 株式会社Fuji 情報管理装置
JP7102271B2 (ja) * 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7146352B2 (ja) * 2018-12-10 2022-10-04 株式会社ディスコ 試験装置
JP7299928B2 (ja) * 2019-02-01 2023-06-28 株式会社Fuji 作業機
JP7299728B2 (ja) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7300353B2 (ja) * 2019-09-13 2023-06-29 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022026730A (ja) * 2020-07-31 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022098312A (ja) 2020-12-21 2022-07-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
DE102022118873B4 (de) 2022-07-27 2024-02-08 ASMPT GmbH & Co. KG Verfahren und Vorrichtung zum Entnehmen von Chips von einem Waferfilmframe, Bestücksystem und Computerprogramm

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015001A (ko) * 1994-10-07 1996-05-22 가나이 쓰토무 반도체 기판의 제조방법과 피검사체상의 패턴결함을 검사하기 위한 방법 및 장치
JP3744966B2 (ja) * 1994-10-07 2006-02-15 株式会社ルネサステクノロジ 半導体基板の製造方法
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP2000150546A (ja) * 1998-11-16 2000-05-30 Toshiba Corp 電子部品の実装装置及び実装方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP2006138830A (ja) * 2004-11-10 2006-06-01 Nippon Electro Sensari Device Kk 表面欠陥検査装置
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7847927B2 (en) * 2007-02-28 2010-12-07 Hitachi High-Technologies Corporation Defect inspection method and defect inspection apparatus
JP2008215875A (ja) * 2007-02-28 2008-09-18 Omron Corp 成形体の検査方法およびこの方法を用いた検査装置
JP5903229B2 (ja) * 2011-08-30 2016-04-13 ファスフォードテクノロジ株式会社 ダイボンダ及び半導体製造方法
JP2013092661A (ja) * 2011-10-26 2013-05-16 Panasonic Corp 部品実装装置に用いる撮像用照明ユニット及び部品実装装置
JP5438165B2 (ja) * 2012-06-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6266275B2 (ja) * 2013-09-09 2018-01-24 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Also Published As

Publication number Publication date
TWI624887B (zh) 2018-05-21
TW201735209A (zh) 2017-10-01
JP2017117916A (ja) 2017-06-29
CN106920762A (zh) 2017-07-04
CN106920762B (zh) 2020-03-10
KR20170076545A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
JP6685126B2 (ja) 半導体製造装置および半導体装置の製造方法
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7161870B2 (ja) ダイボンダおよび半導体装置の製造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法
JP6836938B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7299728B2 (ja) 半導体製造装置および半導体装置の製造方法
CN113436986A (zh) 芯片贴装装置及半导体器件的制造方法
JP6231397B2 (ja) 部品認識装置、部品移載装置および部品実装装置
TWI832143B (zh) 晶粒接合裝置及半導體裝置的製造方法
JP2024042228A (ja) 実装装置および半導体装置の製造方法
KR20240015578A (ko) 실장 장치 및 반도체 장치의 제조 방법
TWI557825B (zh) A method for inspecting a light emitting diode having an optical film

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200331

R150 Certificate of patent or registration of utility model

Ref document number: 6685126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250