KR102100889B1 - 다이 본딩 장치 및 반도체 장치의 제조 방법 - Google Patents

다이 본딩 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102100889B1
KR102100889B1 KR1020180022904A KR20180022904A KR102100889B1 KR 102100889 B1 KR102100889 B1 KR 102100889B1 KR 1020180022904 A KR1020180022904 A KR 1020180022904A KR 20180022904 A KR20180022904 A KR 20180022904A KR 102100889 B1 KR102100889 B1 KR 102100889B1
Authority
KR
South Korea
Prior art keywords
die
substrate
image
recognition camera
averaged
Prior art date
Application number
KR1020180022904A
Other languages
English (en)
Other versions
KR20180103701A (ko
Inventor
히데하루 고바시
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20180103701A publication Critical patent/KR20180103701A/ko
Application granted granted Critical
Publication of KR102100889B1 publication Critical patent/KR102100889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본딩 공정에서의 제품의 불량률을 저감시키는 것이 가능한 기술을 제공하는 것이다. 다이 본딩 장치는, 다이 또는 기판의 위치 결정 및 외관 검사를 행하기 위해서 상기 다이 또는 기판을 촬상하는 촬상 장치와, 상기 촬상 장치를 제어하는 제어부를 구비한다. 상기 제어부는, 상기 촬상 장치에 의해 상기 다이 또는 상기 기판을 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 이상의 유무를 판정하여 표면 검사를 행한다.

Description

다이 본딩 장치 및 반도체 장치의 제조 방법{DIE BONDING DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 개시는 다이 본딩 장치에 관한 것으로, 예를 들어 외관 검사 기능을 구비하는 다이 본딩 장치에 적용 가능하다.
반도체 장치의 제조 공정 일부에 반도체 칩(이하, 단순히 '다이'라고 함)을 배선 기판이나 리드 프레임 등(이하, 단순히 '기판'이라고 함)에 탑재하여 패키지를 조립하는 공정이 있으며, 패키지를 조립하는 공정의 일부에, 반도체 웨이퍼(이하, 단순히 '웨이퍼'라고 함)로부터 다이를 분할(다이싱)하는 공정과, 분할한 다이를 기판 위에 탑재하는 본딩 공정이 있다. 본딩 공정에 사용되는 제조 장치가 다이 본더 등의 다이 본딩 장치이다.
다이 본딩 장치는, 땜납, 금도금, 수지를 접합 재료로 하여, 다이를 기판 또는 이미 본딩된 다이의 위에 본딩(탑재하여 접착)하는 장치이다. 다이를, 예를 들어 기판의 표면에 본딩하는 다이 본더에 있어서는, 콜릿이라 불리는 흡착 노즐을 사용하여 다이를 웨이퍼로부터 흡착하여 픽업하고, 기판 위에 반송하고, 압박력을 부여함과 함께, 접합재를 가열함으로써 본딩을 행한다고 하는 동작(작업)이 반복해서 행해진다.
일본 특허공개 제2008-98348호 공보
웨이퍼를 다이싱하여 다이를 제조하는 경우에는, 다이싱 시의 절삭 저항 등에 의해 다이에 절단면으로부터 내부로 연장되는 크랙이나 흠집이 발생하는 경우가 있다. 또한, 웨이퍼의 표면에 부착되는 백 그라인딩 테이프로부터의 점착제 잔류 등에 의해 이물이 부착되는 경우가 있다. 또한, 다이에 부착된 이물이 콜릿을 통해 다른 다이에 부착되는 경우도 있다. 즉, 본딩 공정 전 및 본딩 공정 중에 이물의 부착 등이 발생한다.
본 개시의 과제는, 본딩 공정에서의 제품의 불량률을 저감시키는 것이 가능한 기술을 제공하는 것이다.
그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.
본 개시 중 대표적인 것의 개요를 간단히 설명하면 하기와 같다.
즉, 다이 본딩 장치는, 다이 또는 기판의 위치 결정, 및 외관 검사를 행하기 위해 상기 다이 또는 기판을 촬상하는 촬상 장치와, 상기 촬상 장치를 제어하는 제어부를 구비한다. 상기 제어부는, 상기 촬상 장치에 의해 상기 다이 또는 상기 기판을 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하고, 상기 2치화 화상의 블롭 라벨링에 의해 이상의 유무를 판정하여 표면 검사를 행한다.
상기 다이 본딩 장치에 의하면, 본딩 공정에서의 제품의 불량률을 저감시킬 수 있다.
도 1은, 실시예에 따른 다이 본더의 구성을 나타내는 개략 상면도.
도 2는, 도 1의 다이 본더의 개략 구성과 그 동작을 설명하는 도면.
도 3은, 도 1의 다이 공급부의 구성을 나타내는 외관 사시도.
도 4는, 도 3의 다이 공급부의 주요부를 나타내는 개략 단면도.
도 5는, 제어계의 개략 구성을 나타내는 블록도.
도 6은, 다이 공급부의 광학계를 설명하기 위한 도면.
도 7은, 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 흐름도.
도 8은, 표면 검사에서 문제가 있는 경우의 처리를 설명하는 흐름도.
도 9는, 모방 동작을 설명하기 위한 흐름도.
도 10은, 유니크한 부분(선택 영역)의 예를 나타내는 도면.
도 11은, 연속 착공 동작을 설명하기 위한 흐름도.
도 12는, 등록 화상 및 유사 화상의 예를 나타내는 도면.
도 13은, 패턴의 위치 관계로부터 다이의 중심을 구하는 예를 나타내는 도면.
도 14는, 이상 검출의 방법을 설명하는 도면.
도 15는, 이상 부분이 큰 카메라 화상의 농담값을 좌표 방향으로 1차원으로 나타내는 도면.
도 16은, 이상 부분이 작은 카메라 화상의 농담값을 좌표 방향으로 1차원으로 나타내는 도면.
도 17은, 실시예에 따른 표면 검사를 나타내는 흐름도.
도 18은, 이상 부분의 검출을 설명하는 도면.
실시 형태에 따른 다이 본딩 장치는 다이 본딩 전에 다이 및 기판의 표면 검사를 행함과 함께, 다이 본딩 후에 다이 및 기판의 표면 검사를 행한다. 이에 의해, 제품의 불량률을 저감시킬 수 있다. 다른 실시 형태에 따른 다이 본딩 장치는 다이 및/또는 기판의 표면 검사의 감도를 올린다. 이에 의해, 제품의 불량률을 저감시킬 수 있다.
이하, 실시예 및 비교예에 대하여, 도면을 이용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙여 반복되는 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해서, 실제의 형태에 비하여, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례로서, 본 발명의 해석을 한정하는 것은 아니다.
<실시예>
도 1은 실시예에 따른 다이 본더의 개략을 나타내는 상면도이다. 도 2는 도 1에 있어서 화살표 A 방향에서 보았을 때, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
다이 본더(10)는, 크게 구별하여, 다이 공급부(1)와, 픽업부(2), 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5), 기판 공급부(6)와, 기판 반출부(7)와, 각 부의 동작을 감시하여 제어하는 제어부(8)를 갖는다. Y축 방향이 다이 본더(10)의 전후 방향이며, X축 방향이 좌우 방향이다. 다이 공급부(1)가 다이 본더(10)의 앞쪽에 배치되고, 본딩부(4)가 안쪽에 배치된다.
우선, 다이 공급부(1)는 기판 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는, 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)을 갖는다. 다이 공급부(1)는 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하고, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다.
픽업부(2)는, 다이 D를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿(22)을 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는, 밀어 올려진 다이 D를 선단에 흡착 보유 지지하는 콜릿(22)(도 2도 참조)을 갖고, 다이 공급부(1)로부터 다이 D를 픽업하여, 중간 스테이지(31)에 적재한다. 픽업 헤드(21)는, 콜릿(22)을 승강, 회전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다.
중간 스테이지부(3)는, 다이 D를 일시적으로 적재하는 중간 스테이지(31)와, 중간 스테이지(31) 위의 다이 D를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.
본딩부(4)는, 중간 스테이지(31)로부터 다이 D를 픽업하고, 반송되어 오는 기판 P 위에 본딩하거나, 또는 이미 기판 P 위에 본딩된 다이의 위에 적층하는 형태로 본딩한다. 본딩부(4)는, 픽업 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)(도 2도 참조)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 기판 P의 위치 인식 마크(도시생략)를 촬상하고, 본딩 위치를 인식하는 기판 인식 카메라(44)를 갖는다.
이와 같은 구성에 의해, 본딩 헤드(41)는, 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치·자세를 보정하고, 중간 스테이지(31)로부터 다이 D를 픽업하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판 P에 다이 D를 본딩한다.
반송부(5)는, 한 장 또는 여러 장의 기판 P(도 1에서는 4장)를 적재한 기판 반송 팔레트(51)와, 기판 반송 팔레트(51)가 이동하는 팔레트 레일(52)을 구비하고, 병행하여 설치된 동일 구조의 제1, 제2 반송부를 갖는다. 기판 반송 팔레트(51)는, 기판 반송 팔레트(51)에 설치된 도시하지 않은 너트를 팔레트 레일(52)을 따라 설치된 도시하지 않은 볼 나사로 구동함으로써 이동한다.
이와 같은 구성에 의해, 기판 반송 팔레트(51)는, 기판 공급부(6)에서 기판 P를 적재하고, 팔레트 레일(52)을 따라 본딩 위치까지 이동하고, 본딩 후, 기판 반출부(7)까지 이동하여, 기판 반출부(7)에 기판 P를 전달한다. 제1, 제2 반송부는, 서로 독립적으로 구동되고, 한쪽의 기판 반송 팔레트(51)에 적재된 기판 P에 다이 D를 본딩 중에, 다른 쪽의 기판 반송 팔레트(51)는, 기판 P를 반출하고, 기판 공급부(6)로 되돌아가서, 새로운 기판 P를 적재하는 등의 준비를 행한다.
다음으로, 다이 공급부(1)의 구성에 대하여 도 3 및 도 4를 이용하여 설명한다. 도 3은 다이 공급부의 구성을 나타내는 외관 사시도이다. 도 4는 다이 공급부의 주요부를 나타내는 개략 단면도이다.
다이 공급부(1)는, 수평 방향(XY 방향)으로 이동하는 웨이퍼 보유 지지대(12)와, 상하 방향으로 이동하는 밀어올림 유닛(13)을 구비한다. 웨이퍼 보유 지지대(12)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되고 여러 개의 다이 D가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 갖는다. 밀어올림 유닛(13)은 지지 링(17)의 내측에 배치된다.
다이 공급부(1)는, 다이 D의 밀어올릴 때에, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)를 잡아늘여 다이 D의 간격이 넓어지고, 밀어올림 유닛(13)에 의해 다이 D 하방으로부터 다이 D를 밀어올려, 다이 D의 픽업성을 향상시키고 있다. 웨이퍼(11)와 다이싱 테이프(16)의 사이에 다이 어태치 필름(DAF)(18)이라 불리는 필름 형상의 접착 재료를 점착하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은, 웨이퍼(11)와 다이 어태치 필름(18)에 대해서 행해진다. 따라서, 박리 공정에서는, 웨이퍼(11)와 다이 어태치 필름(18)을 다이싱 테이프(16)로부터 박리한다.
다이 본더(10)는, 웨이퍼(11) 위의 다이 D의 자세를 인식하는 웨이퍼 인식 카메라(24)와, 중간 스테이지(31)에 적재된 다이 D의 자세를 인식하는 스테이지 인식 카메라(32)와, 본딩 스테이지 BS 위의 실장 위치를 인식하는 기판 인식 카메라(44)를 갖는다. 인식 카메라 간의 자세 어긋남 보정을 해야만 하는 것은, 본딩 헤드(41)에 의한 픽업에 관여하는 스테이지 인식 카메라(32)와, 본딩 헤드(41)에 의한 실장 위치로의 본딩에 관여하는 기판 인식 카메라(44)이다. 본 실시예에서는 웨이퍼 인식 카메라(제1 촬상 장치)(24)를 사용하여 다이 D의 흠집이나 이물을 검출하고, 기판 인식 카메라(제2 촬상 장치)(44)를 사용하여 기판 P 및 기판 P에 본딩된 다이의 흠집이나 이물을 검출한다.
제어계에 대하여 도 5를 이용하여 설명한다. 도 5는 도 1의 다이 본더의 제어계의 개략 구성을 나타내는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는, 크게 구별하여, 주로 CPU(Central Processor Unit)로 구성되는 제어·연산 장치(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 기억 장치(82)는, 처리 프로그램 등을 기억하고 있는 RAM으로 구성되어 있는 주기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD로 구성되어 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는, 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 캡쳐하는 이미지 캡쳐 장치(83d)를 갖는다. 또한, 입출력 장치(83)는, 다이 공급부(1)의 XY 테이블(도시생략)이나 본딩 헤드 테이블의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 다양한 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 도입하거나 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32), 기판 인식 카메라(44)가 포함된다. 제어·연산 장치(81)는 버스 라인(84)을 통해 필요한 데이터를 캡쳐하고, 연산하여, 픽업 헤드(21) 등의 제어나, 모니터(83a) 등에 정보를 보낸다.
제어부(8)는 이미지 캡쳐 장치(83d)를 통해 웨이퍼 인식 카메라(24) 및 기판 인식 카메라(44)로 촬상한 화상 데이터를 기억 장치(82)에 보존한다. 보존한 화상 데이터에 기초하여 프로그램한 소프트웨어에 의해, 제어·연산 장치(81)를 사용해서 다이 D 및 기판 P의 위치 결정을 행한다. 제어·연산 장치(81)가 산출한 다이 D 및 기판 P의 위치에 기초하여 소프트웨어에 의해 모터 제어 장치(83e)를 통해 구동부(86)를 움직이게 한다. 이 프로세스에 의해 웨이퍼 위의 다이의 위치 결정을 행하고, 픽업부(2) 및 본딩부(4)의 구동부에 의해 동작시켜 다이 D를 기판 P 위에 본딩한다. 사용하는 웨이퍼 인식 카메라(24) 및 기판 인식 카메라(44)는 그레이스케일, 컬러 등이며, 광 강도를 수치화한다.
다음으로, 웨이퍼 인식 카메라에 대하여 도 6을 이용하여 설명한다. 도 6은 웨이퍼 공급부의 광학계를 설명하기 위한 도면이며, 웨이퍼 인식 카메라 및 픽업 대상의 다이에 화상 촬영용 광을 조사하는 조명부의 배치를 나타내고 있다. 스테이지 인식 카메라(32) 및 기판 인식 카메라(44)는 웨이퍼 인식 카메라(24)와 마찬가지이다.
웨이퍼 인식 카메라(24)의 촬상부 ID는 경통 BT의 일단부와 접속되고, 경통 BT의 타단부에는 대물 렌즈(도시생략)가 부착되고, 이 대물 렌즈를 통하여 다이 D의 주면의 화상을 촬영하는 구성으로 되어 있다.
촬상부 ID와 다이 D를 연결하는 선 위의 경통 BT와 다이 D의 사이에는, 면 발광 조명(광원) SL, 하프 미러(반투과 거울) HM을 내부에 구비한 조명부 LD가 배치되어 있다. 면 발광 조명 SL로부터의 조사광은, 하프 미러 HM에 의해 촬상부 ID와 동일한 광축에서 반사되고, 다이 D에 조사된다. 촬상부 ID와 동일한 광축에서 다이 D에 조사된 그 산란광은, 다이 D에서 반사되고, 그 중 정반사 광이 하프 미러 HM을 투과하여 촬상부 ID에 도달하고, 다이 D의 영상을 형성한다. 즉, 조명부 LD는 동축 낙사 조명(동축 조명)의 기능을 갖는다.
조명 시스템은 동축 조명으로 한정되는 것이 아니라, 돔 조명, 사광 링 조명, 사광 바 조명, 투과 조명 등이어도 된다. 피사체에 의해 이들 조명의 여러 종류에 의한 조합으로 시스템을 구축해도 된다. 광원 색은 단색 이외에 백색 등이 있다. 광원은 출력 조절을 선형 변화에 의해 행할 수 있는 것, 예를 들어 LED의 펄스 조광 듀티로 광량 조절하는 것을 사용한다.
도 7은 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 흐름도이다. 도 8은 표면 검사에서 문제가 있는 경우의 처리를 설명하는 흐름도이다.
실시예의 다이 본딩 공정에서는, 우선, 제어부(8)는, 웨이퍼(11)를 보유 지지하고 있는 웨이퍼 링(14)을 웨이퍼 카세트로부터 취출하여 웨이퍼 보유 지지대(12)에 적재하고, 웨이퍼 보유 지지대(12)를 다이 D의 픽업이 행해지는 기준 위치까지 반송한다(웨이퍼 로딩(공정 P1)). 계속해서, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 웨이퍼(11)의 배치 위치가 그 기준 위치와 정확하게 일치하도록 미세 조정을 행한다.
다음으로, 제어부(8)는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시켜, 수평으로 보유 지지함으로써, 처음에 픽업되는 다이 D를 픽업 위치에 배치한다(다이 반송(공정 P2)). 웨이퍼(11)는, 미리 프로버 등의 검사 장치에 의해, 다이마다 검사되고, 다이마다 양호, 불량을 나타내는 맵 데이터가 생성되어, 제어부(8)의 기억 장치(82)에 기억된다. 픽업 대상으로 되는 다이 D가 양품인지, 불량품인지의 판정은 맵 데이터에 의해 행해진다. 제어부(8)는, 다이 D가 불량품인 경우에는, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시켜, 다음에 픽업되는 다이 D를 픽업 위치에 배치하고, 불량품의 다이 D를 스킵한다.
제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 픽업 대상의 다이 D의 주면(상면)을 촬영하고, 취득한 화상으로부터 픽업 대상의 다이 D의 상기 픽업 위치로부터의 위치 어긋남량을 산출한다. 제어부(8)는, 이 위치 어긋남량을 기초로 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 이동시켜, 픽업 대상의 다이 D를 픽업 위치에 정확하게 배치한다(다이의 위치 결정(공정 P3)).
계속해서, 제어부(8)는, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 다이 D의 표면 검사를 행한다(공정 P4). 다이의 표면 검사(외관 검사)의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고(공정 P41), 다이 D의 표면에 문제가 없다고 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행되지만, 문제가 있다고 판정한 경우에는, 모든 다이에 대하여 3개의 옵션 중 어느 하나의 처리를 행한다(공정 P42).
케이스 1에서는 표면 화상을 육안으로 확인하고(공정 P43), 문제가 있는 경우에는 스킵 처리하고(공정 P45), 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 다이 D의 공정 P9 이후를 스킵하고, 웨이퍼(11)가 적재된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동시켜, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.
케이스 2에서는, 에어 분출 등을 행하는 클리닝 장치에 의해, 다이 D의 클리닝 처리(공정 P46)를 행한 후, 케이스 1의 처리를 행한다.
케이스 3에서는 에어 분출 등을 행하는 클리닝 장치에 의해, 다이 D의 클리닝 처리(공정 P47)를 행한 후, 다시 표면 검사를 행한다(공정 P48). 표면 검사에서 문제가 있는지 여부를 판정하고(공정 P49), 다이 D의 표면에 문제가 없다고 판정한 경우에는 다음 공정(공정 P9)으로 진행되지만, 문제가 있다고 판정한 경우에는, 모든 다이에 대해서 케이스 1 또는 2 중 어느 하나의 처리를 행한다(공정 P4A).
제어부(8)는, 기판 공급부(6)에서 기판 P를 기판 반송 팔레트(51)에 적재한다(기판 로딩(공정 P5)). 제어부(8)는, 기판 P가 적재된 기판 반송 팔레트(51)를 본딩 위치까지 이동시킨다(기판 반송(공정 P6)).
기판 인식 카메라(44)로 기판을 촬상하여 위치 결정을 행한다(기판 위치 결정(공정 P7)).
계속해서, 제어부(8)는, 기판 인식 카메라(44)에 의해 취득한 화상으로부터, 기판 P의 표면 검사를 행한다(공정 P8). 기판 표면 검사의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고(공정 P41), 기판 P의 표면에 문제가 없다고 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행되지만, 문제가 있다고 판정한 경우에는, 모든 기판에 대하여 3개의 옵션 중 어느 하나의 처리를 행한다(공정 P42).
케이스 1(Case 1)에서는 표면 화상을 육안으로 확인하고(공정 P43), 문제가 있는 경우에는 스킵 처리하고(공정 P45), 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리는, 기판 P의 해당 탭으로의 공정 PA 이후를 스킵하고, 기판 착공 정보에 불량 등록을 행한다.
케이스 2(Case 2)에서는, 에어 분출 등을 행하는 클리닝 장치에 의해, 기판 P의 클리닝 처리(공정 P46)를 행한 후, 케이스 1의 처리를 행한다.
케이스 3(Case 3)에서는 에어 분출 등을 행하는 클리닝 장치에 의해, 기판 P의 클리닝 처리(공정 P47)를 행한 후, 다시 표면 검사를 행한다(공정 P48). 표면 검사에서 문제가 있는지 여부를 판정하고(공정 P49), 기판 P의 표면에 문제가 없다고 판정한 경우에는 다음 공정(공정 P9)으로 진행되지만, 문제가 있다고 판정한 경우에는, 모든 기판에 대하여 케이스 1 또는 2 중 어느 하나의 처리를 행한다(공정 P4A).
제어부(8)는, 픽업 대상의 다이 D를 정확하게 픽업 위치에 배치한 후, 콜릿(22)을 포함하는 픽업 헤드(21)에 의해 다이 D를 다이싱 테이프(16)로부터 픽업하고, 중간 스테이지(31)에 적재한다(다이 핸들링(공정 P9)). 제어부(8)는, 중간 스테이지(31)에 적재한 다이의 자세 어긋남(회전 어긋남)의 검출을 스테이지 인식 카메라(32)로 촬상하여 행한다. 제어부(8)는, 자세 어긋남이 있는 경우에는 중간 스테이지(31)에 설치된 선회 구동 장치(도시생략)에 의해 실장 위치를 갖는 실장면에 평행한 면에서 중간 스테이지(31)를 선회시켜 자세 어긋남을 보정한다.
제어부(8)는, 콜릿(42)을 포함하는 본딩 헤드(41)에 의해 중간 스테이지(31)로부터 다이 D를 픽업하고, 기판 P 또는 이미 기판 P에 본딩되어 있는 다이에 다이 본딩한다(다이 어태치((공정 PA)).
제어부(8)는, 다이 D를 본딩한 후, 그 본딩 위치가 정확하게 이루어져 있는지를 검사한다(다이와 기판의 상대 위치 검사(공정 PB)). 이때, 후술하는 다이의 위치 정렬과 마찬가지로 다이의 중심과, 탭의 중심을 구하고, 상대 위치가 정확한지를 검사한다.
계속해서, 제어부(8)는, 기판 인식 카메라(44)에 의해 취득한 화상으로부터, 다이 D 및 기판 P의 표면 검사를 행한다(공정 PC). 다이 D 및 기판 P의 표면 검사의 상세에 대해서는 후술한다. 여기서, 제어부(8)는, 표면 검사에서 문제가 있는지 여부를 판정하고(공정 P41), 다이 D가 본딩된 기판 P의 표면에 문제가 없다고 판정한 경우에는 다음 공정(후술하는 공정 P9)으로 진행되지만, 문제가 있다고 판정한 경우에는, 모든 기판에 대하여 3개의 옵션 중 어느 하나의 처리를 행한다(공정 P42).
케이스 1에서는 표면 화상을 육안으로 확인하고(공정 P43), 문제가 있는 경우에는 스킵 처리하고(공정 P45), 문제가 없는 경우에는 다음 공정의 처리를 행한다. 스킵 처리에서는, 기판 착공 정보에 불량 등록을 행한다.
케이스 2에서는, 에어 분출 등을 행하는 클리닝 장치에 의해, 기판 P의 클리닝 처리(공정 P46)를 행한 후, 케이스 1의 처리를 행한다.
케이스 3에서는 에어 분출 등을 행하는 클리닝 장치에 의해, 기판 P의 클리닝 처리(공정 P47)를 행한 후, 다시 표면 검사를 행한다(공정 P48). 표면 검사에서 문제가 있는지 여부를 판정하고(공정 P49), 기판 P의 표면에 문제가 없다고 판정한 경우에는 다음 공정(공정 P9)으로 진행되지만, 문제가 있다고 판정한 경우에는, 모든 다이에 대하여 케이스 1 또는 2 중 어느 하나의 처리를 행한다(공정 P4A).
또한, 적층 본딩 제품의 경우에는 각 층에 있어서 케이스 1 내지 3 중 어느 하나를 실시한다.
이후, 마찬가지의 수순에 따라서 다이 D가 1개씩 기판 P에 본딩된다. 1개의 기판의 본딩이 완료되면, 기판 반송 팔레트(51)를 기판 반출부(7)까지 이동하고(기판 반송(공정 PD)), 기판 반출부(7)에 기판 P를 전달한다(기판 언로딩(공정 PE)).
이후, 마찬가지의 수순에 따라서 다이 D가 1개씩 다이싱 테이프(16)로부터 박리된다(공정 P9). 불량품을 제외한 모든 다이 D의 픽업이 완료되면, 그들 다이 D를 웨이퍼(11)의 외형으로 보유 지지하고 있는 다이싱 테이프(16) 및 웨이퍼 링(14) 등을 웨이퍼 카세트에 언로딩한다(공정 PF).
또한, 공정 P4, P8, PC의 전부를 행하지 않고, 적어도 하나를 행하도록 해도 된다. 다이 본딩 직전에, 다이 및/또는 기판의 표면을 검사함으로써, 제품 불량 발생률을 저감시킬 수 있다. 다이 본딩 직후에, 다이 및 기판의 표면을 검사함으로써, 제품 불량 발생률을 저감시킬 수 있다. 다이 본딩 직전에 다이 및 기판의 표면을 검사하고, 다이 본딩 직후에 다이 및 기판의 표면을 검사함으로써, 크랙 등의 불량이 발생한 공정이, 다이 본딩 공정인지 여부의 구별을 지을 수 있다.
다이의 위치 결정의 방법에 대하여 도 9 내지 13을 이용하여 설명한다. 도 9는 모방 동작을 설명하기 위한 흐름도이다. 도 10은 유니크한 부분(선택 영역)의 예를 나타내는 도면이다. 도 11은 연속 착공 동작을 설명하기 위한 흐름도이다. 도 12는 등록 화상 및 유사 화상의 예를 나타내는 도면이다. 도 13은 패턴의 위치 관계로부터 다이의 중심을 구하는 예를 나타내는 도면이며, 도 13의 (A)는 등록 화상이며, 도 13의 (B)는 위치 정렬을 행하는 다이의 화상이다.
다이의 위치 결정 알고리즘은, 주로 템플릿 매칭을 사용하고, 일반적으로 알려져 있는 정규화 상관식에서의 연산으로 한다. 그 결과를 일치율로 한다. 템플릿 매칭은 레퍼런스 학습의 모방 동작과 연속 착공용 동작이 있다.
우선, 모방 동작에 대하여 설명한다. 제어부(8)는 레퍼런스 샘플을 픽업 위치로 반송한다(스텝 S1). 제어부(8)는 웨이퍼 인식 카메라(24)로 레퍼런스 샘플의 화상 PCr을 취득한다(스텝 S2). 다이 본더의 조작자가 휴먼 인터페이스(터치 패널(83b)이나 마우스(83c))에 의해 화상 내로부터, 도 10에 도시한 바와 같은 유니크한 부분 UA를 선택한다(스텝 S3). 제어부(8)는 선택된 유니크한 부분(선택 영역) UA와 레퍼런스 샘플과의 위치 관계(좌표)를 기억 장치(82)에 보존한다(스텝 S4). 제어부(8)는 선택 영역의 화상(템플릿 화상) PT를 기억 장치(82)에 보존한다(스텝 S5). 기준이 되는 워크 화상(등록 화상)과 그 좌표를 기억 장치(82)에 보존한다.
등록 화상을 여러 개 준비함으로써, 도 13에 도시한 바와 같이, 검출한 등록 화상에 일치하는 각 위치와의 상대 관계로부터 다이의 중심을 산출하여 위치 결정을 행한다. 기판 위치 결정도 기판의 유니크한 부분을 사용해서 다이가 탑재되는 탭의 중심 위치를 산출하여 행한다.
다음으로, 연속 동작에 대하여 설명한다. 제어부(8)는 연속 착공용 부재(제품용 웨이퍼)를 픽업 위치로 반송한다(스텝 S11). 제어부(8)는 웨이퍼 인식 카메라(24)로 제품용 다이의 화상 PCn을 취득한다(스텝 S12). 도 10에 도시한 바와 같이, 제어부(8)는 모방 동작에서 보존하고 있는 템플릿 화상 PT와 제품용 다이의 취득 화상 PCn을 비교하고, 가장 유사한 부분의 화상 PTn의 좌표를 산출한다(스텝 S13). 그 좌표와 레퍼런스 샘플로 측정한 좌표를 비교하고, 제품용 다이의 위치(화상 PTn과 템플릿 화상 PT와의 오프셋)를 산출한다(스텝 S14).
다이 외관 검사 인식(크랙이나 이물, 흠집, 보이드 등의 이상 검출)에 대하여 도 14를 이용하여 설명한다. 도 14는 이상 검출의 방법을 설명하는 도면이며, 도 14의 (A)는 2치화법을, 도 14의 (B)는 화상 차분법을 설명하는 도면이다.
다이 표면 위의 이상 검출은 2치화나 화상 차분법 등의 방법을 이용한다. 2치화법에서는, 이물 FO 및 크랙 CR이 있는 다이의 화상 PCa의 2치화를 행한 화상 PC2를 생성하고, 이상 부분(이물 FO 및 크랙 CR)을 검출한다. 화상 차분법에서는, 이물 FO 및 크랙 CR이 있는 다이의 화상 PCa와 양품의 다이 화상 PCn의 차분을 취한 화상 PCa-n을 생성하고, 이물 및 크랙을 검출한다.
상기 방법의 과제에 대하여 도 15, 16을 이용하여 설명한다. 도 15는 이상 부분이 큰 카메라 화상의 농담값을 좌표 방향으로 1차원으로 나타내는 도면이다. 도 16은 이상 부분이 작은 카메라 화상의 농담값을 좌표 방향으로 1차원으로 나타내는 도면이다.
2치화 처리로 하여도, 차분 처리로 하여도, 양품일 때 그렇게 있어야 할 화상에 대해서, 농담의 변화를 검출함으로써 이물 또는 흠집의 유무를 판단한다. 도 15에 도시한 바와 같이 이상 부분의 농담값이 정상에 대해서 크게 상이할 때에는, 검출하기 쉽다. 그러나, 도 16에 도시한 바와 같이, 이상 부분의 실제 면적이 작은 경우나, 이상부의 원래의 명도가 정상부에 가까운 경우에는, 그 변화는 작아진다. 명도 변화가 작은(명도 오프셋이 적은) 화상의 검사는, 화상 바로 그 자체가 지닌 노이즈에 의해 판별이 어려워진다. 예를 들어 이물의 농담 변화가 작으면, 화상의 랜덤 노이즈에 가려져서, 판단이 어려워지게 된다.
실시예에 따른 이상 부분의 검출에 대하여 도 17, 18을 이용하여 설명한다. 도 17은 실시예에 따른 표면 검사를 나타내는 흐름도이다. 도 18은 이상 부분의 검출을 설명하는 도면이며, 도 18의 (A)는 비교예, 도 18의 (B)는 실시예를 나타내는 도면이다.
다이 또는 기판(피사체)의 흠집이나 이물을 검사할 때 피사체에 대해서 여러 장의 촬상을 행한다(스텝 S21). 여러 장의 촬상한 화상의 각 화소의 농담값을 평균화하고, 평균화 화상을 생성한다(스텝 S22). 평균화 화상을 임계값으로 2치화한 2치화 화상을 생성한다(스텝 S23). 2치화 화상의 블롭 라벨링에 의한 이물의 유무를 판정한다(스텝 S23).
피사체에 대해서 1회의 촬상(비교예)에서는, 도 18의 (A)에 도시한 바와 같이, 이물에 의한 농담 변화가 큰 경우에는, 검출 가능하지만, 이물에 의한 농담 변화가 작은 경우에는, 화상의 랜덤 노이즈에 가려져서 판별이 어렵다.
실시예의 평균화 화상은 랜덤 노이즈를 참값(피사체의 농담 평균값)에 근접시킬 수 있다(노이즈 억제). 노이즈가 억제된 평균화 화상은 한 장으로 처리하는 화상(비교예)보다 랜덤 노이즈가 작아지기 때문에, 농담 변화가 작은 이상(흠집, 이물)을 판단할 수 있다. 도 18의 (B)에 도시한 바와 같이 랜덤 노이즈가 억제되면, 판정 임계값도 보다 화상의 평균값에 근접시킬 수 있기 때문에, 결과적으로 감도 한계를 개선할 수 있다.
실시예에 의하면, 흠집, 이물, 보이드, 크랙 등의 카메라로 촬상 가능한 피사체(다이 및 기판)의 표면의 이상을 검출하는 감도 한계를 개선할 수 있다.
여러 번으로 나누어 화상을 캡쳐함으로써, 아지랑이나 진동에 의한 농담이나 좌표의 변화도 평균화되기 때문에, 검출하는 감도 한계를 보다 개선할 수 있다.
랜덤 노이즈의 주된 발생 요인은 광자 노이즈(포톤 노이즈)나 A/D 변환 시의 증폭기에 의해, 문자 그대로 랜덤하게 발생하는 노이즈이다. 랜덤하게 발생하는 노이즈는, 그 측정 횟수를 늘려 평균화함으로써, 값의 변동을 억제하여, 원래 측정하고 싶은 값에 근접시킬 수 있다. 이에 의해, 흠집이나 이물 등으로 발생한 근소한 화상의 변화를 분별하기 쉽게 할 수 있다.
포톤 노이즈는 캡쳐된 총 광자수가 많으면, 상대적인 노이즈비는 작아진다. 노이즈를 저감시키는 것은, 노광 시간을 늘림으로써도 가능해진다. 그러나, CCD나 CMOS 센서로 대표되는 디지털 카메라에서의 촬상에 의해, 노광 시간을 연장시키는 것은 이하의 문제를 발생시킨다.
(a) 암전류 노이즈(고정 패턴 노이즈)의 증대화를 초래하여, 오히려 구별을 짓지 못하게 된다.
(b) 외란 광의 영향을 받아버려, 촬상 환경에 대한 외란 광의 영향을 제거할 필요가 있다. 실시예는 이들 문제를 억제할 수도 있다.
다이 본딩 직전에, 다이 및/또는 기판을 고감도로 검사함으로써, 제품 불량 발생률을 보다 저감할 수 있다. 다이 본딩 직후에, 다이 및 기판을 고감도로 검사함으로써, 제품 불량 발생률을 보다 저감할 수 있다.
다이 본딩 직전 직후에, 다이 및 기판을 고감도로 검사함으로써, 크랙 등의 불량이 발생한 공정이, 다이 본딩 공정인지 여부의 구별을 지을 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태 및 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은, 상기 실시 형태 및 실시예로 한정되는 것이 아니라, 다양하게 변경 가능한 것은 물론이다.
예를 들어, 실시예에서는 웨이퍼 인식 카메라로 다이의 표면을 검사하는 예를 설명하였지만, 스테이지 인식 카메라로 다이의 표면을 검사하도록 해도 된다.
또한, 실시예에서는 동축 조명은 대물 렌즈-다이 간에 배치하는 타입에 대하여 설명하였지만, 렌즈 내 삽입 타입이어도 된다.
또한, 실시예에서는 다이의 위치 결정 인식의 후에 다이 외관 검사 인식을 행하고 있지만, 다이 외관 검사 인식의 후에 다이의 위치 결정 인식을 행해도 된다. 실시예에서는 기판 위치 결정 인식의 후에 기판 외관 검사 인식을 행하고 있지만, 기판 외관 검사 인식의 후에 기판 위치 결정 인식을 행해도 된다.
또한, 실시예에서는 다이 표면 위의 이상 검출은 2치화나 화상 차분법을 이용한 예를 설명하였지만, 화상의 히스토그램 계산이나 공간 필터 처리, 패턴 매칭 처리를 사용해도 된다.
또한, 실시예에서는 웨이퍼의 이면에 DAF가 접착되어 있지만, DAF는 없어도 된다. 이 경우에는, 기판에 접착제를 도포하는 장치를 구비한다.
또한, 실시예에서는 픽업 헤드 및 본딩 헤드를 각각 1개 구비하고 있지만, 각각 2개 이상이어도 된다. 또한, 실시예에서는 중간 스테이지를 구비하고 있지만, 중간 스테이지가 없어도 된다. 이 경우, 픽업 헤드와 본딩 헤드는 겸용해도 된다.
또한, 실시예에서는 다이의 표면을 위로 해서 본딩되지만, 다이를 픽업 후 다이의 표리를 반전시켜, 다이의 이면을 위로 해서 본딩하여도 된다. 이 경우, 중간 스테이지는 설치하지 않아도 된다. 이 장치는 플립 칩 본더라고 한다.
10: 다이 본더
1: 웨이퍼 공급부
D: 다이
2: 픽업부
24: 웨이퍼 인식 카메라
ID: 촬상부
LD: 조명부
3: 중간 스테이지부
31: 중간 스테이지
32: 스테이지 인식 카메라
4: 본딩부
41: 본딩 헤드
42: 콜릿
44: 기판 인식 카메라
5: 반송부
BS: 본딩 스테이지
P: 기판
8: 제어부

Claims (16)

  1. 다이가 점착된 다이싱 테이프를 보유 지지하는 웨이퍼 링을 보유 지지하는 웨이퍼 공급부와,
    상기 다이싱 테이프의 위의 상기 다이를 촬상하는 웨이퍼 인식 카메라와,
    상기 다이를 기판 또는 이미 상기 기판에 본딩된 다이의 위에 본딩하는 본딩 헤드와,
    상기 기판 및 상기 본딩된 다이를 촬상하는 기판 인식 카메라와,
    상기 웨이퍼 인식 카메라 및 기판 인식 카메라를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    상기 웨이퍼 인식 카메라에 의해 상기 다이싱 테이프 위의 상기 다이를 촬상하여 상기 다이의 위치 결정을 행함과 함께, 상기 웨이퍼 인식 카메라에 의해 상기 다이를 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 다이의 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 상기 다이의 크랙 또는 흠집 유무를 판정하여 표면 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 기판을 촬상하여 상기 기판의 위치의 검사를 행함과 함께, 상기 기판 인식 카메라에 의해 상기 기판을 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 기판의 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 상기 기판의 이물 유무를 판정하여 표면 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 본딩된 다이를 촬상하여 상기 다이의 위치의 검사를 행함과 함께, 상기 기판 인식 카메라에 의해 상기 본딩된 다이를 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 본딩된 다이의 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 상기 본딩된 다이의 크랙 또는 흠집 유무를 판정하여 표면 검사를 행하도록 구성되는, 다이 본딩 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 다이를 픽업하는 픽업 헤드와,
    픽업된 상기 다이가 적재되는 중간 스테이지
    를 구비하고,
    상기 제어부는, 상기 본딩 헤드에 의해 상기 중간 스테이지에 적재된 상기 다이를 상기 기판 또는 이미 상기 기판에 본딩된 다이의 위에 본딩하도록 구성되는, 다이 본딩 장치.
  9. (a) 다이가 점착된 다이싱 테이프를 보유 지지하는 웨어퍼 링 홀더를 준비하는 공정과,
    (b) 제1 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정과,
    (c) 상기 제1 촬상 장치를 사용하여 상기 다이의 표면 검사를 행하는 공정과,
    (d) 기판을 준비하는 공정과,
    (e) 제2 촬상 장치를 사용하여 상기 기판의 위치 결정을 행하는 공정과,
    (f) 상기 제2 촬상 장치를 사용하여 상기 기판의 표면 검사를 행하는 공정과,
    (g) 상기 다이를 픽업하는 공정과,
    (h) 픽업한 상기 다이를 상기 기판 또는 이미 본딩된 다이의 위에 본딩하는 공정과,
    (i) 상기 제2 촬상 장치를 사용하여 상기 다이와 상기 기판과의 상대 위치를 검사하는 공정과,
    (j) 상기 제2 촬상 장치를 사용하여 상기 다이 및 상기 기판의 표면 검사를 행하는 공정
    을 구비하고,
    상기 (c) 공정은,
    (c1) 상기 다이를 여러 장 촬상하는 공정과,
    (c2) 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 다이의 평균화 화상을 생성하는 공정과,
    (c3) 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하는 공정과,
    (c4) 상기 2치화 화상의 블롭 라벨링에 의해 상기 다이의 크랙 또는 흠집 유무를 판정하여 표면 검사를 행하는 공정
    을 구비하고,
    상기 (f) 공정은,
    (f1) 상기 기판을 여러 장 촬상하는 공정과,
    (f2) 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 기판의 평균화 화상을 생성하는 공정과,
    (f3) 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하는 공정과,
    (f4) 상기 2치화 화상의 블롭 라벨링에 의해 상기 기판의 이물 유무를 판정하여 표면 검사를 행하는 공정
    을 구비하고,
    상기 (j) 공정은,
    (j1) 상기 본딩된 다이 및 상기 기판을 여러 장 촬상하는 공정과,
    (j2) 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 본딩된 다이 및 상기 기판의 평균화 화상을 생성하는 공정과,
    (j3) 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하는 공정과,
    (j4) 상기 2치화 화상의 블롭 라벨링에 의해 상기 본딩된 다이의 크랙 또는 흠집 유무 및 상기 기판의 이물 유무를 판정하여 표면 검사를 행하는 공정
    을 구비하는, 반도체 장치의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    (k) 픽업된 상기 다이를 중간 스테이지에 적재하는 공정
    을 더 구비하는, 반도체 장치의 제조 방법.
  13. 다이가 점착된 다이싱 테이프를 보유 지지하는 웨이퍼 공급부와,
    상기 다이싱 테이프 위의 상기 다이를 촬상하는 웨이퍼 인식 카메라와,
    기판을 촬상하는 기판 인식 카메라와,
    상기 웨이퍼 인식 카메라 및 기판 인식 카메라를 제어하는 제어부와,
    상기 다이를 상기 기판에 본딩하는 본딩 헤드
    를 구비하고,
    상기 제어부는,
    상기 웨이퍼 인식 카메라에 의해 상기 다이를 촬상하여 상기 다이의 위치 결정을 행하고,
    상기 웨이퍼 인식 카메라에 의해 상기 다이를 촬상하여 상기 다이의 크랙 또는 흠집 유무를 판정하여 표면 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 기판을 촬상하여 상기 기판의 위치 결정을 행하고,
    상기 기판 인식 카메라에 의해 상기 기판을 촬상하여 상기 기판의 이물 유무를 판정하여 표면 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 기판에 본딩된 상기 다이와 상기 기판을 촬상하여 상기 다이와 상기 기판과의 위치 관계의 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 기판에 본딩된 상기 다이와 상기 기판을 촬상하여 상기 다이의 크랙 또는 흠집 유무 및 상기 기판의 이물 유무를 판정하여 표면 검사를 행하고,
    상기 웨이퍼 인식 카메라에 의해 상기 다이를 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 다이의 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 상기 다이의 크랙 또는 흠집 유무를 판정하여 상기 표면 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 기판을 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 기판의 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 상기 기판의 이물 유무를 판정하여 상기 표면 검사를 행하고,
    상기 기판 인식 카메라에 의해 상기 기판에 본딩된 다이와 상기 기판을 여러 장 촬상하고, 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 본딩된 다이 및 상기 기판의 평균화 화상을 생성하고, 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하며, 상기 2치화 화상의 블롭 라벨링에 의해 상기 다이의 크랙 또는 흠집 유무 및 상기 기판의 이물 유무를 판정하여 상기 표면 검사를 행하도록 구성되는, 다이 본딩 장치.
  14. 삭제
  15. (a) 다이가 점착된 다이싱 테이프를 보유 지지하는 웨어퍼 링 홀더를 준비하는 공정과,
    (b) 웨이퍼 인식 카메라를 사용하여 상기 다이의 위치 결정을 행하는 공정과,
    (c) 상기 웨이퍼 인식 카메라를 사용하여 상기 다이의 표면 검사를 행하는 공정과,
    (d) 기판을 준비하는 공정과,
    (e) 기판 인식 카메라를 사용하여 상기 기판의 위치 결정을 행하는 공정과,
    (f) 상기 기판 인식 카메라를 사용하여 상기 기판의 표면 검사를 행하는 공정과,
    (g) 상기 다이를 픽업하는 공정과,
    (h) 픽업한 상기 다이를 상기 기판 또는 이미 본딩된 다이의 위에 본딩하는 공정과,
    (i) 상기 기판 인식 카메라를 사용하여 상기 다이와 상기 기판과의 상대 위치를 검사하는 공정과,
    (j) 상기 기판 인식 카메라를 사용하여 상기 다이 및 상기 기판의 표면 검사를 행하는 공정
    을 구비하고,
    상기 (c) 공정은,
    (c1) 상기 다이를 여러 장 촬상하는 공정과,
    (c2) 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 다이의 평균화 화상을 생성하는 공정과,
    (c3) 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하는 공정과,
    (c4) 상기 2치화 화상의 블롭 라벨링에 의해 상기 다이의 크랙 또는 흠집 유무를 판정하여 표면 검사를 행하는 공정
    을 구비하고,
    상기 (f) 공정은,
    (f1) 상기 기판을 여러 장 촬상하는 공정과,
    (f2) 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 기판의 평균화 화상을 생성하는 공정과,
    (f3) 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하는 공정과,
    (f4) 상기 2치화 화상의 블롭 라벨링에 의해 상기 기판의 이물 유무를 판정하여 표면 검사를 행하는 공정
    을 구비하고,
    상기 (j) 공정은,
    (j1) 상기 본딩된 다이 및 상기 기판을 여러 장 촬상하는 공정과,
    (j2) 상기 여러 장 촬상한 화상의 각 화소의 농담값을 평균화하여 상기 본딩된 다이 및 상기 기판의 평균화 화상을 생성하는 공정과,
    (j3) 상기 평균화 화상의 임계값에 의한 2치화 화상을 생성하는 공정과,
    (j4) 상기 2치화 화상의 블롭 라벨링에 의해 상기 본딩된 다이의 크랙 또는 흠집 유무 및 상기 기판의 이물 유무를 판정하여 표면 검사를 행하는 공정
    을 구비하는, 반도체 장치의 제조 방법.
  16. 삭제
KR1020180022904A 2017-03-09 2018-02-26 다이 본딩 장치 및 반도체 장치의 제조 방법 KR102100889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-045283 2017-03-09
JP2017045283A JP6846958B2 (ja) 2017-03-09 2017-03-09 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180103701A KR20180103701A (ko) 2018-09-19
KR102100889B1 true KR102100889B1 (ko) 2020-04-16

Family

ID=63576800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180022904A KR102100889B1 (ko) 2017-03-09 2018-02-26 다이 본딩 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6846958B2 (ko)
KR (1) KR102100889B1 (ko)
CN (1) CN108573901B (ko)
TW (2) TWI671826B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070981A (ko) 2020-11-23 2022-05-31 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
KR20220070982A (ko) 2020-11-23 2022-05-31 세메스 주식회사 다이 본딩 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2021077687A (ja) * 2019-11-06 2021-05-20 株式会社ディスコ ピックアップ装置
CN111179243A (zh) * 2019-12-25 2020-05-19 武汉昕竺科技服务有限公司 一种基于计算机视觉的小尺寸芯片裂纹检测方法及系统
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7502108B2 (ja) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022052009A (ja) * 2020-09-23 2022-04-04 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR102427897B1 (ko) * 2020-12-03 2022-08-02 에스케이하이닉스 주식회사 반도체 다이의 처리 방법
JP2023041413A (ja) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN113866180A (zh) * 2021-12-06 2021-12-31 晶芯成(北京)科技有限公司 一种异物检测方法、半导体晶圆检测方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011632A (ja) 2013-07-01 2015-01-19 株式会社ディスコ キーパターン検出方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111433B2 (ja) * 1992-03-31 2000-11-20 オムロン株式会社 画像処理装置
JP2000068296A (ja) * 1998-08-19 2000-03-03 Nichiden Mach Ltd ダイボンダ
US6779159B2 (en) * 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
US20040156539A1 (en) * 2003-02-10 2004-08-12 Asm Assembly Automation Ltd Inspecting an array of electronic components
JP4134169B2 (ja) * 2003-07-31 2008-08-13 キヤノンマシナリー株式会社 ダイボンダにおけるワーク認識方法およびダイボンダ
JP4707605B2 (ja) * 2006-05-16 2011-06-22 三菱電機株式会社 画像検査方法およびその方法を用いた画像検査装置
JP4830772B2 (ja) 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4978215B2 (ja) * 2007-01-30 2012-07-18 トヨタ自動車株式会社 加工面欠陥判定方法
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
TWI478271B (zh) * 2007-08-10 2015-03-21 尼康股份有限公司 Substrate bonding device and substrate bonding method
JP5085573B2 (ja) * 2009-01-13 2012-11-28 新日本製鐵株式会社 欠陥検査方法および欠陥検査装置
JP5815345B2 (ja) * 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2014060249A (ja) * 2012-09-18 2014-04-03 Hitachi High-Tech Instruments Co Ltd ダイボンダ、および、ダイの位置認識方法
JP6341641B2 (ja) * 2013-08-09 2018-06-13 ファスフォードテクノロジ株式会社 ダイボンダ
JP6276545B2 (ja) * 2013-09-18 2018-02-07 ファスフォードテクノロジ株式会社 ダイボンダ
JP6315419B2 (ja) * 2013-12-12 2018-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体検査方法、半導体検査装置及び半導体製造方法
TWI567859B (zh) * 2014-02-10 2017-01-21 新川股份有限公司 安裝裝置及其偏移量修正方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011632A (ja) 2013-07-01 2015-01-19 株式会社ディスコ キーパターン検出方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070981A (ko) 2020-11-23 2022-05-31 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
KR20220070982A (ko) 2020-11-23 2022-05-31 세메스 주식회사 다이 본딩 방법

Also Published As

Publication number Publication date
TWI725498B (zh) 2021-04-21
TWI671826B (zh) 2019-09-11
TW201941316A (zh) 2019-10-16
JP6846958B2 (ja) 2021-03-24
CN108573901B (zh) 2022-03-29
KR20180103701A (ko) 2018-09-19
JP2018152376A (ja) 2018-09-27
CN108573901A (zh) 2018-09-25
TW201903909A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI678746B (zh) 半導體製造裝置以及半導體裝置的製造方法
JP7161870B2 (ja) ダイボンダおよび半導体装置の製造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant