JP6846958B2 - ダイボンディング装置および半導体装置の製造方法 - Google Patents
ダイボンディング装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6846958B2 JP6846958B2 JP2017045283A JP2017045283A JP6846958B2 JP 6846958 B2 JP6846958 B2 JP 6846958B2 JP 2017045283 A JP2017045283 A JP 2017045283A JP 2017045283 A JP2017045283 A JP 2017045283A JP 6846958 B2 JP6846958 B2 JP 6846958B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- substrate
- image
- averaged
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 142
- 238000000034 method Methods 0.000 claims description 73
- 238000007689 inspection Methods 0.000 claims description 43
- 238000003384 imaging method Methods 0.000 claims description 35
- 230000005856 abnormality Effects 0.000 claims description 12
- 238000012935 Averaging Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 20
- 238000005286 illumination Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 239000013074 reference sample Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
本開示の課題は、ボンディング工程における製品の不良率を低減することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
すなわち、ダイボンディング装置は、ダイまたは基板の位置決め、および外観検査を行うために前記ダイまたは基板を撮像する撮像装置と、前記撮像装置を制御する制御部と、を備える。前記制御部は、前記撮像装置によりダイまたは基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより異常の有無を判定して表面検査を行う。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板PにダイDをボンディングする。
このような構成によって、基板搬送パレット51は、基板供給部6で基板Pを載置し、パレットレール52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Pを渡す。第1、第2搬送部は、互いに独立して駆動され、一方の基板搬送パレット51に載置された基板PにダイDをボンディング中に、他方の基板搬送パレット51は、基板Pを搬出し、基板供給部6に戻り、新たな基板Pを載置するなどの準備を行なう。
ウェハ認識カメラ24の撮像部IDは鏡筒BTの一端と接続され、鏡筒BTの他端には対物レンズ(図示は省略)が取り付けられ、この対物レンズを通してダイDの主面の画像を撮影する構成となっている。
撮像部IDとダイDとを結ぶ線上の鏡筒BTとダイDとの間には、面発光照明(光源)SL、ハーフミラー(半透過鏡)HMを内部に備えた照明部LDが配置されている。面発光照明SLからの照射光は、ハーフミラーHMによって撮像部IDと同じ光軸で反射され、ダイDに照射される。撮像部IDと同じ光軸でダイDに照射されたその散乱光は、ダイDで反射し、そのうちの正反射光がハーフミラーHMを透過して撮像部IDに達し、ダイDの映像を形成する。すなわち、照明部LDは同軸落射照明(同軸照明)の機能を有する。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
ダイ外観検査認識(クラックや異物、傷、ボイド等の異常検出)について図14を用いて説明する。図14は異常検出の手法を説明する図であり、図14(A)は2値化法を、図14(B)は画像差分法を説明する図である。
(a)暗電流ノイズ(固定パターンノイズ)の増大化を招き、かえって区別がつかなくなる。
(b)外乱光の影響を受けてしまい、撮像環境への外乱光の影響を除去する必要がある。
実施例はこれらの問題を抑制することもできる。
また、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置決め認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置決め認識を行ってもよい。実施例では基板位置決め認識の後に基板外観検査認識を行っているが、基板外観検査認識の後に基板位置決め認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。この場合は、基板に接着剤を塗布する装置を備える。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
1・・・ウェハ供給部
D・・・ダイ
2・・・ピックアップ部
24・・・ウェハ認識カメラ
ID・・・撮像部
LD・・・照明部
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
BS・・・ボンディングステージ
P・・・基板
8・・・制御部
Claims (6)
- ダイが貼り付けられたダイシングテープを保持するウェハリングを保持するウェハ供給部と、
前記ダイシングテープの上の前記ダイを撮像する第一撮像装置と、
前記ダイを基板または既に前記基板にボンディングされたダイ上にボンディングするボンディングヘッドと、
前記基板および前記ボンディングされたダイを撮像する第二撮像装置と、
前記第一撮像装置および前記第二撮像装置を制御する制御部と、
を備え、
前記制御部は、
前記第一撮像装置により前記ダイシングテープ上の前記ダイを撮像して前記ダイの位置決めを行うと共に、前記第一撮像装置により前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行い、
前記第二撮像装置により前記基板を撮像して前記基板の位置の位置決めを行うと共に、前記第二撮像装置により前記基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記基板の平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行い、
前記第二撮像装置により前記ボンディングされたダイおよび基板を撮像して前記ダイの位置の検査を行うと共に、前記第二撮像装置により前記ボンディングされたダイおよび基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイの平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記ボンディングされたダイの表面の異常および基板の異物の有無を判定して表面検査を行うよう構成されるダイボンディング装置。 - 請求項1のダイボンディング装置において、さらに、
前記ダイをピックアップするピックアップヘッドと、
ピックアップされた前記ダイが載置される中間ステージと、
前記中間ステージの上の前記ダイを撮像する第三撮像装置と、
を備え、
前記制御部は、
前記第三撮像装置により前記中間ステージ上の前記ダイを撮像して前記ダイの位置決めを行うと共に、前記第三撮像装置により前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行い、
前記ボンディングヘッドにより前記中間ステージに載置された前記ダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングするよう構成されるダイボンディング装置。 - (a)ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
(b)第一撮像装置を用いて前記ダイの位置決めを行う工程と、
(c)前記第一撮像装置を用いて前記ダイの表面検査を行う工程と、
(d)基板を準備する工程と、
(e)第二撮像装置を用いて前記基板の位置決めを行う工程と、
(f)前記第二撮像装置を用いて前記基板の表面検査を行う工程と、
(g)前記ダイをピックアップする工程と、
(h)ピックアップした前記ダイを前記基板または既にボンディングされたダイの上にボンディングする工程と、
(i)前記第二撮像装置を用いて前記ダイと前記基板との相対位置を検査する工程と、
(j)前記第二撮像装置を用いて前記ダイおよび前記基板の表面検査を行う工程と、
を備え、
前記(c)工程は、
(c1)前記ダイを複数枚撮像する工程と、
(c2)前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成する工程と、
(c3)前記平均化画像の閾値による2値化画像を生成する工程と、
(c4)前記2値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行う工程と、
を備え、
前記(f)工程は、
(f1)前記基板を複数枚撮像する工程と、
(f2)前記複数枚撮像した画像の各画素の濃淡値を平均化して前記基板の平均化画像を生成する工程と、
(f3)前記平均化画像の閾値による2値化画像を生成する工程と、
(f4)前記2値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行う工程と、
を備え、
前記(j)工程は、
(j1)前記ボンディングされたダイおよび前記基板を複数枚撮像する工程と、
(j2)前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイおよび前記基板の平均化画像を生成する工程と、
(j3)前記平均化画像の閾値による2値化画像を生成する工程と、
(j4)前記2値化画像のブロブラべリングにより前記ボンディングされたダイの表面の異常の有無および基板の異物の有無を判定して表面検査を行う工程と、
を備える半導体装置の製造方法。 - 請求項3の半導体装置の製造方法において、さらに、
(k)ピックアップされた前記ダイを中間ステージに載置する工程と、
(l)第三撮像装置を用いて前記ダイの位置決めを行う工程と、
(m)前記第三撮像装置を用いて前記ダイの表面検査を行う工程と、
を備え、
前記(m)工程は、
(m1)前記ダイを複数枚撮像する工程と、
(m2)前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成する工程と、
(m3)前記平均化画像の閾値による2値化画像を生成する工程と、
(m4)前記2値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行う工程と、
を備える半導体装置の製造方法。 - ダイが貼り付けられたダイシングテープを保持するウェハ供給部と、
前記ダイシングテープ上の前記ダイを撮像するウェハ認識カメラと、
基板を撮像する基板認識カメラと、
前記ウェハ認識カメラおよび基板認識カメラを制御する制御部と、
前記ダイを前記基板にボンディングするボンディングヘッドと、
を備え、
前記制御部は、
前記ウェハ認識カメラにより前記ダイを撮像し前記ダイの位置決めを行い、
前記ウェハ認識カメラにより前記ダイを撮像し前記ダイの表面検査を行い、
前記基板認識カメラにより前記基板を撮像し前記基板の位置決めを行い、
前記基板認識カメラにより前記基板を撮像し前記基板の表面検査を行い、
前記基板認識カメラにより前記基板にボンディングされた前記ダイと前記基板とを撮像し前記ダイと前記基板との位置関係の検査を行い、
前記基板認識カメラにより前記基板にボンディングされた前記ダイと前記基板とを撮像し前記ダイおよび前記基板の表面検査を行い、
前記ウェハ認識カメラにより前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記ダイのクラックまたは傷または異物の有無を判定して前記表面検査を行い、
前記基板認識カメラにより前記基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記基板の平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記基板の異物の有無を判定して前記表面検査を行い、
前記基板認識カメラにより前記基板にボンディングされた前記ダイと前記基板とを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイおよび前記基板の平均化画像を生成し、前記平均化画像の閾値による2値化画像を生成し、前記2値化画像のブロブラべリングにより前記ダイのクラックまたは傷または異物の有無および前記基板の異物の有無を判定して前記表面検査を行うよう構成されるダイボンディング装置。 - (a)ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
(b)ウェハ認識カメラを用いて前記ダイの位置決めを行う工程と、
(c)前記ウェハ認識カメラを用いて前記ダイの表面検査を行う工程と、
(d)基板を準備する工程と、
(e)基板認識カメラを用いて前記基板の位置決めを行う工程と、
(f)前記基板認識カメラを用いて前記基板の表面検査を行う工程と、
(g)前記ダイをピックアップする工程と、
(h)ピックアップした前記ダイを前記基板または既にボンディングされたダイの上にボンディングする工程と、
(i)前記基板認識カメラを用いて前記ダイと前記基板との相対位置を検査する工程と、
(j)前記基板認識カメラを用いて前記ダイおよび前記基板の表面検査を行う工程と、
を備え、
前記(c)工程は、
(c1)前記ダイを複数枚撮像する工程と、
(c2)前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成する工程と、
(c3)前記平均化画像の閾値による2値化画像を生成する工程と、
(c4)前記2値化画像のブロブラべリングにより前記ダイのクラックまたは傷または異物の有無を判定して表面検査を行う工程と、
を備え、
前記(f)工程は、
(f1)前記基板を複数枚撮像する工程と、
(f2)前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
(f3)前記平均化画像の閾値による2値化画像を生成する工程と、
(f4)前記2値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行う工程と、
を備え、
前記(j)工程は、
(j1)前記ボンディングされたダイおよび基板を複数枚撮像する工程と、
(j2)前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイおよび前記基板の平均化画像を生成する工程と、
(j3)前記平均化画像の閾値による2値化画像を生成する工程と、
(j4)前記2値化画像のブロブラべリングにより前記ボンディングされたダイのクラックまたは傷または異物の有無および前記基板の異物の有無を判定して表面検査を行う工程と、
を備える半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017045283A JP6846958B2 (ja) | 2017-03-09 | 2017-03-09 | ダイボンディング装置および半導体装置の製造方法 |
TW108126750A TWI725498B (zh) | 2017-03-09 | 2018-02-23 | 黏晶裝置及半導體裝置的製造方法 |
TW107106093A TWI671826B (zh) | 2017-03-09 | 2018-02-23 | 黏晶裝置及半導體裝置的製造方法 |
KR1020180022904A KR102100889B1 (ko) | 2017-03-09 | 2018-02-26 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
CN201810190819.7A CN108573901B (zh) | 2017-03-09 | 2018-03-08 | 裸芯片接合装置及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017045283A JP6846958B2 (ja) | 2017-03-09 | 2017-03-09 | ダイボンディング装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018152376A JP2018152376A (ja) | 2018-09-27 |
JP6846958B2 true JP6846958B2 (ja) | 2021-03-24 |
Family
ID=63576800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017045283A Active JP6846958B2 (ja) | 2017-03-09 | 2017-03-09 | ダイボンディング装置および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6846958B2 (ja) |
KR (1) | KR102100889B1 (ja) |
CN (1) | CN108573901B (ja) |
TW (2) | TWI671826B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7377655B2 (ja) * | 2019-09-19 | 2023-11-10 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP2021077687A (ja) * | 2019-11-06 | 2021-05-20 | 株式会社ディスコ | ピックアップ装置 |
CN111179243A (zh) * | 2019-12-25 | 2020-05-19 | 武汉昕竺科技服务有限公司 | 一种基于计算机视觉的小尺寸芯片裂纹检测方法及系统 |
JP7436251B2 (ja) * | 2020-03-16 | 2024-02-21 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP7437987B2 (ja) * | 2020-03-23 | 2024-02-26 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP7502108B2 (ja) | 2020-07-31 | 2024-06-18 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP7517922B2 (ja) * | 2020-09-23 | 2024-07-17 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
KR20220070981A (ko) | 2020-11-23 | 2022-05-31 | 세메스 주식회사 | 다이 본딩 방법 및 다이 본딩 장치 |
KR20220070982A (ko) | 2020-11-23 | 2022-05-31 | 세메스 주식회사 | 다이 본딩 방법 |
KR102427897B1 (ko) * | 2020-12-03 | 2022-08-02 | 에스케이하이닉스 주식회사 | 반도체 다이의 처리 방법 |
JP2023041413A (ja) * | 2021-09-13 | 2023-03-24 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
CN113866180A (zh) * | 2021-12-06 | 2021-12-31 | 晶芯成(北京)科技有限公司 | 一种异物检测方法、半导体晶圆检测方法及系统 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3111433B2 (ja) * | 1992-03-31 | 2000-11-20 | オムロン株式会社 | 画像処理装置 |
JP2000068296A (ja) * | 1998-08-19 | 2000-03-03 | Nichiden Mach Ltd | ダイボンダ |
US6779159B2 (en) * | 2001-06-08 | 2004-08-17 | Sumitomo Mitsubishi Silicon Corporation | Defect inspection method and defect inspection apparatus |
US20040156539A1 (en) * | 2003-02-10 | 2004-08-12 | Asm Assembly Automation Ltd | Inspecting an array of electronic components |
JP4134169B2 (ja) * | 2003-07-31 | 2008-08-13 | キヤノンマシナリー株式会社 | ダイボンダにおけるワーク認識方法およびダイボンダ |
JP4707605B2 (ja) * | 2006-05-16 | 2011-06-22 | 三菱電機株式会社 | 画像検査方法およびその方法を用いた画像検査装置 |
JP4830772B2 (ja) | 2006-10-11 | 2011-12-07 | ヤマハ株式会社 | 半導体チップの検査方法 |
JP5054949B2 (ja) * | 2006-09-06 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4978215B2 (ja) * | 2007-01-30 | 2012-07-18 | トヨタ自動車株式会社 | 加工面欠陥判定方法 |
JP2008270278A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | 半導体製造装置および半導体装置の製造方法 |
CN103258762B (zh) * | 2007-08-10 | 2016-08-03 | 株式会社尼康 | 基板贴合装置及基板贴合方法 |
JP5085573B2 (ja) * | 2009-01-13 | 2012-11-28 | 新日本製鐵株式会社 | 欠陥検査方法および欠陥検査装置 |
JP5815345B2 (ja) * | 2011-09-16 | 2015-11-17 | ファスフォードテクノロジ株式会社 | ダイボンダ及びボンディング方法 |
JP2014060249A (ja) * | 2012-09-18 | 2014-04-03 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ、および、ダイの位置認識方法 |
JP6132682B2 (ja) * | 2013-07-01 | 2017-05-24 | 株式会社ディスコ | キーパターン検出方法 |
JP6341641B2 (ja) * | 2013-08-09 | 2018-06-13 | ファスフォードテクノロジ株式会社 | ダイボンダ |
JP6276545B2 (ja) * | 2013-09-18 | 2018-02-07 | ファスフォードテクノロジ株式会社 | ダイボンダ |
JP6315419B2 (ja) * | 2013-12-12 | 2018-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体検査方法、半導体検査装置及び半導体製造方法 |
TWI567859B (zh) * | 2014-02-10 | 2017-01-21 | 新川股份有限公司 | 安裝裝置及其偏移量修正方法 |
JP6400938B2 (ja) * | 2014-04-30 | 2018-10-03 | ファスフォードテクノロジ株式会社 | ダイボンダ及びボンディング方法 |
JP6391378B2 (ja) * | 2014-09-10 | 2018-09-19 | ファスフォードテクノロジ株式会社 | ダイボンダ及びボンディング方法 |
JP6584234B2 (ja) * | 2015-08-31 | 2019-10-02 | ファスフォードテクノロジ株式会社 | ダイボンダ、ボンディング方法および半導体装置の製造方法 |
-
2017
- 2017-03-09 JP JP2017045283A patent/JP6846958B2/ja active Active
-
2018
- 2018-02-23 TW TW107106093A patent/TWI671826B/zh active
- 2018-02-23 TW TW108126750A patent/TWI725498B/zh active
- 2018-02-26 KR KR1020180022904A patent/KR102100889B1/ko active IP Right Grant
- 2018-03-08 CN CN201810190819.7A patent/CN108573901B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201941316A (zh) | 2019-10-16 |
TWI671826B (zh) | 2019-09-11 |
TWI725498B (zh) | 2021-04-21 |
CN108573901B (zh) | 2022-03-29 |
JP2018152376A (ja) | 2018-09-27 |
KR102100889B1 (ko) | 2020-04-16 |
CN108573901A (zh) | 2018-09-25 |
KR20180103701A (ko) | 2018-09-19 |
TW201903909A (zh) | 2019-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6846958B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
JP6685126B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP7102271B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP7225337B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP7029900B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
JP7010633B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP7082862B2 (ja) | ダイボンディング装置、半導体装置の製造方法および半導体製造システム | |
JP6836938B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
TWI765517B (zh) | 晶粒接合裝置及半導體裝置的製造方法 | |
CN111725086B (zh) | 半导体制造装置以及半导体器件的制造方法 | |
TWI786739B (zh) | 晶粒接合裝置及半導體裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6846958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |