JP7436251B2 - ダイボンディング装置および半導体装置の製造方法 - Google Patents

ダイボンディング装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7436251B2
JP7436251B2 JP2020045259A JP2020045259A JP7436251B2 JP 7436251 B2 JP7436251 B2 JP 7436251B2 JP 2020045259 A JP2020045259 A JP 2020045259A JP 2020045259 A JP2020045259 A JP 2020045259A JP 7436251 B2 JP7436251 B2 JP 7436251B2
Authority
JP
Japan
Prior art keywords
substrate
reference position
plan
view
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020045259A
Other languages
English (en)
Other versions
JP2021150313A (ja
Inventor
一信 酒井
桐人 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2020045259A priority Critical patent/JP7436251B2/ja
Priority to TW110104164A priority patent/TWI795727B/zh
Priority to KR1020210033168A priority patent/KR102534445B1/ko
Priority to CN202110276065.9A priority patent/CN113410213A/zh
Publication of JP2021150313A publication Critical patent/JP2021150313A/ja
Application granted granted Critical
Publication of JP7436251B2 publication Critical patent/JP7436251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/13Edge detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0404Pick-and-place heads or apparatus, e.g. with jaws

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示はダイボンディング装置に関し、例えばファンアウト型パネルレベルパッケージまたはファンアウト型ウエハレベルパッケージ用のダイプレースに適用可能である。
電子部品実装の分野では、仮基板と仮基板上に形成された粘着層上に配置された複数の半導体チップを封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から粘着層を含む仮基板を剥離し、次いで封止体の粘着層が貼り付けられていた面上に再配線層を形成する工程がある。この場合、再配線層と半導体チップとの接合精度は、仮基板上のチップの位置決め精度に依存する。そこで、仮基板上への半導体チップの取り付けの際の位置決め精度を上げることが必要である。
特開2014-45013号公報 特開2018-133353号公報
仮基板にボンド目標位置の位置決め補正用マークを施し、このマーク位置を使ってボンド位置決め位置を補正することで、仮固定時の半導体チップの仮基板に対する位置決め精度を高くすることができる。しかしながら、マークを仮基板上のどのような位置に施すかは、半導体チップの構造やサイズ、最終的な半導体チップと封止体の配置関係に応じて、決められる。すなわち、最終製品の構造やサイズ、部品配置に応じた、所定のマークを有する仮基板を準備する必要がある。したがって、製品ごとに所定のマークを有する仮基板を多数枚作成しなければいけないので、コストが上がるという問題がある。
本開示の課題は、マークが施されていない基板に、位置決め精度良く、半導体チップ(ダイ)を基板に取り付けるダイボンディング装置を提供することである。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、基板の外形の特徴部の位置を撮像装置により認識して計測し、計測した位置を初期位置として保存し、計測した位置に基づいて基準位置を定義し、基準位置を基準としてボンディングヘッドによりダイを順次ボンドするよう構成される。
上記ダイボンディング装置によれば、ダイプレースの精度を向上することができる。
実施形態におけるダイボンディング装置の概要を示す図である。 第一実施形態における基板を示す上面図である。 図2の基板の中心の算出を説明する上面図である。 基板の中心を基準にダイをボンドした状態を示す上面図である。 基板の伸縮を説明する上面図である。 基板の伸縮を補正して基板の中心を基準にダイをボンドした状態を示す上面図である。 第一実施形態の第一変形例における基板の中心および傾きの算出方法を説明する上面図である。 第一実施形態の第二変形例における基板の中心および傾きの算出方法を説明する上面図である。 第一実施形態の第三変形例における基板の中心および傾きの算出方法を説明する上面図である。 第一実施形態の第四変形例における基板の中心および傾きの算出方法を説明する上面図である。 第一実施形態の第五変形例における基板の中心および傾きの算出方法を説明する上面図である。 第一実施形態の第六変形例における基板の中心および傾きの算出方法を説明する上面図である。 第一実施形態の第七変形例における基板の中心および傾きの算出方法を説明する上面図である。 第二実施形態におけるボンドステージを示す上面図である。 第二実施形態における基板搬送治具を説明する図である。 第二実施形態における基板の中心を算出する方法を説明する上面図である。 基板のエッジの検出を説明する図である。 基板の傾きの検出を説明する図である。 ノッチの位置を計測する方法を説明する図である。 第二実施形態の第一変形例における基板の中心を算出する方法を説明する上面図である。 最小二乗法で近似円を算出し、近似円の中心(Xc、Yc)、半径(R)を求める方法を説明する図である。 最小二乗法で近似円を算出し、近似円の中心(Xc、Yc)、半径(R)を求める方法に使用する式を示す図である。 第二実施形態の第二変形例における基板の中心および大きさの算出方法を説明する上面図である。 第二実施形態の第三変形例におけるボンドステージを示す上面図である。 第二実施形態の第三変形例における基板搬送治具を説明する図である。 第二実施形態の第四変形例におけるボンドステージを示す上面図である。 第二実施形態の第四変形例における基板搬送治具を説明する図である。 実施例におけるフリップチップボンダの概略を示す上面図である。 図28において矢印A方向から見たときに、ピックアップフリップヘッド、トランスファヘッド及びボンディングヘッドの動作を説明する図である。 図28のダイ供給部の主要部を示す概略断面図である。 図28のフリップチップボンダで実施されるボンド方法を示すフローチャートである。
以下、実施形態、変形例および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
ファンアウト型ウエハレベルパッケージ(Fan Out Wafer Level Package:FOWLP)はチップ面積を超える広い領域に再配線層を形成するパッケージである。ファンアウト型パネルレベルパッケージ(Fan Out Panel Level Package:FOPLP)は、FOWLPの一括製造の考え方をさらに突き進めたものである。FOWLPは、例えば直径が300mmのウエハに多数のシリコンダイを載せてパッケージの製造を一括して実施することで、パッケージ1個当たりの製造コストを低減する。この一括製造の考え方を、ウエハよりも大きなパネル(パネル状の基板)に適用したのが、FOPLPである。パネルにはプリント基板またはガラス基板(例えば液晶パネル製造用基板など)を使う。
FOPLPの製造プロセスには多くの種類があるが、その1つに仮基板としてのパネル(以下、基板ともいう。)上にウエハからピックアップしたダイを、基板上に塗布した粘着性の基剤を介してボンドし仮固定してから封止樹脂で一括封止し、その封止体を基板から剥離して再配線やパッド(PAD)の形成を行う方法がある。その方法では歩留まり、品質を維持するために基板上に精度よくダイを実装する必要があり、ダイの小型化、高密度配線化により3~5μmなどの高精度が要求されている。
製造装置の高精度化にむけ、基板上に予め位置決めの基準となるマークなどを配置しアライメントする方法が考えられるが、基板に加工してターゲットマークを形成する場合、製造する部品サイズが変更になった場合など基板(型として)の再使用が困難なうえ、基板上に3~5μm以内の精度でアライメントマークを形成するにはコストがかかり、基板のコストの上昇はパッケージ価格の上昇につながる。そのため、マークなしの無地の基板上にダイを高精度に実装する必要があり、製造装置も高価なものになってしまう。FOPLPのコスト低減のためには高精度かつ低価格で実装が可能な製造装置の実現が必要である。
また、FOPLPではサイズが大きく(例えば、515mm×510mmなど)、位置決め基準が設けられていない基板上にダイを3~5μmなどの高精度で、かつ大量にボンドする必要がある。しかし、環境の温度変化やプロセスで必要とする基板温度の変化、装置の経時変化などによる影響で、ボンド途中に基板の伸縮など変化することがあり、ボンド後の精度に影響する。
そこで、本開示の実施形態では、基板の角やエッジ等の基板の外形の特徴として計測できる位置を認識して基板の基準位置を算出し、基準位置に基づいてダイのボンドを行う。基板外形の特徴の認識は、一つの基板におけるボンド中に複数回行い、基準位置等を修正して、ダイのボンドを行う。これにより、ボンド途中に基板の伸縮などの変化によるボンド精度への影響を低減することが可能である。本実施形態はFOPLPの仮基板の他にFOWLPのウエハにも適用可能である。
<第一実施形態>
第一実施形態はFOPLPを対象とし、無地でマークの無い矩形状の基板の角またはエッジを認識し、位置計測することで、基板の位置とサイズ、伸縮を補正しながらダイをボンドする。これについて図1から図6を用いて説明する。図1は実施形態におけるダイボンディング装置の概要を示す図である。図2は第一実施形態における基板を示す上面図である。図3は図2の基板の中心の算出を説明する上面図である。図4は基板の中心を基準にダイをボンドした状態を示す上面図である。図5は基板の伸縮を説明する上面図である。図6は基板の伸縮を補正して基板の中心を基準にダイをボンドした状態を示す上面図である。
図1に示すように、第一実施形態におけるダイボンディング装置BDは、基板Pを固定するボンドステージBSと、基板PにダイDをボンドするボンディングヘッドBHと、ダイDや基板Pを撮像する撮像装置CMと、ボンディングヘッドBHおよび撮像装置CMを制御する制御装置CNTと、を備える。ボンドステージBSは基板Pを固定するための真空吸着する機構および基板Pを加熱する機構を備える。制御装置CNTは不図示のCPUとそのCPUが実行するプログラムやデータを格納する記憶装置MMを備える。
第一実施形態のボンド方法について図2から図6を用いて以下に説明する。
(ステップ1)
まず、基板Pがダイボンディング装置BDのボンドステージBSに搬入されたら基板Pの角やエッジなど基板Pの外形の特徴として計測できる位置を認識し、初期位置を保存する。ここで、図2に示すように、基板Pは平面視で矩形状であり、一辺はX軸方向に延在し、一辺に交わる他辺はY軸方向に延在する。
例えば、制御装置CNTは、基板PをボンドステージBSに搬送して、基板Pを真空吸着した後、すぐに基板Pの角の認識動作を開始する。図2に示すように、認識動作では、制御装置CNTは、基板Pの角CRU,CLU,CLD,CRDのうち少なくとも二つの角を撮像装置CMで撮像して、基板Pの角の位置を認識(計測)し、その位置および距離を記憶装置MMに保存する。
(ステップ2)
ステップ1で計測した基板Pの角の位置から基板Pの中心や角など基準となる位置(基板基準位置)を定義する。
例えば、図3に示すように、基板Pの右上の角CRUおよび左上の角CLUの二点を認識して位置計測し、基板Pの上辺の直線SL1を定義して算出し、角CRUと角CLUの二点の中点CP1を算出する。この中点CP1から上辺の直線SL1に垂直な直線SL2を算出し、基板Pのサイズ(奥行きの寸法の1/2の位置)より基板Pの中心CNを算出する。中心CNを基準に上辺の直線SL1の傾きで基板上のXY座標系を定義する。ここで、中心CNは基板基準位置の一例である。
(ステップ3)
基板基準位置からダイDをボンドする位置を予め登録しておき、その位置にダイDを順次ボンドする。
例えば、図4に示すように、左下のダイDがボンドされる位置は基板基準位置としての中心CNからX方向に-x1、Y方向に-y1の位置であり、その座標は(-x1,-y1)である。まず、制御装置CNTはボンディングヘッドBHによりダイDを予め登録された16(=4×4)箇所の位置にボンドする。
(ステップ4)
一定時間または一定個数など、時間経過に類する設定に基づいてその期間を過ぎたら再度基板Pの角などステップ1で予め計測登録した初期位置の場所を計測し、初期位置からの変位を計測する。
例えば、制御装置CNTは16箇所の位置にダイDをボンドし終えたときに、図5に示すように、ステップ1と同様に基板Pの角CRU,CLU,CLD,CRDの認識動作を行い、ステップ2と同様に基板Pの中心CNを算出する。図5では、基板Pは二点破線で示した初期状態よりも縮小している。
(ステップ5)
ステップ4における計測した結果から基板基準位置の変化、伸縮変化などを算出し、基板基準位置および基板サイズを修正する。
例えば、制御装置CNTは、ステップ2で算出した基板Pの中心CNおよびステップ4で算出した基板Pの中心CNと、ステップ1で算出した二つの角の距離に基づいて算出された基板Pのサイズおよびステップ4で算出した二つの角の距離に基づいて算出された基板Pのサイズと、に基づいて基板Pの中心CNおよび基板Pのサイズを修正する。
(ステップ6)
修正された基板基準位置および基板サイズの情報に基づいて、予め登録されているダイDをボンドする位置を修正された基板基準位置を基準として伸縮、傾きを修正して、ダイDをボンドする。これにより、基板基準位置および基板サイズの変化に追従して、ボンドすることができる。
例えば、制御装置CNTはステップ5で算出した中心CNおよび基板サイズに基づいて、次の16箇所のボンドする位置を予め登録されている位置を修正して算出する。制御装置CNTは修正された16箇所のボンドする位置に基づいてダイDを基板Pにボンドする。
実施形態によれば、マークの無い基板でもより高精度に、熱収縮などの影響も低減しボンディングすることが可能となる。また、ボンドステージBSは加熱されるが、熱収縮による基準位置や基板サイズの変化に追従できるので、基板がボンドステージBSに搬送されたときの温度に関係なく、上述のステップ1を実施することが可能である。よって、認識動作も待ち時間が必要ない。
<第一実施形態の変形例>
以下、第一実施形態の代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施形態の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
(第一変形例)
基板Pの中心および傾きの算出方法は図3に示した方法以外にも幾つかある。第一変形例について図7を用いて説明する。図7は第一実施形態の第一変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図7に示すように、基板Pの右上の角CRUおよび左上の角CLUの二点を認識して位置計測し、基板Pの上辺の直線SL1を定義して算出し、角CRUと角CLUの二点の中点CP1を算出する。この中点CP1から上辺の直線SL1に垂直な直線SL2を定義して算出する。基板Pの右上の角CRUおよび右下の角CRDの二点を認識して位置計測し、基板Pの右辺の直線SL3を定義して算出し、角CRUと角CRDの二点の中点CP2を算出する。この中点CP2から右辺の直線SL3に垂直な直線SL4を定義して算出する。二本の直交する直線SL2,SL4の交点を基板Pの中心CNとして算出する。中心CNを基準に上辺の直線SL1または右辺の直線SL3の傾きで基板上のXY座標系を定義する。
(第二変形例)
第二変形例について図8を用いて説明する。図8は第一実施形態の第二変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図8に示すように、基板Pの角CRU,CLU,CLD,CRDの四点を認識して位置計測し、対角の角を結ぶ直線である対角線SL5,SL6を二本定義し、二本の対角線SL5,SL6の交点を中心CNとして算出する。対角線SL5,SL6の中線SL7,SL8を定義し、中心CNを基準に対角線SL7または対角線SL8の傾きで基板上のXY座標系を定義する。
(第三変形例)
第三変形例について図9を用いて説明する。図9は第一実施形態の第三変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図9に示すように、基板Pの左右の二辺のエッジEG1,EG2を認識して位置計測し、エッジEG1,EG2の二点を結ぶ直線SL9を定義して算出し、直線SL9の中点CP3を算出する。この中点CP3から直線SL9に垂直な直線SL10を定義して算出する。直線SL10上における基板Pの上下の二辺のエッジEG3,EG4を認識して位置計測する。エッジEG3,EG4の中点を中心CNとして算出する。中心CNを基準に直線SL9または直線SL10の傾きで基板上のXY座標系を定義する。
(第四変形例)
第四変形例について図10を用いて説明する。図10は第一実施形態の第四変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図10に示すように、基板Pの上辺の二点のエッジEG5,EG6を認識して位置計測し、エッジEG5,EG6の二点を結ぶ直線SL11を定義し、直線SL11を基板Pの傾きとする。直線SL11に平行な直線を直線SL11から基板Pの幅の1/2のところに定義し、直線SL12とする。直線SL12上で基板Pの左右の二辺のエッジEG7,EG8を認識して位置計測し、その中点CP4を求める。この中点CP4を通り、直線SL11および直線SL12に垂直な直線を直線SL13と定義する。直線SL13上の基板Pの下辺のエッジEG9を認識して位置計測し、直線SL11とエッジEG9の距離を算出する。直線SL11と直線SL13の交点CP1から、算出した直線SL11とエッジEG9の距離の1/2の点を中心CNとして算出する。
(第五変形例)
第五変形例について図11を用いて説明する。図11は第一実施形態の第五変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図11に示すように、基板Pの左上のエッジEG10,EG11を認識して交点位置を計測し、基板Pの角CLUを求める。次に基板Pの右下のエッジEG12,EG13を認識して交点位置を計測し、基板Pの角CRDを求める。二つの角CLU,CRDを結ぶ直線SL14を定義し、直線SL14上の、二つの角CLU,CRDを結ぶ中点を算出し、それを中心CNとする。中心CNを基準に対角線SL14の傾きからXY方向の直線SL15、SL16を定義し、で基板上のXY座標系を定義する。
(第六変形例)
第六変形例について図12を用いて説明する。図12は第一実施形態の第六変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図12に示すように、基板Pの上下の二辺のエッジEG14,EG15を認識して位置計測し、その中点CP5を求める。同様に二辺のエッジEG16,EG17を認識して位置計測し、その中点CP6を求める。二つの中点CP5,CP6を通る直線SL17を定義し、直線SL17上にある基板Pの左右のエッジEG18,EG19を認識して位置計測し、その中点を中心CNとする。中心CNを基準に直線SL17の傾きで基板上のXY座標を定義する。
(第七変形例)
第七変形例について図13を用いて説明する。図13は第一実施形態の第七変形例における基板の中心および傾きの算出方法を説明する上面図である。
例えば、図13に示すように、基板Pの上下の二辺のエッジEG20,EG21を認識して位置計測し、その中点CP7を求める。同様に二辺のエッジEG22,EG23を認識して位置計測し、その中点CP8を求める。つづいて基板Pの左右の二辺のエッジEG24,EG25を認識して位置計測し、その中点CP9を求める。同様に二辺のエッジEG26,EG27を認識して位置計測し、その中点CP10を求める。二つの中点CP7,CP8を通る直線SL22を定義する。また、二つの中点CP9,CP10を通る直線SL23を定義する。二つの直線SL22,SL23の交点を求め、その点を中心CNとする。中心CNを基準に直線SL22または直線SL23の傾きで基板上のXY座標系を定義する。
<第二実施形態>
第二実施形態はFOWLPを対象とし、無地でマークの無い円形状の基板としてのウエハのエッジを認識し、位置計測することで、基板の位置とサイズ、伸縮を補正しながらダイをボンドする。
まず、第二実施形態におけるボンドステージについて図14を用いて説明する。図14は第二実施形態におけるボンドステージを示す上面図である。第二実施形態におけるダイボンディング装置BDは、基板Pおよび基板Pを固定するボンドステージBSが第一実施形態と異なるが、その他は第一実施形態と同様である。
図14に示すように、ボンドステージBSはFOPLP用の矩形状の基板(パネル)およびFOWLP用の円形状の基板(ウエハ)の両方を真空吸着および加熱するように構成されている。矩形状の基板は、例えば、515mm×510mmの大きさの基板が載置可能であり、円形状の基板は、例えば、12インチおよび8インチのウエハサイズの基板が載置可能である。
ボンドステージBSは、中央の円に円形状の基板用の真空吸着用溝VT1およびヒータHT1と、外周に矩形状の基板用の真空吸着溝VT2およびヒータHT2と、基板搬送治具用の逃がし穴EH1,EH2と、を備える。逃がし穴EH1は後述する基板保持爪WSC用であり、逃がし穴EH2は後述する基板位置決め爪WPM用である。円形状の基板を載置する場合は、中央の円のヒータHT1および真空吸着溝VT1のみを用い、矩形状の基板を載置する場合は、中央の円のヒータHT1と外周のヒータHT2および真空吸着溝VT1,VT2を用いる。
次に、基板搬送治具について図15を用いて説明する。図15は第二実施形態における基板搬送治具を説明する図であり、図15(a)は基板搬送治具を示す上面図であり、図15(b)は基板搬送治具がボンドステージに載置される前の状態を示す図15(a)のA-A線における断面図であり、図15(c)は基板搬送治具がボンドステージに載置された状態を示す図15(a)のA-A線における断面図である。
基板搬送治具WCは、中央に孔が形成された矩形状の基板WCSと、基板Pを保持する四か所で保持する四つの基板保持爪WSCと、基板位置決め爪WPMと、を備える。図15(b)に示すように、基板保持爪WSCは、基板WCSの上面に当接して固定される部分WSCaと、基板Pの下面に当接して基板Pを保持する部分WSCbを有する。基板Pを保持する部分WSCbの上面は、基板Pの下面と当接する。図15(c)に示すように、基板Pを保持する部分WSCbはボンドステージBSの逃がし穴に埋没して基板Pの下面がボンドステージBSの上面と当接するように構成されている。基板位置決め爪WPMが基板Pに形成されているノッチ(切り欠き)NTに勘合して基板Pが位置決めされる。
第二実施形態のボンド方法について図16から図19を用いて説明する。図16は第二実施形態における基板の中心を算出する方法を説明する上面図である。図17は基板のエッジの検出を説明する図であり、図17(a)はエッジEG31、図17(b)はエッジEG32、図17(c)はエッジEG33、図17(d)はエッジEG34の拡大図である。図18は基板の傾きの検出を説明する図であり、図18(a)は傾きがない状態を示す上面図であり、図18(b)は傾きがある状態を示す上面図である。図19はノッチの位置を計測する方法を説明する図であり、図19(a)はパターンマッチングによる方法、図19(b)は形状による方法を示す上面図である。
第二実施形態のボンド方法について、第一実施形態と異なる点を中心に図16から図19を用いて以下に説明する。
(ステップ1)
まず、基板搬送治具WCに保持された基板Pがダイボンディング装置BDのボンドステージBSに搬入されたら基板Pのエッジなど基板Pの外形の特徴として計測できる位置を認識し、初期位置を保存する。ここで、図16に示すように、基板Pは平面視で円形状である。
例えば、制御装置CNTは、基板搬送治具WCにより保持された基板PをボンドステージBSに搬送して、基板Pを真空吸着した後、すぐに基板Pのエッジの認識動作を開始する。図16に示すように、認識動作では、制御装置CNTは、基板Pの四つのエッジを撮像装置CMで撮像して、基板Pの四つのエッジの位置を認識(計測)し、その位置および距離を記憶装置MMに保存する。
(ステップ2)
ステップ1で計測した基板Pの四つのエッジの位置から基板Pの中心など基準となる位置(基板基準位置)および基板Pの大きさを定義する。
例えば、図16に示すように、基板Pの左右の二つのエッジEG31,EG32を認識して位置計測し、エッジEG31,EG32の二点を結ぶ直線SL31を定義して算出し、直線SL31の中点CP31を算出する。この中点CP31から直線SL31に垂直な直線SL32を定義して算出する。直線SL32上における基板Pの上下の二つのエッジEG33,EG34を認識して位置計測する。エッジEG33,EG34の中点を中心CNとして算出する。また、中心CNとエッジEG31,EG32,EG33,EG34の位置から基板Pの大きさとしての半径(R)を算出する。なお、エッジEG31,EG32,EG33,EG34の検出は撮像装置CMによるエッジスキャンにより行うが、レーザ高さセンサなどによる高さスキャンで変化位置を計測してもよい。
基板Pの設置傾きを計測する場合は基板Pの中心CNを算出後、基板Pに設置された位置決めノッチNTの位置を計測して中心CNの位置(Xc,Yc)とノッチNTの位置(X,Y)から軸を定義し、傾きを算出する。ノッチNTの位置算出方法としては、図19(a)に示すようにパターン認識(パターンマッチング)でノッチNTの位置を計測するようにしてもよいし、図19(b)に示すように形状エッジ認識によりノッチNTの位置を計測するようにしてもよい。
(ステップ3)
第一実施形態と同様に、基板基準位置からダイDをボンドする位置を予め登録しておき、その位置に基準ダイDを順次ボンドする。
(ステップ4)
第一実施形態と同様に、一定時間または一定個数など、時間経過に類する設定に基づいてその期間を過ぎたら再度基板Pのエッジをステップ1で予め計測登録した初期位置の場所を計測し、初期位置からの変位を計測する。
(ステップ5)
第一実施形態と同様に、ステップ4における計測した結果から基板基準位置の変化、伸縮変化などを算出し、基板基準位置および基板サイズを修正する。
(ステップ6)
第一実施形態と同様に、修正された基板基準位置および基板サイズの情報に基づいて、予め登録されているダイDをボンドする位置を修正された基板基準位置を基準として修正して、ダイDをボンドする。
第二実施形態では、ボンドステージ上に設置されたウエハの中心(基板基準位置)と半径(基板サイズ)を検出し、中心基準で位置のアライメント、半径変化で伸縮補正を実施する。これにより、熱収縮による基板基準位置および基板サイズの変化に追従して、ボンドすることができる。
<第二実施形態の変形例>
以下、第二実施形態の代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施形態の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
(第一変形例)
第二実施形態の処理は簡便だが、毎回四点の計測が必要であり、時間がかかる。そこで、第一変形例では、三点のエッジの測定結果から、最小二乗法で近似円を算出し、近似円の中心(Xc、Yc)、半径(R)を求める。測定点が三点で済み、四点に比べ測定時間の短縮可能である。
第一変形例のボンド方法について図20から図22を用いて説明する。図20は第二実施形態の第一変形例における基板の中心を算出する方法を説明する上面図である。図21は最小二乗法で近似円を算出し、近似円の中心(Xc、Yc)、半径(R)を求める方法を説明する図である。図21は最小二乗法で近似円を算出し、近似円の中心(Xc、Yc)、半径(R)を求める方法に使用する式を示す図である。
第二実施形態と異なる点を中心に以下に説明する。
(ステップ1)
図20に示すように、認識動作では、制御装置CNTは、基板Pの三つのエッジを撮像装置CMで撮像して、基板Pの三つのエッジの位置を認識(計測)し、その位置および距離を記憶装置MMに保存する。
(ステップ2)
ステップ1で計測した基板Pの三つのエッジの位置から基板Pの中心など基準となる位置(基板基準位置)および基板Pの大きさを定義する。
例えば、図20に示すように、基板Pの左右の二つのエッジEG31,EG32を認識して位置計測し、エッジEG31,EG32の二点を結ぶ直線SL31を定義して算出し、直線SL31の中点CP31を算出する。この中点CP31から直線SL31に垂直な直線SL32を定義して算出する。直線SL32上における基板Pの下のエッジEG33を認識して位置計測する。
ここで、複数の測定点(xi,yi)から円を最小自乗法で近似し、円の中心(Xc,Yc)を算出する方法について図21および図22を用いて説明する。なお、図21に示すように、測定点は三点以上あれば近似円を算出可能である。
近似する円の中心CNの座標(Xc,Yc)を(a,b)、半径をrとすると、近似する円の式は、図22に示す式(1)で表される。式(1)を変形して、図22に示す式(2)のように変形することができる。ここで、式(2)のパラメータA、B、Cは、図22に示す式(3)で表される。
複数の測定点(xi,yi)(i=1~n)を使い、最小二乗法によりパラメータA,B,Cを算出する。すなわち、図22に示す式(4)を用いてパラメータA,B,Cを算出する。
式(4)をパラメータA,B,Cで偏微分すると、図22に示す式(5)(6)(7)のようになる。式(5)(6)(7)を行列式で表現すると、図22に示す式(8)のようになり、式(8)を変形すると、図22に示す式(9)のようになる。式(9)からパラメータA,B,Cを算出する。
式(9)から算出したA,Bを式(3)に代入して(a,b)を算出する。式(3)から算出した(a,b)および式(9)から算出したCを式(3)に代入してrを算出する。ここで、rは第二実施形態の基板Pの半径(R)に対応する。
(第二変形例)
第二変形例について図23を用いて説明する。図23は第二実施形態の第二変形例における基板の中心および大きさの算出方法を説明する上面図である。
例えば、図23に示すように、基板Pの左右の二つのエッジEG31,EG32を認識して位置計測し、エッジEG31,EG32の二点を結ぶ直線SL31を定義して算出し、直線SL31の中点CP31を算出する。この中点CP31から直線SL31に垂直な直線SL32を定義して算出する。
エッジEG32から直線SL31に垂直な直線SL33を定義して算出する。直線SL33上における基板PのエッジEG34を認識して位置計測する。直線SL33の中点CP32を算出し、この中点CP32から直線SL33に垂直な直線SL34を定義して算出する。2本の直線SL32,SL34の交点から円の中心(Xc,Yc)を算出する。エッジEG31、EG34の二点を結ぶ直線SL35を定義して、この中点である円の中心を算出する。算出した二つの円の中心を比較確認する。
半径(R)はエッジEG31,EG32,EG34と中心(Xc,Yc)のそれぞれの距離の平均とする。または、エッジEG31,EG32,EG34の三点で形成する三角形の各辺の長さをa,b,cとして、3角形の外接円の半径を算出する図23に示す式(10)により半径(R)を算出する。第一変形例と同様に、エッジEG31,EG32,EG34の三点の最小二乗法による中心(Xc,Yc)および半径(R)の算出結果と比較し平均してもよい。
第二変形例によれば、第一変形例と同様に測定点が三点で済み、第二実施形態の四点に比べ測定時間の短縮可能である。
(第三変形例)
第三変形例におけるボンドステージについて図24を用いて説明する。図24は第二実施形態の第三変形例におけるボンドステージを示す上面図である。
図24に示すように、第三変形例のボンドステージBSは、第二実施形態と同様にFOPLP用の矩形状の基板(パネル)およびFOWLP用の円形状の基板(ウエハ)の両方を真空吸着および加熱するように構成されている。ボンドステージBSは、中央の円に円形状の基板用の真空吸着用溝VT1およびヒータHT1と、外周に矩形状の基板用の真空吸着溝VT2およびヒータHT2と、基板搬送治具用の逃がし溝ETと、を備える。円形状の基板を載置する場合は、中央の円のヒータHT1および真空吸着溝VT1のみを用い、矩形状の基板を載置する場合は、中央の円のヒータHT1と外周のヒータHT2および真空吸着溝VT1とVT2を用いる。
次に、基板搬送治具について図25を用いて説明する。図25は第二実施形態の第三変形例における基板搬送治具を説明する図であり、図25(a)は基板搬送治具を示す上面図であり、図25(b)は基板搬送治具がボンドステージに載置される前の状態を示す図25(a)のA-A線における断面図であり、図25(c)は基板搬送治具がボンドステージに載置された状態を示す図25(a)のA-A線における断面図である。
基板搬送治具WCは、中央に孔が形成された矩形状の基板WCSと、基板位置決め爪WPMと、を備える。図25(b)に示すように、基板WCSは、基板Pの下面に当接して基板Pを保持する部分WSCbを有する。基板Pを保持する部分WSCbの上面は、基板Pの下面と当接する。図25(c)に示すように、基板Pを保持する部分WSCbはボンドステージBSの逃がし溝ETに埋没して基板Pの下面がボンドステージBSの上面と当接するように構成されている。基板位置決め爪WPMが基板Pに形成されているノッチ(切り欠き)NTに勘合して基板Pが位置決めされる。
(第四変形例)
第四変形例におけるボンドステージについて図26を用いて説明する。図26は第四変形例におけるボンドステージを示す上面図である。
図26に示すように、第四変形例のボンドステージBSは、第二実施形態と同様にFOPLP用の矩形状の基板(パネル)およびFOWLP用の円形状の基板(ウエハ)の両方を真空吸着および加熱するように構成されている。ボンドステージBSは、中央の円に円形状の基板用の真空吸着用溝VT1およびヒータHT1と、外周に矩形状の基板用の真空吸着溝VT2およびヒータHT2と、中央分離溝STと、を備える。円形状の基板を載置する場合は、中央分離溝STの内側のヒータHT1および真空吸着溝VT1のみを用いる。この場合、中央分離溝STの内側のみが数mmせり上がり、基板Pを持ち上げてサポートする。矩形状の基板を載置する場合は、中央分離溝STの内側のヒータHT1と外周のヒータHT2および真空吸着溝VT1とVT2を用いる。
次に、基板搬送治具について図27を用いて説明する。図27は第二実施形態の第四変形例における基板搬送治具を説明する図であり、図27(a)は基板搬送治具を示す上面図であり、図27(b)は基板搬送治具がボンドステージに載置される前の状態を示す図27(a)のA-A線における断面図であり、図27(c)は基板搬送治具がボンドステージに載置された状態を示す図27(a)のA-A線における断面図である。
図27(a)に示すように、基板搬送治具WCは中央に孔が形成された矩形状の基板WCSを備える。図27(b)に示すように、基板WCSは、基板Pの下面に当接して基板Pを保持する部分WSCbを有する。基板Pを保持する部分WSCbの上面は、基板Pの下面と当接する。図27(c)に示すように、基板Pを保持する部分WSCbはボンドステージBSの中央分離溝STに埋没して基板Pの下面がボンドステージBSの上面と当接するように構成されている。中央分離溝STの内側のボンドステージBSは上昇して基板Pを支持する。なお、上述したように、ノッチNTの位置が測定できるので、第二実施形態の基板位置決め爪WPMは必要ない。
以下、実施例としてFOPLPに適用する例について説明するが、これに限定されるものではなく、第二実施形態で説明したFOWLPにも適用可能である。
図28は実施例におけるフリップチップボンダの概略を示す上面図である。図29は図28において矢印A方向から見たときに、ピックアップフリップヘッド、トランスファヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンディング装置としてのフリップチップボンダ10は、大別して、ダイ供給部1と、ピックアップ部2と、トランスファ部8と、中間ステージ部3と、ボンディング部4と、搬送部5と、基板供給部6Kと、基板搬出部6Hと、各部の動作を監視し制御する制御装置7と、を有する。
まず、ダイ供給部1は、基板Pに実装するダイDを供給する。ダイ供給部1は、分割されたウエハ11を保持するウエハ保持台12と、ウエハ11からダイDを突き上げる点線で示す突上げユニット13と、ウエハリング供給部18と、を有する。ダイ供給部1は、図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。ウエハリング供給部18はウエハリング14(図29参照)が収納されたウエハカセットを有し,順次ウエハリング14をダイ供給部1に供給し、新しいウエハリング14に交換する。ダイ供給部1は、所望のダイDをウエハリング14からピックアップできるように、ピックアップポイントに、ウエハリング14を移動する。ウエハリング14は、ウエハ11が固定され、ダイ供給部1に取り付け可能な治具である。
ピックアップ部2は、ダイDをピックアップして反転するピックアップフリップヘッド21と、コレット22を昇降、回転、反転及びX方向移動させる図示しない各駆動部と、を有する。このような構成によって、ピックアップフリップヘッド21は、ダイをピックアップし、ピックアップフリップヘッド21を180度回転させ、ダイDのバンプを反転させて下面に向け、ダイDをトランスファヘッド81に渡す姿勢にする。
トランスファ部8は、反転したダイDをピックアップフリップヘッド21から受けとり、中間ステージ31に載置する。トランスファ部8は、ピックアップフリップヘッド21と同様にダイDを先端に吸着保持するコレット82を備えるトランスファヘッド81と、トランスファヘッド81をY方向に移動させるY駆動部83と、を有する。
中間ステージ部3は、ダイDを一時的に載置する中間ステージ31およびステージ認識カメラ34を有する。中間ステージ31は図示しない駆動部によりY軸方向に移動可能である。
ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板P上にボンディングする。ここで、基板Pとしてガラスパネルを用いる。ボンディング部4は、ピックアップフリップヘッド21と同様にダイDを先端に吸着保持するコレット42を備えるボンディングヘッド41と、ボンディングヘッド41をY軸方向に移動させる駆動部としてのYビーム43と、基板P等を撮像し、ボンディング位置を認識する撮像装置としての基板認識カメラ44と、Xビーム45と、を有する。図28に示すように、Xビーム45は搬送レール51,52の近傍に設けられ、Yビーム43は、ボンドステージBSの上を跨るようにY軸方向に伸び、両端部はXビーム45によってX軸方向に移動自在に支持されている。
ボンディングヘッド41は、真空吸着によりダイDを着脱自在に保持するコレット42を有する装置であり、Y軸方向およびZ軸方向に往復動自在にYビーム43に取り付けられている。ボンディングヘッド41は中間ステージ31からピックアップしたダイDを保持して搬送し、ボンドステージBSに吸着固定された基板P上にダイDを取り付ける機能を備えている。なお、ボンディングヘッド41がXビーム45よりも中間ステージ31側に移動する場合は、コレット42がXビーム45よりも高くなるようにボンディングヘッド41が上昇する。
このような構成によって、ボンディングヘッド41は、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板PにダイDをボンディングする。ボンディングヘッド41は実施形態のボンディングヘッドBHに対応し、基板認識カメラ44は実施形態の撮像装置CMに対応する。
搬送部5は、基板PがX軸方向に移動する搬送レール51,52を備える。搬送レール51,52は平行に設けられる。このような構成によって、基板供給部6Kから基板Pを搬出し、搬送レール51,52に沿ってボンディング位置まで移動し、ボンディング後基板搬出部6Hまで移動して、基板搬出部6Hに基板Pを渡す。基板PにダイDをボンディング中に、基板供給部6Kは新たな基板Pを搬出し、搬送レール51,52上で待機する。
制御装置7は、フリップチップボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。例えば、制御装置7は、基板認識カメラ44及び基板認識カメラ44からの画像情報、ボンディングヘッド41の位置などの各種情報を取り込んでメモリに格納し、ボンディングヘッド41のボンディング動作など各構成要素の各動作を制御する。
図30は図28のダイ供給部の主要部を示す概略断面図である。図30に示すように、ダイ供給部1は、ウエハリング14を保持するエキスパンドリング15と、ウエハリング14に保持され複数のダイDが粘着されたダイシングテープ16を水平に位置決めする支持リング17と、ダイDを上方に突き上げるための突上げユニット13と、を有する。所定のダイDをピックアップするために、突上げユニット13は、図示しない駆動機構によって上下方向に移動し、ダイ供給部1は水平方向には移動するようになっている。
次に、実施例のフリップチップボンダにおいて実施されるボンド方法(半導体装置の製造方法)について図31を用いて説明する。図30は図28のフリップチップボンダで実施されるボンド方法を示すフローチャートである。下記ステップに先立ち、フリップチップボンダに、ダイDを有するダイシングテープ16を保持するウエハリング14および複数の領域を有する基板Pを搬入する。搬入された基板PはボンディングステージBSに搬送されて、基板Pの中心および基板サイズを算出しそれを初期値として登録する。
(ステップS21:ウエハダイピックアップ)
制御装置7はピックアップするダイDが突上げユニット13の真上に位置するようにウエハ保持台12を移動し、剥離対象ダイを突上げユニット13とコレット22に位置決めする。ダイシングテープ16の裏面に突上げユニット13の上面が接触するように突上げユニット13を移動する。このとき、制御装置7は、ダイシングテープ16を突上げユニット13の上面に吸着する。制御装置7は、コレット22を真空引きしながら下降させ、剥離対象のダイDの上に着地させ、ダイDを吸着する。制御装置7はコレット22を上昇させ、ダイDをダイシングテープ16から剥離する。これにより、ダイDはピックアップフリップヘッド21によりピックアップされる。
(ステップS22:ピックアップフリップヘッド移動)
制御装置7はピックアップフリップヘッド21をピックアップ位置から反転位置に移動させる。
(ステップS23:ピックアップフリップヘッド反転)
制御装置7はピックアップフリップヘッド21を180度回転させ、ダイDのバンプ面(表面)を反転させて下面に向け、ダイDをトランスファヘッド81に渡す姿勢にする。
(ステップS24:トランスファヘッド受渡し)
制御装置7はピックアップフリップヘッド21のコレット22からトランスファヘッド81のコレット82によりダイDをピックアップして、ダイDの受渡しが行われる。
(ステップS25:ピックアップフリップヘッド反転)
制御装置7は、ピックアップフリップヘッド21を反転し、コレット22の吸着面を下に向ける。
(ステップS26:トランスファヘッド移動)
ステップS25の前または並行して、制御装置7はトランスファヘッド81を中間ステージ31に移動する。
(ステップS27:中間ステージダイ載置)
制御装置7はトランスファヘッド81に保持しているダイDを中間ステージ31に載置する。
(ステップS28:トランスファヘッド移動)
制御装置7はトランスファヘッド81をダイDの受渡し位置に移動させる。
(ステップS29:中間ステージ位置移動)
ステップS28の後または並行して、制御装置7は中間ステージ31をボンディングヘッド41との受渡し位置に移動させる。
(ステップS2A:ボンディングヘッド受渡し)
制御装置7は中間ステージ31からボンディングヘッド41のコレットによりダイDをピックアップして、ダイDの受渡しが行われる。
(ステップS2B:中間ステージ位置移動)
制御装置7は中間ステージ31をトランスファヘッド81との受渡し位置に移動させる。
(ステップS2C:ボンディングヘッド移動)
制御装置7は、ボンディングヘッド41のコレット42が保持しているダイDを基板P上に移動する。
(ステップS2D:ボンド)
制御装置7は、中間ステージ31からボンディングヘッド41のコレット42でピックアップしたダイDを粘着性の基剤(粘着層)が塗布された基板P上にボンドする。より具体的には、制御装置7は、例えば、上述した第一実施形態のステップ1からステップ6によりダイDを基板P上にボンドする。
(ステップS2E:ボンディングヘッド移動)
制御装置7はボンディングヘッド41を中間ステージ31との受渡し位置に移動させる。
また、ステップS2Eの後に、制御装置7は基板搬出部6Hで搬送レール51,52からダイDがボンディングされた基板Pを取り出す。フリップチップボンダ10から基板Pを搬出する。
その後、基板Pの粘着層の上に配置された複数のダイ(半導体チップ)を封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から基板Pを剥離し、次いで封止体の基板Pが貼り付けられていた面上に再配線層を形成してFOPLPを製造する。
以上、本開示者らによってなされた発明を実施形態、変形例および実施例に基づき具体的に説明したが、本開示は、上記実施形態、変形例および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例では、ピックアップ部2、トランスファ部8、中間ステージ部3およびボンディング部4が一つの例を説明したが、ピックアップ部2、トランスファ部8、中間ステージ部3およびボンディング部4はそれぞれ二組あってもよい。
また、実施例では、Yビーム43には一つのボンディングヘッド41が設けられる例を説明したが、複数のボンディングヘッドを設けてもよい。
また、実施例ではフリップチップボンダについて説明したが、ダイ供給部からピックアップしたダイを反転しないでボンディングするダイボンダにも適用可能である。
BH:ボンディングヘッド
BD:ダイボンディング装置
CM:撮像装置
CNT:制御装置
D:ダイ
P:基板
CN:中心(基準位置)
CLU,CRU,CLD,CRD:角(特徴部)

Claims (23)

  1. ピックアップしたダイを基板の上面に載置するボンディングヘッドと、
    前記基板を撮像する撮像装置と、
    前記ボンディングヘッドと前記撮像装置とを制御する制御装置と、
    を備え、
    前記制御装置は、
    前記基板の外形の特徴部の位置を前記撮像装置により認識して計測し、前記計測した位置を初期位置として保存し、
    前記計測した位置に基づいて基準位置を定義し、
    前記基準位置を基準として前記ボンディングヘッドによりダイを順次ボンドし、
    所定時間経過後または所定個数ボンドされた後、再度前記特徴部の位置を計測し、前記初期位置からの変位を計測し、
    前記計測した変位に基づいて前記基板の前記基準位置の変化、前記基板の伸縮変化を算出し、前記基準位置および前記基板のサイズを修正し、
    前記修正された基準位置およびサイズの情報に基づいてダイをボンドする位置を修正し、ダイをボンドする
    よう構成されるダイボンディング装置。
  2. 請求項1のダイボンディング装置において、
    前記基板は平面視で矩形状であり、
    前記特徴部は平面視における前記基板の角またはエッジであり、
    前記基準位置は平面視における前記基板の中心であるダイボンディング装置。
  3. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の二つの角に基づいて前記基準位置を算出するダイボンディング装置。
  4. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の三つの角に基づいて前記基準位置を算出するダイボンディング装置。
  5. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の四つの角に基づいて前記基準位置を算出するダイボンディング装置。
  6. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出するダイボンディング装置。
  7. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の五つのエッジに基づいて前記基準位置を算出するダイボンディング装置。
  8. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の四つのエッジと二つの角に基づいて前記基準位置を算出するダイボンディング装置。
  9. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の六つのエッジに基づいて前記基準位置を算出するダイボンディング装置。
  10. 請求項のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の八つのエッジに基づいて前記基準位置を算出するダイボンディング装置。
  11. 請求項1のダイボンディング装置において、
    前記基板は平面視で円形状であり、
    前記特徴部は平面視における前記基板のエッジであり、
    前記基準位置は平面視における前記基板の中心であるダイボンディング装置。
  12. 請求項11のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出するよう構成されるダイボンディング装置。
  13. 請求項11のダイボンディング装置において、
    前記制御装置は、平面視における前記基板の三つのエッジに基づいて前記基準位置を算出するよう構成されるダイボンディング装置。
  14. (a)ダイを有するダイシングテープを保持するウエハリングを搬入する工程と、
    (b)基板を搬入する工程と、
    (c)前記ウエハリングから前記ダイをピックアップし、前記ピックアップされたダイを前記基板に載置する工程と、
    を備え、
    前記(c)工程は、
    前記基板の外形の特徴部の位置を撮像装置により認識して計測し、前記計測した位置を初期位置として保存し、
    前記計測した位置に基づいて基準位置を定義し、
    前記基準位置を基準としてダイを順次ボンドし、
    所定時間経過後または所定個数ボンドされた後、再度前記特徴部の位置を計測し、前記初期位置からの変位を計測し、
    前記計測した変位に基づいて前記基板の前記基準位置の変化、前記基板の伸縮変化を算出し、前記基準位置および前記基板のサイズを修正し、
    前記修正された基準位置およびサイズの情報に基づいてダイをボンドする位置を修正し、ダイをボンドする
    半導体装置の製造方法。
  15. 請求項14の半導体装置の製造方法において、
    前記基板は平面視で矩形状であり、
    前記特徴部は平面視における前記基板の角またはエッジであり、
    前記基準位置は平面視における前記基板の中心である半導体装置の製造方法。
  16. 請求項15の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の二つの角に基づいて前記基準位置を算出する半導体装置の製造方法。
  17. 請求項15の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の三つの角に基づいて前記基準位置を算出する半導体装置の製造方法。
  18. 請求項15の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の四つの角に基づいて前記基準位置を算出する半導体装置の製造方法。
  19. 請求項15の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。
  20. 請求項15の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の五つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。
  21. 請求項14の半導体装置の製造方法において、
    前記基板は平面視で円形状であり、
    前記特徴部は平面視における前記基板のエッジであり、
    前記基準位置は平面視における前記基板の中心である半導体装置の製造方法。
  22. 請求項21の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。
  23. 請求項21の半導体装置の製造方法において、
    前記(c)工程は、平面視における前記基板の三つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。
JP2020045259A 2020-03-16 2020-03-16 ダイボンディング装置および半導体装置の製造方法 Active JP7436251B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020045259A JP7436251B2 (ja) 2020-03-16 2020-03-16 ダイボンディング装置および半導体装置の製造方法
TW110104164A TWI795727B (zh) 2020-03-16 2021-02-04 晶片接合裝置及半導體裝置的製造方法
KR1020210033168A KR102534445B1 (ko) 2020-03-16 2021-03-15 다이 본딩 장치 및 반도체 장치의 제조 방법
CN202110276065.9A CN113410213A (zh) 2020-03-16 2021-03-15 芯片贴装装置以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020045259A JP7436251B2 (ja) 2020-03-16 2020-03-16 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021150313A JP2021150313A (ja) 2021-09-27
JP7436251B2 true JP7436251B2 (ja) 2024-02-21

Family

ID=77677581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020045259A Active JP7436251B2 (ja) 2020-03-16 2020-03-16 ダイボンディング装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP7436251B2 (ja)
KR (1) KR102534445B1 (ja)
CN (1) CN113410213A (ja)
TW (1) TWI795727B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361041B (zh) * 2021-12-21 2023-03-14 广东气派科技有限公司 一种改善Flip chip bump桥接的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017545A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 基板の位置決め方法と装置
JP2010225956A (ja) 2009-03-25 2010-10-07 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2012186249A (ja) 2011-03-04 2012-09-27 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法
JP2019054027A (ja) 2017-09-13 2019-04-04 パナソニックIpマネジメント株式会社 位置特定方法および位置特定装置ならびに部品実装装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126503B2 (ja) * 2006-02-02 2008-07-30 智雄 松下 位置決め装置
JP6043939B2 (ja) 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
JP6692376B2 (ja) * 2016-02-01 2020-05-13 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP6849468B2 (ja) 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR101911511B1 (ko) * 2017-06-13 2018-10-24 팸텍주식회사 웨이퍼 얼라인 방법
JP2019102771A (ja) * 2017-12-08 2019-06-24 アスリートFa株式会社 電子部品実装装置及び電子部品実装方法
JP7178782B2 (ja) * 2018-01-10 2022-11-28 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法
JP7018341B2 (ja) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7022340B2 (ja) * 2018-08-01 2022-02-18 日本電気硝子株式会社 カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017545A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 基板の位置決め方法と装置
JP2010225956A (ja) 2009-03-25 2010-10-07 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2012186249A (ja) 2011-03-04 2012-09-27 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法
JP2019054027A (ja) 2017-09-13 2019-04-04 パナソニックIpマネジメント株式会社 位置特定方法および位置特定装置ならびに部品実装装置

Also Published As

Publication number Publication date
KR102534445B1 (ko) 2023-05-26
KR20210116329A (ko) 2021-09-27
TWI795727B (zh) 2023-03-11
TW202201569A (zh) 2022-01-01
CN113410213A (zh) 2021-09-17
JP2021150313A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
TWI702660B (zh) 黏晶裝置及半導體裝置的製造方法
KR102196105B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
US20070134904A1 (en) High precision die bonding apparatus
JP7436251B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP5104127B2 (ja) ウェハ移載装置と、これを有する半導体製造装置
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
US20220045029A1 (en) Bonding apparatus and bonding method
TWI700767B (zh) 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法
TWI820540B (zh) 晶粒接合裝置及半導體裝置的製造方法
JP5516684B2 (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
JP5362404B2 (ja) 半導体集積回路装置の製造方法
US11705426B2 (en) Bonding apparatus and bonding method
JP2003168892A (ja) 実装精度確認方法、実装方法及び装置、実装精度確認用ジグ
TWI841852B (zh) 安裝裝置及安裝方法
KR101146319B1 (ko) 본더의 반도체 칩 공급 방법
Pristauz et al. The Role of Pick and Place in Fan‐Out Wafer‐Level Packaging
TW201826915A (zh) 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7436251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150