JP7436251B2 - ダイボンディング装置および半導体装置の製造方法 - Google Patents
ダイボンディング装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7436251B2 JP7436251B2 JP2020045259A JP2020045259A JP7436251B2 JP 7436251 B2 JP7436251 B2 JP 7436251B2 JP 2020045259 A JP2020045259 A JP 2020045259A JP 2020045259 A JP2020045259 A JP 2020045259A JP 7436251 B2 JP7436251 B2 JP 7436251B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- reference position
- plan
- view
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 333
- 238000000034 method Methods 0.000 claims description 58
- 230000008602 contraction Effects 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 14
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 238000012986 modification Methods 0.000 description 49
- 230000004048 modification Effects 0.000 description 49
- 238000012546 transfer Methods 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 30
- 238000010586 diagram Methods 0.000 description 17
- 238000005259 measurement Methods 0.000 description 15
- 238000007789 sealing Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 230000004886 head movement Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 210000000078 claw Anatomy 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 101100172073 Echinococcus granulosus EG13 gene Proteins 0.000 description 1
- 102100025297 Mannose-P-dolichol utilization defect 1 protein Human genes 0.000 description 1
- 101710089919 Mannose-P-dolichol utilization defect 1 protein Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/13—Edge detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
すなわち、ダイボンディング装置は、基板の外形の特徴部の位置を撮像装置により認識して計測し、計測した位置を初期位置として保存し、計測した位置に基づいて基準位置を定義し、基準位置を基準としてボンディングヘッドによりダイを順次ボンドするよう構成される。
第一実施形態はFOPLPを対象とし、無地でマークの無い矩形状の基板の角またはエッジを認識し、位置計測することで、基板の位置とサイズ、伸縮を補正しながらダイをボンドする。これについて図1から図6を用いて説明する。図1は実施形態におけるダイボンディング装置の概要を示す図である。図2は第一実施形態における基板を示す上面図である。図3は図2の基板の中心の算出を説明する上面図である。図4は基板の中心を基準にダイをボンドした状態を示す上面図である。図5は基板の伸縮を説明する上面図である。図6は基板の伸縮を補正して基板の中心を基準にダイをボンドした状態を示す上面図である。
まず、基板Pがダイボンディング装置BDのボンドステージBSに搬入されたら基板Pの角やエッジなど基板Pの外形の特徴として計測できる位置を認識し、初期位置を保存する。ここで、図2に示すように、基板Pは平面視で矩形状であり、一辺はX軸方向に延在し、一辺に交わる他辺はY軸方向に延在する。
ステップ1で計測した基板Pの角の位置から基板Pの中心や角など基準となる位置(基板基準位置)を定義する。
基板基準位置からダイDをボンドする位置を予め登録しておき、その位置にダイDを順次ボンドする。
一定時間または一定個数など、時間経過に類する設定に基づいてその期間を過ぎたら再度基板Pの角などステップ1で予め計測登録した初期位置の場所を計測し、初期位置からの変位を計測する。
ステップ4における計測した結果から基板基準位置の変化、伸縮変化などを算出し、基板基準位置および基板サイズを修正する。
修正された基板基準位置および基板サイズの情報に基づいて、予め登録されているダイDをボンドする位置を修正された基板基準位置を基準として伸縮、傾きを修正して、ダイDをボンドする。これにより、基板基準位置および基板サイズの変化に追従して、ボンドすることができる。
以下、第一実施形態の代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施形態の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
基板Pの中心および傾きの算出方法は図3に示した方法以外にも幾つかある。第一変形例について図7を用いて説明する。図7は第一実施形態の第一変形例における基板の中心および傾きの算出方法を説明する上面図である。
第二変形例について図8を用いて説明する。図8は第一実施形態の第二変形例における基板の中心および傾きの算出方法を説明する上面図である。
第三変形例について図9を用いて説明する。図9は第一実施形態の第三変形例における基板の中心および傾きの算出方法を説明する上面図である。
第四変形例について図10を用いて説明する。図10は第一実施形態の第四変形例における基板の中心および傾きの算出方法を説明する上面図である。
第五変形例について図11を用いて説明する。図11は第一実施形態の第五変形例における基板の中心および傾きの算出方法を説明する上面図である。
第六変形例について図12を用いて説明する。図12は第一実施形態の第六変形例における基板の中心および傾きの算出方法を説明する上面図である。
第七変形例について図13を用いて説明する。図13は第一実施形態の第七変形例における基板の中心および傾きの算出方法を説明する上面図である。
第二実施形態はFOWLPを対象とし、無地でマークの無い円形状の基板としてのウエハのエッジを認識し、位置計測することで、基板の位置とサイズ、伸縮を補正しながらダイをボンドする。
(ステップ1)
まず、基板搬送治具WCに保持された基板Pがダイボンディング装置BDのボンドステージBSに搬入されたら基板Pのエッジなど基板Pの外形の特徴として計測できる位置を認識し、初期位置を保存する。ここで、図16に示すように、基板Pは平面視で円形状である。
ステップ1で計測した基板Pの四つのエッジの位置から基板Pの中心など基準となる位置(基板基準位置)および基板Pの大きさを定義する。
第一実施形態と同様に、基板基準位置からダイDをボンドする位置を予め登録しておき、その位置に基準ダイDを順次ボンドする。
第一実施形態と同様に、一定時間または一定個数など、時間経過に類する設定に基づいてその期間を過ぎたら再度基板Pのエッジをステップ1で予め計測登録した初期位置の場所を計測し、初期位置からの変位を計測する。
第一実施形態と同様に、ステップ4における計測した結果から基板基準位置の変化、伸縮変化などを算出し、基板基準位置および基板サイズを修正する。
第一実施形態と同様に、修正された基板基準位置および基板サイズの情報に基づいて、予め登録されているダイDをボンドする位置を修正された基板基準位置を基準として修正して、ダイDをボンドする。
以下、第二実施形態の代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施形態の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
第二実施形態の処理は簡便だが、毎回四点の計測が必要であり、時間がかかる。そこで、第一変形例では、三点のエッジの測定結果から、最小二乗法で近似円を算出し、近似円の中心(Xc、Yc)、半径(R)を求める。測定点が三点で済み、四点に比べ測定時間の短縮可能である。
(ステップ1)
図20に示すように、認識動作では、制御装置CNTは、基板Pの三つのエッジを撮像装置CMで撮像して、基板Pの三つのエッジの位置を認識(計測)し、その位置および距離を記憶装置MMに保存する。
ステップ1で計測した基板Pの三つのエッジの位置から基板Pの中心など基準となる位置(基板基準位置)および基板Pの大きさを定義する。
第二変形例について図23を用いて説明する。図23は第二実施形態の第二変形例における基板の中心および大きさの算出方法を説明する上面図である。
第三変形例におけるボンドステージについて図24を用いて説明する。図24は第二実施形態の第三変形例におけるボンドステージを示す上面図である。
第四変形例におけるボンドステージについて図26を用いて説明する。図26は第四変形例におけるボンドステージを示す上面図である。
制御装置7はピックアップするダイDが突上げユニット13の真上に位置するようにウエハ保持台12を移動し、剥離対象ダイを突上げユニット13とコレット22に位置決めする。ダイシングテープ16の裏面に突上げユニット13の上面が接触するように突上げユニット13を移動する。このとき、制御装置7は、ダイシングテープ16を突上げユニット13の上面に吸着する。制御装置7は、コレット22を真空引きしながら下降させ、剥離対象のダイDの上に着地させ、ダイDを吸着する。制御装置7はコレット22を上昇させ、ダイDをダイシングテープ16から剥離する。これにより、ダイDはピックアップフリップヘッド21によりピックアップされる。
制御装置7はピックアップフリップヘッド21をピックアップ位置から反転位置に移動させる。
制御装置7はピックアップフリップヘッド21を180度回転させ、ダイDのバンプ面(表面)を反転させて下面に向け、ダイDをトランスファヘッド81に渡す姿勢にする。
制御装置7はピックアップフリップヘッド21のコレット22からトランスファヘッド81のコレット82によりダイDをピックアップして、ダイDの受渡しが行われる。
制御装置7は、ピックアップフリップヘッド21を反転し、コレット22の吸着面を下に向ける。
ステップS25の前または並行して、制御装置7はトランスファヘッド81を中間ステージ31に移動する。
制御装置7はトランスファヘッド81に保持しているダイDを中間ステージ31に載置する。
制御装置7はトランスファヘッド81をダイDの受渡し位置に移動させる。
ステップS28の後または並行して、制御装置7は中間ステージ31をボンディングヘッド41との受渡し位置に移動させる。
制御装置7は中間ステージ31からボンディングヘッド41のコレットによりダイDをピックアップして、ダイDの受渡しが行われる。
制御装置7は中間ステージ31をトランスファヘッド81との受渡し位置に移動させる。
制御装置7は、ボンディングヘッド41のコレット42が保持しているダイDを基板P上に移動する。
制御装置7は、中間ステージ31からボンディングヘッド41のコレット42でピックアップしたダイDを粘着性の基剤(粘着層)が塗布された基板P上にボンドする。より具体的には、制御装置7は、例えば、上述した第一実施形態のステップ1からステップ6によりダイDを基板P上にボンドする。
制御装置7はボンディングヘッド41を中間ステージ31との受渡し位置に移動させる。
BD:ダイボンディング装置
CM:撮像装置
CNT:制御装置
D:ダイ
P:基板
CN:中心(基準位置)
CLU,CRU,CLD,CRD:角(特徴部)
Claims (23)
- ピックアップしたダイを基板の上面に載置するボンディングヘッドと、
前記基板を撮像する撮像装置と、
前記ボンディングヘッドと前記撮像装置とを制御する制御装置と、
を備え、
前記制御装置は、
前記基板の外形の特徴部の位置を前記撮像装置により認識して計測し、前記計測した位置を初期位置として保存し、
前記計測した位置に基づいて基準位置を定義し、
前記基準位置を基準として前記ボンディングヘッドによりダイを順次ボンドし、
所定時間経過後または所定個数ボンドされた後、再度前記特徴部の位置を計測し、前記初期位置からの変位を計測し、
前記計測した変位に基づいて前記基板の前記基準位置の変化、前記基板の伸縮変化を算出し、前記基準位置および前記基板のサイズを修正し、
前記修正された基準位置およびサイズの情報に基づいてダイをボンドする位置を修正し、ダイをボンドする
よう構成されるダイボンディング装置。 - 請求項1のダイボンディング装置において、
前記基板は平面視で矩形状であり、
前記特徴部は平面視における前記基板の角またはエッジであり、
前記基準位置は平面視における前記基板の中心であるダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の二つの角に基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の三つの角に基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の四つの角に基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の五つのエッジに基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の四つのエッジと二つの角に基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の六つのエッジに基づいて前記基準位置を算出するダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記制御装置は、平面視における前記基板の八つのエッジに基づいて前記基準位置を算出するダイボンディング装置。 - 請求項1のダイボンディング装置において、
前記基板は平面視で円形状であり、
前記特徴部は平面視における前記基板のエッジであり、
前記基準位置は平面視における前記基板の中心であるダイボンディング装置。 - 請求項11のダイボンディング装置において、
前記制御装置は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出するよう構成されるダイボンディング装置。 - 請求項11のダイボンディング装置において、
前記制御装置は、平面視における前記基板の三つのエッジに基づいて前記基準位置を算出するよう構成されるダイボンディング装置。 - (a)ダイを有するダイシングテープを保持するウエハリングを搬入する工程と、
(b)基板を搬入する工程と、
(c)前記ウエハリングから前記ダイをピックアップし、前記ピックアップされたダイを前記基板に載置する工程と、
を備え、
前記(c)工程は、
前記基板の外形の特徴部の位置を撮像装置により認識して計測し、前記計測した位置を初期位置として保存し、
前記計測した位置に基づいて基準位置を定義し、
前記基準位置を基準としてダイを順次ボンドし、
所定時間経過後または所定個数ボンドされた後、再度前記特徴部の位置を計測し、前記初期位置からの変位を計測し、
前記計測した変位に基づいて前記基板の前記基準位置の変化、前記基板の伸縮変化を算出し、前記基準位置および前記基板のサイズを修正し、
前記修正された基準位置およびサイズの情報に基づいてダイをボンドする位置を修正し、ダイをボンドする
半導体装置の製造方法。 - 請求項14の半導体装置の製造方法において、
前記基板は平面視で矩形状であり、
前記特徴部は平面視における前記基板の角またはエッジであり、
前記基準位置は平面視における前記基板の中心である半導体装置の製造方法。 - 請求項15の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の二つの角に基づいて前記基準位置を算出する半導体装置の製造方法。 - 請求項15の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の三つの角に基づいて前記基準位置を算出する半導体装置の製造方法。 - 請求項15の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の四つの角に基づいて前記基準位置を算出する半導体装置の製造方法。 - 請求項15の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。 - 請求項15の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の五つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。 - 請求項14の半導体装置の製造方法において、
前記基板は平面視で円形状であり、
前記特徴部は平面視における前記基板のエッジであり、
前記基準位置は平面視における前記基板の中心である半導体装置の製造方法。 - 請求項21の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の四つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。 - 請求項21の半導体装置の製造方法において、
前記(c)工程は、平面視における前記基板の三つのエッジに基づいて前記基準位置を算出する半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020045259A JP7436251B2 (ja) | 2020-03-16 | 2020-03-16 | ダイボンディング装置および半導体装置の製造方法 |
TW110104164A TWI795727B (zh) | 2020-03-16 | 2021-02-04 | 晶片接合裝置及半導體裝置的製造方法 |
KR1020210033168A KR102534445B1 (ko) | 2020-03-16 | 2021-03-15 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
CN202110276065.9A CN113410213A (zh) | 2020-03-16 | 2021-03-15 | 芯片贴装装置以及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020045259A JP7436251B2 (ja) | 2020-03-16 | 2020-03-16 | ダイボンディング装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021150313A JP2021150313A (ja) | 2021-09-27 |
JP7436251B2 true JP7436251B2 (ja) | 2024-02-21 |
Family
ID=77677581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020045259A Active JP7436251B2 (ja) | 2020-03-16 | 2020-03-16 | ダイボンディング装置および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7436251B2 (ja) |
KR (1) | KR102534445B1 (ja) |
CN (1) | CN113410213A (ja) |
TW (1) | TWI795727B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114361041B (zh) * | 2021-12-21 | 2023-03-14 | 广东气派科技有限公司 | 一种改善Flip chip bump桥接的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017545A (ja) | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 基板の位置決め方法と装置 |
JP2010225956A (ja) | 2009-03-25 | 2010-10-07 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2012186249A (ja) | 2011-03-04 | 2012-09-27 | Nec Corp | 半導体チップ搭載装置及び半導体チップ搭載方法 |
JP2019054027A (ja) | 2017-09-13 | 2019-04-04 | パナソニックIpマネジメント株式会社 | 位置特定方法および位置特定装置ならびに部品実装装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4126503B2 (ja) * | 2006-02-02 | 2008-07-30 | 智雄 松下 | 位置決め装置 |
JP6043939B2 (ja) | 2012-08-24 | 2016-12-14 | ボンドテック株式会社 | 基板上への対象物の位置決め方法及び装置 |
JP6692376B2 (ja) * | 2016-02-01 | 2020-05-13 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
JP6849468B2 (ja) | 2017-02-13 | 2021-03-24 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP6846958B2 (ja) * | 2017-03-09 | 2021-03-24 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
KR101911511B1 (ko) * | 2017-06-13 | 2018-10-24 | 팸텍주식회사 | 웨이퍼 얼라인 방법 |
JP2019102771A (ja) * | 2017-12-08 | 2019-06-24 | アスリートFa株式会社 | 電子部品実装装置及び電子部品実装方法 |
JP7178782B2 (ja) * | 2018-01-10 | 2022-11-28 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置および実装方法 |
JP7018341B2 (ja) * | 2018-03-26 | 2022-02-10 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP7022340B2 (ja) * | 2018-08-01 | 2022-02-18 | 日本電気硝子株式会社 | カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット |
-
2020
- 2020-03-16 JP JP2020045259A patent/JP7436251B2/ja active Active
-
2021
- 2021-02-04 TW TW110104164A patent/TWI795727B/zh active
- 2021-03-15 CN CN202110276065.9A patent/CN113410213A/zh active Pending
- 2021-03-15 KR KR1020210033168A patent/KR102534445B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017545A (ja) | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 基板の位置決め方法と装置 |
JP2010225956A (ja) | 2009-03-25 | 2010-10-07 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2012186249A (ja) | 2011-03-04 | 2012-09-27 | Nec Corp | 半導体チップ搭載装置及び半導体チップ搭載方法 |
JP2019054027A (ja) | 2017-09-13 | 2019-04-04 | パナソニックIpマネジメント株式会社 | 位置特定方法および位置特定装置ならびに部品実装装置 |
Also Published As
Publication number | Publication date |
---|---|
KR102534445B1 (ko) | 2023-05-26 |
KR20210116329A (ko) | 2021-09-27 |
TWI795727B (zh) | 2023-03-11 |
TW202201569A (zh) | 2022-01-01 |
CN113410213A (zh) | 2021-09-17 |
JP2021150313A (ja) | 2021-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI702660B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
KR102196105B1 (ko) | 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법 | |
TWI619184B (zh) | 確定和調整半導體元件接合相關平行度級別的系統和方法 | |
US20070134904A1 (en) | High precision die bonding apparatus | |
JP7436251B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
TWI741256B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
JP5104127B2 (ja) | ウェハ移載装置と、これを有する半導体製造装置 | |
JP5690535B2 (ja) | ダイボンダ及び半導体製造方法 | |
TWI768337B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
US20220045029A1 (en) | Bonding apparatus and bonding method | |
TWI700767B (zh) | 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法 | |
TWI820540B (zh) | 晶粒接合裝置及半導體裝置的製造方法 | |
JP5516684B2 (ja) | ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置 | |
KR100718973B1 (ko) | 반도체 칩 검사장치 및 검사방법 | |
JP5362404B2 (ja) | 半導体集積回路装置の製造方法 | |
US11705426B2 (en) | Bonding apparatus and bonding method | |
JP2003168892A (ja) | 実装精度確認方法、実装方法及び装置、実装精度確認用ジグ | |
TWI841852B (zh) | 安裝裝置及安裝方法 | |
KR101146319B1 (ko) | 본더의 반도체 칩 공급 방법 | |
Pristauz et al. | The Role of Pick and Place in Fan‐Out Wafer‐Level Packaging | |
TW201826915A (zh) | 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7436251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |