KR102534445B1 - 다이 본딩 장치 및 반도체 장치의 제조 방법 - Google Patents

다이 본딩 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102534445B1
KR102534445B1 KR1020210033168A KR20210033168A KR102534445B1 KR 102534445 B1 KR102534445 B1 KR 102534445B1 KR 1020210033168 A KR1020210033168 A KR 1020210033168A KR 20210033168 A KR20210033168 A KR 20210033168A KR 102534445 B1 KR102534445 B1 KR 102534445B1
Authority
KR
South Korea
Prior art keywords
substrate
reference position
plan
view
die
Prior art date
Application number
KR1020210033168A
Other languages
English (en)
Other versions
KR20210116329A (ko
Inventor
가즈노부 사까이
기리히또 이데
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20210116329A publication Critical patent/KR20210116329A/ko
Application granted granted Critical
Publication of KR102534445B1 publication Critical patent/KR102534445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws

Abstract

마킹이 되어 있지 않은 기판에, 위치 결정 정밀도 좋게, 반도체 칩(다이)을 기판에 설치하는 다이 본딩 장치를 제공하는 것이다. 다이 본딩 장치는, 기판의 외형의 특징부의 위치를 촬상 장치에 의해 인식하여 계측하고, 계측한 위치를 초기 위치로서 보존하고, 계측한 위치에 기초하여 기준 위치를 정의하고, 기준 위치를 기준으로 하여 본딩 헤드에 의해 다이를 순차 본딩하도록 구성된다.

Description

다이 본딩 장치 및 반도체 장치의 제조 방법{DIE BONDING APPARATUS AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 개시는 다이 본딩 장치에 관한 것으로, 예를 들어 팬아웃형 패널 레벨 패키지 또는 팬아웃형 웨이퍼 레벨 패키지용 다이 플레이스에 적용 가능하다.
전자 부품 실장의 분야에서는, 임시 기판과 임시 기판 위에 형성된 점착층 위에 배치된 복수의 반도체 칩을 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 점착층을 포함하는 임시 기판을 박리하고, 이어서 밀봉체의 점착층이 첩부되어 있던 면 위에 재배선층을 형성하는 공정이 있다. 이 경우, 재배선층과 반도체 칩의 접합 정밀도는, 임시 기판 위의 칩의 위치 결정 정밀도에 의존한다. 그래서, 임시 기판 위로의 반도체 칩의 설치 시의 위치 결정 정밀도를 높이는 것이 필요하다.
일본 특허 공개 제2014-45013호 공보 일본 특허 공개 제2018-133353호 공보
임시 기판에 본드 목표 위치의 위치 결정 보정용 마킹을 하고, 이 마크 위치를 사용하여 본드 위치 결정 위치를 보정함으로써, 임시 고정 시의 반도체 칩의 임시 기판에 대한 위치 결정 정밀도를 높게 할 수 있다. 그러나, 마킹을 임시 기판 위의 어떠한 위치에 할지는, 반도체 칩의 구조나 사이즈, 최종적인 반도체 칩과 밀봉체의 배치 관계에 따라 정해진다. 즉, 최종 제품의 구조나 사이즈, 부품 배치에 따른, 소정의 마크를 갖는 임시 기판을 준비할 필요가 있다. 따라서, 제품마다 소정의 마크를 갖는 임시 기판을 다수매 작성하지 않으면 안되므로, 비용이 상승된다고 하는 문제가 있다.
본 개시의 과제는, 마킹이 되어 있지 않은 기판에, 위치 결정 정밀도 좋게, 반도체 칩(다이)을 기판에 설치하는 다이 본딩 장치를 제공하는 것이다.
본 개시 중 대표적인 것의 개요를 간단히 설명하면 하기와 같다.
즉, 다이 본딩 장치는, 기판의 외형의 특징부의 위치를 촬상 장치에 의해 인식해서 계측하고, 계측한 위치를 초기 위치로서 보존하고, 계측한 위치에 기초하여 기준 위치를 정의하고, 기준 위치를 기준으로 하여 본딩 헤드에 의해 다이를 순차 본딩하도록 구성된다.
상기 다이 본딩 장치에 의하면, 다이 플레이스의 정밀도를 향상시킬 수 있다.
도 1은 실시 형태에 있어서의 다이 본딩 장치의 개요를 나타내는 도면이다.
도 2는 제1 실시 형태에 있어서의 기판을 나타내는 상면도이다.
도 3은 도 2의 기판의 중심의 산출을 설명하는 상면도이다.
도 4는 기판의 중심을 기준으로 다이를 본딩한 상태를 나타내는 상면도이다.
도 5는 기판의 신축을 설명하는 상면도이다.
도 6은 기판의 신축을 보정해서 기판의 중심을 기준으로 다이를 본딩한 상태를 나타내는 상면도이다.
도 7은 제1 실시 형태의 제1 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 8은 제1 실시 형태의 제2 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 9는 제1 실시 형태의 제3 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 10은 제1 실시 형태의 제4 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 11은 제1 실시 형태의 제5 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 12는 제1 실시 형태의 제6 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 13은 제1 실시 형태의 제7 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
도 14는 제2 실시 형태에 있어서의 본드 스테이지를 나타내는 상면도이다.
도 15는 제2 실시 형태에 있어서의 기판 반송 지그를 설명하는 도면이다.
도 16은 제2 실시 형태에 있어서의 기판의 중심을 산출하는 방법을 설명하는 상면도이다.
도 17은 기판의 에지의 검출을 설명하는 도면이다.
도 18은 기판의 기울기의 검출을 설명하는 도면이다.
도 19는 노치의 위치를 계측하는 방법을 설명하는 도면이다.
도 20은 제2 실시 형태의 제1 변형예에 있어서의 기판의 중심을 산출하는 방법을 설명하는 상면도이다.
도 21은 최소 제곱법으로 근사원을 산출하고, 근사원의 중심(Xc, Yc), 반경(R)을 구하는 방법을 설명하는 도면이다.
도 22는 최소 제곱법으로 근사원을 산출하고, 근사원의 중심(Xc, Yc), 반경(R)을 구하는 방법에 사용하는 식을 나타내는 도면이다.
도 23은 제2 실시 형태의 제2 변형예에 있어서의 기판의 중심 및 크기의 산출 방법을 설명하는 상면도이다.
도 24는 제2 실시 형태의 제3 변형예에 있어서의 본드 스테이지를 나타내는 상면도이다.
도 25는 제2 실시 형태의 제3 변형예에 있어서의 기판 반송 지그를 설명하는 도면이다.
도 26은 제2 실시 형태의 제4 변형예에 있어서의 본드 스테이지를 나타내는 상면도이다.
도 27은 제2 실시 형태의 제4 변형예에 있어서의 기판 반송 지그를 설명하는 도면이다.
도 28은 실시예에 있어서의 플립 칩 본더의 개략을 나타내는 상면도이다.
도 29는 도 28에 있어서 화살표 A 방향에서 보았을 때, 픽업 플립 헤드, 트랜스퍼 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
도 30은 도 28의 다이 공급부의 주요부를 나타내는 개략 단면도이다.
도 31은 도 28의 플립 칩 본더로 실시되는 본딩 방법을 나타내는 흐름도이다.
이하, 실시 형태, 변형예 및 실시예에 대하여, 도면을 이용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙여 반복되는 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해서, 실제의 양태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표시되는 경우가 있지만, 어디까지나 일례이지, 본 발명의 해석을 한정하는 것은 아니다.
팬아웃형 웨이퍼 레벨 패키지(Fan Out Wafer Level Package: FOWLP)는 칩 면적을 초과하는 넓은 영역에 재배선층을 형성하는 패키지이다. 팬아웃형 패널 레벨 패키지(Fan Out Panel Level Package: FOPLP)는, FOWLP의 일괄 제조의 사고 방식을 더욱 추진시킨 것이다. FOWLP는, 예를 들어 직경이 300㎜인 웨이퍼에 다수의 실리콘 다이를 얹어 패키지의 제조를 일괄적으로 실시함으로써, 패키지 1개당 제조 비용을 저감시킨다. 이 일괄 제조의 사고 방식을, 웨이퍼보다도 큰 패널(패널 형상의 기판)에 적용한 것이 FOPLP이다. 패널에는 프린트 기판 또는 유리 기판(예를 들어 액정 패널 제조용 기판 등)을 사용한다.
FOPLP의 제조 프로세스에는 많은 종류가 있지만, 그 하나로 임시 기판으로서의 패널(이하, '기판'이라고도 함) 위에 웨이퍼로부터 픽업한 다이를, 기판 위에 도포한 점착성의 기제를 통해 본딩하고 임시 고정하고 나서 밀봉 수지로 일괄 밀봉하고, 그 밀봉체를 기판으로부터 박리하여 재배선이나 패드(PAD)의 형성을 행하는 방법이 있다. 그 방법에서는 수율, 품질을 유지하기 위해서 기판 위에 정밀도 좋게 다이를 실장할 필요가 있어, 다이의 소형화, 고밀도 배선화에 의해 3 내지 5㎛ 등의 고정밀도가 요구되고 있다.
제조 장치의 고정밀도화를 위해, 기판 위에 미리 위치 결정의 기준이 되는 마크 등을 배치하여 얼라인먼트하는 방법이 생각되지만, 기판에 가공하여 타깃 마크를 형성하는 경우, 제조하는 부품 사이즈가 변경이 된 경우 등 기판(형(型)으로서)의 재사용이 곤란한 데다가, 기판 위에 3 내지 5㎛ 이내의 정밀도로 얼라인먼트 마크를 형성하기 위해서는 비용이 들고, 기판의 비용 상승은 패키지 가격의 상승으로 이어진다. 그 때문에, 마크가 없는 무지의 기판 위에 다이를 고정밀도로 실장할 필요가 있어, 제조 장치도 고가의 것으로 되어버린다. FOPLP의 비용 저감을 위해서는 고정밀도이고 또한 저가격으로 실장이 가능한 제조 장치의 실현이 필요하다.
또한, FOPLP에서는 사이즈가 크고(예를 들어, 515㎜×510㎜ 등), 위치 결정 기준이 마련되지 않은 기판 위에 다이를 3 내지 5㎛ 등의 고정밀도이고, 또한 대량으로 본딩할 필요가 있다. 그러나, 환경의 온도 변화나 프로세스에서 필요로 하는 기판 온도의 변화, 장치의 경시 변화 등에 따른 영향으로, 본딩 도중에 기판의 신축 등이 변화하는 경우가 있어, 본딩 후의 정밀도에 영향을 미친다.
그래서, 본 개시의 실시 형태에서는, 기판의 모서리나 에지 등의 기판의 외형의 특징으로서 계측할 수 있는 위치를 인식하여 기판의 기준 위치를 산출하고, 기준 위치에 기초하여 다이의 본딩을 행한다. 기판 외형의 특징의 인식은, 하나의 기판에 있어서의 본딩 중에 복수회 행하고, 기준 위치 등을 수정하여, 다이의 본딩을 행한다. 이에 의해, 본딩 도중에 기판의 신축 등의 변화에 따른 본딩 정밀도에대한 영향을 저감시키는 것이 가능하다. 본 실시 형태는 FOPLP의 임시 기판 외에 FOWLP의 웨이퍼에도 적용 가능하다.
<제1 실시 형태>
제1 실시 형태는 FOPLP를 대상으로 하고, 무지이고 마크가 없는 직사각 형상의 기판의 모서리 또는 에지를 인식하고, 위치 계측함으로써, 기판의 위치와 사이즈, 신축을 보정하면서 다이를 본딩한다. 이것에 대하여 도 1 내지 도 6을 이용하여 설명한다. 도 1은 실시 형태에 있어서의 다이 본딩 장치의 개요를 나타내는 도면이다. 도 2는 제1 실시 형태에 있어서의 기판을 나타내는 상면도이다. 도 3은 도 2의 기판의 중심의 산출을 설명하는 상면도이다. 도 4는 기판의 중심을 기준으로 다이를 본딩한 상태를 나타내는 상면도이다. 도 5는 기판의 신축을 설명하는 상면도이다. 도 6은 기판의 신축을 보정하여 기판의 중심을 기준으로 다이를 본딩한 상태를 나타내는 상면도이다.
도 1에 도시한 바와 같이, 제1 실시 형태에 있어서의 다이 본딩 장치 BD는, 기판 P를 고정하는 본드 스테이지 BS와, 기판 P에 다이 D를 본딩하는 본딩 헤드 BH와, 다이 D나 기판 P를 촬상하는 촬상 장치 CM과, 본딩 헤드 BH 및 촬상 장치 CM을 제어하는 제어 장치 CNT를 구비한다. 본드 스테이지 BS는 기판 P를 고정하기 위한 진공 흡착하는 기구 및 기판 P를 가열하는 기구를 구비한다. 제어 장치 CNT는 도시하지 않은 CPU와 그 CPU가 실행하는 프로그램이나 데이터를 저장하는 기억 장치 MM을 구비한다.
제1 실시 형태의 본딩 방법에 대하여 도 2 내지 도 6을 이용하여 이하에 설명한다.
(스텝 1)
우선, 기판 P가 다이 본딩 장치 BD의 본드 스테이지 BS에 반입되면 기판 P의 모서리나 에지 등 기판 P의 외형의 특징으로서 계측할 수 있는 위치를 인식하고, 초기 위치를 보존한다. 여기서, 도 2에 도시한 바와 같이, 기판 P는 평면에서 볼 때 직사각 형상이며, 한 변은 X축 방향으로 연장되고, 한 변에 교차하는 다른 변은 Y축 방향으로 연장된다.
예를 들어, 제어 장치 CNT는, 기판 P를 본드 스테이지 BS로 반송하여, 기판 P를 진공 흡착한 후, 바로 기판 P의 모서리의 인식 동작을 개시한다. 도 2에 도시한 바와 같이, 인식 동작에서는, 제어 장치 CNT는, 기판 P의 모서리 CRU, CLU, CLD, CRD 중 적어도 2개의 모서리를 촬상 장치 CM으로 촬상하여, 기판 P의 모서리의 위치를 인식(계측)하고, 그 위치 및 거리를 기억 장치 MM에 보존한다.
(스텝 2)
스텝 1에서 계측한 기판 P의 모서리의 위치로부터 기판 P의 중심이나 모서리 등 기준이 되는 위치(기판 기준 위치)를 정의한다.
예를 들어, 도 3에 도시한 바와 같이, 기판 P의 우측 상단의 모서리 CRU 및 좌측 상단의 모서리 CLU의 2점을 인식하여 위치 계측하고, 기판 P의 상변의 직선 SL1을 정의하여 산출하고, 모서리 CRU와 모서리 CLU의 2점의 중점 CP1을 산출한다. 이 중점 CP1로부터 상변의 직선 SL1에 수직인 직선 SL2를 산출하고, 기판 P의 사이즈(안 길이의 치수의 1/2의 위치)로부터 기판 P의 중심 CN을 산출한다. 중심 CN을 기준으로 상변의 직선 SL1의 기울기로 기판 위의 XY 좌표계를 정의한다. 여기서, 중심 CN은 기판 기준 위치의 일례이다.
(스텝 3)
기판 기준 위치로부터 다이 D를 본딩하는 위치를 미리 등록해 두고, 그 위치에 다이 D를 순차 본딩한다.
예를 들어, 도 4에 도시한 바와 같이, 좌측 하방의 다이 D가 본딩되는 위치는 기판 기준 위치로서의 중심 CN으로부터 X 방향으로 -x1, Y 방향으로 -y1의 위치이며, 그 좌표는 (-x1, -y1)이다. 우선, 제어 장치 CNT는 본딩 헤드 BH에 의해 다이 D를 미리 등록된 16(=4×4)군데의 위치에 본딩한다.
(스텝 4)
일정 시간 또는 일정 개수 등, 시간 경과에 비견되는 설정에 기초하여 그 기간이 경과되면 다시 기판 P의 모서리 등 스텝 1에서 미리 계측 등록한 초기 위치의 장소를 계측하고, 초기 위치로부터의 변위를 계측한다.
예를 들어, 제어 장치 CNT는 16군데의 위치에 다이 D를 모두 본딩했을 때, 도 5에 도시한 바와 같이, 스텝 1과 마찬가지로 기판 P의 모서리 CRU, CLU, CLD, CRD의 인식 동작을 행하고, 스텝 2와 마찬가지로 기판 P의 중심 CN을 산출한다. 도 5에서는, 기판 P는 2점 파선으로 나타낸 초기 상태보다도 축소되어 있다.
(스텝 5)
스텝 4에 있어서의 계측한 결과로부터 기판 기준 위치의 변화, 신축 변화 등을 산출하고, 기판 기준 위치 및 기판 사이즈를 수정한다.
예를 들어, 제어 장치 CNT는, 스텝 2에서 산출한 기판 P의 중심 CN 및 스텝 4에서 산출한 기판 P의 중심 CN과, 스텝 1에서 산출한 2개의 모서리의 거리에 기초하여 산출된 기판 P의 사이즈 및 스텝 4에서 산출한 2개의 모서리의 거리에 기초하여 산출된 기판 P의 사이즈에 기초하여 기판 P의 중심 CN 및 기판 P의 사이즈를 수정한다.
(스텝 6)
수정된 기판 기준 위치 및 기판 사이즈의 정보에 기초하여, 미리 등록되어 있는 다이 D를 본딩하는 위치를 수정된 기판 기준 위치를 기준으로 하여 신축, 기울기를 수정하여, 다이 D를 본딩한다. 이에 의해, 기판 기준 위치 및 기판 사이즈의 변화에 추종하여, 본딩할 수 있다.
예를 들어, 제어 장치 CNT는 스텝 5에서 산출한 중심 CN 및 기판 사이즈에 기초하여, 다음의 16군데의 본딩하는 위치를 미리 등록되어 있는 위치를 수정하여 산출한다. 제어 장치 CNT는 수정된 16군데의 본딩하는 위치에 기초하여 다이 D를 기판 P에 본딩한다.
실시 형태에 따르면, 마크가 없는 기판에서도 보다 고정밀도로, 열수축 등의 영향도 저감시켜 본딩하는 것이 가능해진다. 또한, 본드 스테이지 BS는 가열되지만, 열수축에 의한 기준 위치나 기판 사이즈의 변화에 추종할 수 있으므로, 기판이 본드 스테이지 BS로 반송되었을 때의 온도에 관계없이, 상술한 스텝 1을 실시하는 것이 가능하다. 따라서, 인식 동작도 대기 시간이 필요없다.
<제1 실시 형태의 변형예>
이하, 제1 실시 형태의 대표적인 변형예에 대하여 몇 가지 예시한다. 이하의 변형예의 설명에 있어서, 상술한 실시 형태에서 설명되어 있는 것과 동일한 구성 및 기능을 갖는 부분에 대하여는, 상술한 실시 형태와 동일한 부호가 사용될 수 있도록 한다. 그리고 이러한 부분의 설명에 대해서는, 기술적으로 모순되지 않는 범위 내에 있어서, 상술한 실시 형태에 있어서의 설명이 적절히 원용될 수 있도록 한다. 또한, 상술한 실시 형태의 일부, 및 복수의 변형예의 전부 또는 일부가, 기술적으로 모순되지 않는 범위 내에 있어서, 적절하게 복합적으로 적용될 수 있다.
(제1 변형예)
기판 P의 중심 및 기울기의 산출 방법은 도 3에 도시한 방법 이외에도 몇 가지 있다. 제1 변형예에 대하여 도 7을 이용하여 설명한다. 도 7은 제1 실시 형태의 제1 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 7에 도시한 바와 같이, 기판 P의 우측 상단의 모서리 CRU 및 좌측 상단의 모서리 CLU의 2점을 인식하여 위치 계측하고, 기판 P의 상변의 직선 SL1을 정의하여 산출하고, 모서리 CRU와 모서리 CLU의 2점의 중점 CP1을 산출한다. 이 중점 CP1로부터 상변의 직선 SL1에 수직인 직선 SL2를 정의하여 산출한다. 기판 P의 우측 상단의 모서리 CRU 및 우측 하단의 모서리 CRD의 2점을 인식하여 위치 계측하고, 기판 P의 우변의 직선 SL3을 정의하여 산출하고, 모서리 CRU와 모서리 CRD의 2점의 중점 CP2를 산출한다. 이 중점 CP2로부터 우변의 직선 SL3에 수직인 직선 SL4를 정의하여 산출한다. 2개의 직교하는 직선 SL2, SL4의 교점을 기판 P의 중심 CN으로서 산출한다. 중심 CN을 기준으로 상변의 직선 SL1 또는 우변의 직선 SL3의 기울기로 기판 위의 XY 좌표계를 정의한다.
(제2 변형예)
제2 변형예에 대하여 도 8을 이용하여 설명한다. 도 8은 제1 실시 형태의 제2 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 8에 도시한 바와 같이, 기판 P의 모서리 CRU, CLU, CLD, CRD의 4점을 인식하여 위치 계측하고, 대각의 모서리를 연결하는 직선인 대각선 SL5, SL6을 2개 정의하고, 2개의 대각선 SL5, SL6의 교점을 중심 CN으로서 산출한다. 대각선 SL5, SL6의 중선 SL7, SL8을 정의하고, 중심 CN을 기준으로 대각선 SL7 또는 대각선 SL8의 기울기로 기판 위의 XY 좌표계를 정의한다.
(제3 변형예)
제3 변형예에 대하여 도 9를 이용하여 설명한다. 도 9는 제1 실시 형태의 제3 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 9에 도시한 바와 같이, 기판 P의 좌우의 2변의 에지 EG1, EG2를 인식하여 위치 계측하고, 에지 EG1, EG2의 2점을 연결하는 직선 SL9를 정의하여 산출하고, 직선 SL9의 중점 CP3을 산출한다. 이 중점 CP3으로부터 직선 SL9에 수직인 직선 SL10을 정의하여 산출한다. 직선 SL10 상에 있어서의 기판 P의 상하의 2변의 에지 EG3, EG4를 인식하여 위치 계측한다. 에지 EG3, EG4의 중점을 중심 CN으로서 산출한다. 중심 CN을 기준으로 직선 SL9 또는 직선 SL10의 기울기로 기판 위의 XY 좌표계를 정의한다.
(제4 변형예)
제4 변형예에 대하여 도 10을 이용하여 설명한다. 도 10은 제1 실시 형태의 제4 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 10에 도시한 바와 같이, 기판 P의 상변의 2점의 에지 EG5, EG6을 인식하여 위치 계측하고, 에지 EG5, EG6의 2점을 연결하는 직선 SL11을 정의하고, 직선 SL11을 기판 P의 기울기로 한다. 직선 SL11에 평행한 직선을 직선 SL11로부터 기판 P의 폭의 1/2의 부분으로 정의하고, 직선 SL12라 한다. 직선 SL12 위에서 기판 P의 좌우의 2변의 에지 EG7, EG8을 인식하여 위치 계측하고, 그 중점 CP4를 구한다. 이 중점 CP4를 통과하고, 직선 SL11 및 직선 SL12에 수직인 직선을 직선 SL13이라고 정의한다. 직선 SL13 위의 기판 P의 하변의 에지 EG9를 인식하여 위치 계측하고, 직선 SL11과 에지 EG9의 거리를 산출한다. 직선 SL11과 직선 SL13의 교점 CP1로부터, 산출한 직선 SL11과 에지 EG9의 거리 1/2의 점을 중심 CN으로서 산출한다.
(제5 변형예)
제5 변형예에 대하여 도 11을 이용하여 설명한다. 도 11은 제1 실시 형태의 제5 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 11에 도시한 바와 같이, 기판 P의 좌측 상단의 에지 EG10, EG11을 인식하여 교점 위치를 계측하고, 기판 P의 모서리 CLU를 구한다. 다음에 기판 P의 우측 하단의 에지 EG12, EG13을 인식하여 교점 위치를 계측하고, 기판 P의 모서리 CRD를 구한다. 2개의 모서리 CLU, CRD를 연결하는 직선 SL14를 정의하고, 직선 SL14 위의, 2개의 모서리 CLU, CRD를 연결하는 중점을 산출하고, 그것을 중심 CN이라 한다. 중심 CN을 기준으로 대각선 SL14의 기울기로부터 XY 방향의 직선 SL15, SL16을 정의하고, 기판 위의 XY 좌표계를 정의한다.
(제6 변형예)
제6 변형예에 대하여 도 12를 이용하여 설명한다. 도 12는 제1 실시 형태의 제6 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 12에 도시한 바와 같이, 기판 P의 상하의 2변의 에지 EG14, EG15를 인식하여 위치 계측하고, 그 중점 CP5를 구한다. 마찬가지로 2변의 에지 EG16, EG17을 인식하여 위치 계측하고, 그 중점 CP6을 구한다. 2개의 중점 CP5, CP6을 통과하는 직선 SL17을 정의하고, 직선 SL17 위에 있는 기판 P의 좌우의 에지 EG18, EG19를 인식하여 위치 계측하고, 그 중점을 중심 CN이라 한다. 중심 CN을 기준으로 직선 SL17의 기울기로 기판 위의 XY 좌표를 정의한다.
(제7 변형예)
제7 변형예에 대하여 도 13을 이용하여 설명한다. 도 13은 제1 실시 형태의 제7 변형예에 있어서의 기판의 중심 및 기울기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 13에 도시한 바와 같이, 기판 P의 상하의 2변의 에지 EG20, EG21을 인식하여 위치 계측하고, 그 중점 CP7을 구한다. 마찬가지로 2변의 에지 EG22, EG23을 인식하여 위치 계측하고, 그 중점 CP8을 구한다. 계속해서 기판 P의 좌우의 2변의 에지 EG24, EG25를 인식하여 위치 계측하고, 그 중점 CP9를 구한다. 마찬가지로 2변의 에지 EG26, EG27을 인식하여 위치 계측하고, 그 중점 CP10을 구한다. 2개의 중점 CP7, CP8을 통과하는 직선 SL22를 정의한다. 또한, 2개의 중점 CP9, CP10을 통과하는 직선 SL23을 정의한다. 2개의 직선 SL22, SL23의 교점을 구하고, 그 점을 중심 CN이라 한다. 중심 CN을 기준으로 직선 SL22 또는 직선 SL23의 기울기로 기판 위의 XY 좌표계를 정의한다.
<제2 실시 형태>
제2 실시 형태는 FOWLP를 대상으로 하고, 무지이고 마크가 없는 원 형상의 기판으로서의 웨이퍼의 에지를 인식하고, 위치 계측함으로써, 기판의 위치와 사이즈, 신축을 보정하면서 다이를 본딩한다.
우선, 제2 실시 형태에 있어서의 본드 스테이지에 대하여 도 14를 이용하여 설명한다. 도 14는 제2 실시 형태에 있어서의 본드 스테이지를 나타내는 상면도이다. 제2 실시 형태에 있어서의 다이 본딩 장치 BD는, 기판 P 및 기판 P를 고정하는 본드 스테이지 BS가 제1 실시 형태와 다르지만, 그 밖에는 제1 실시 형태와 마찬가지이다.
도 14에 도시한 바와 같이, 본드 스테이지 BS는 FOPLP용 직사각 형상의 기판(패널) 및 FOWLP용 원 형상의 기판(웨이퍼)의 양쪽을 진공 흡착 및 가열하도록 구성되어 있다. 직사각 형상의 기판은, 예를 들어 515㎜×510㎜ 크기의 기판이 적재 가능하며, 원 형상의 기판은, 예를 들어 12인치 및 8인치의 웨이퍼 사이즈의 기판이 적재 가능하다.
본드 스테이지 BS는, 중앙의 원에 원 형상의 기판용 진공 흡착용 홈 VT1 및 히터 HT1과, 외주에 직사각 형상의 기판용 진공 흡착 홈 VT2 및 히터 HT2와, 기판 반송 지그용 릴리프 구멍 EH1, EH2를 구비한다. 릴리프 구멍 EH1은 후술하는 기판 보유 지지 갈고리 WSC용이며, 릴리프 구멍 EH2는 후술하는 기판 위치 결정 갈고리 WPM용이다. 원 형상의 기판을 적재하는 경우에는, 중앙의 원의 히터 HT1 및 진공 흡착 홈 VT1만을 사용하고, 직사각 형상의 기판을 적재하는 경우에는, 중앙의 원의 히터 HT1과 외주의 히터 HT2 및 진공 흡착 홈 VT1, VT2를 사용한다.
다음으로, 기판 반송 지그에 대하여 도 15를 이용하여 설명한다. 도 15는 제2 실시 형태에 있어서의 기판 반송 지그를 설명하는 도면이며, 도 15의 (a)는 기판 반송 지그를 나타내는 상면도이며, 도 15의 (b)는 기판 반송 지그가 본드 스테이지에 적재되기 전의 상태를 나타내는 도 15의 (a)의 A-A선에 있어서의 단면도이며, 도 15의 (c)는 기판 반송 지그가 본드 스테이지에 적재된 상태를 나타내는 도 15의 (a)의 A-A선에 있어서의 단면도이다.
기판 반송 지그 WC는, 중앙에 구멍이 형성된 직사각 형상의 기판 WCS와, 기판 P를 보유 지지하는 4군데에서 보유 지지하는 4개의 기판 보유 지지 갈고리 WSC와, 기판 위치 결정 갈고리 WPM을 구비한다. 도 15의 (b)에 도시한 바와 같이, 기판 보유 지지 갈고리 WSC는, 기판 WCS의 상면에 맞닿아 고정되는 부분 WSCa와, 기판 P의 하면에 맞닿아 기판 P를 보유 지지하는 부분 WSCb를 갖는다. 기판 P를 보유 지지하는 부분 WSCb의 상면은, 기판 P의 하면과 맞닿는다. 도 15의 (c)에 도시한 바와 같이, 기판 P를 보유 지지하는 부분 WSCb는 본드 스테이지 BS의 릴리프 구멍에 매몰되어 기판 P의 하면이 본드 스테이지 BS의 상면과 맞닿도록 구성되어 있다. 기판 위치 결정 갈고리 WPM이 기판 P에 형성되어 있는 노치(절결) NT에 감합되어 기판 P가 위치 결정된다.
제2 실시 형태의 본딩 방법에 대하여 도 16 내지 도 19를 이용하여 설명한다. 도 16은 제2 실시 형태에 있어서의 기판의 중심을 산출하는 방법을 설명하는 상면도이다. 도 17은 기판의 에지 검출을 설명하는 도면이며, 도 17의 (a)는 에지 EG31, 도 17의 (b)는 에지 EG32, 도 17의 (c)는 에지 EG33, 도 17의 (d)는 에지 EG34의 확대도이다. 도 18은 기판의 기울기 검출을 설명하는 도면이며, 도 18의 (a)는 기울기가 없는 상태를 나타내는 상면도이며, 도 18의 (b)는 기울기가 있는 상태를 나타내는 상면도이다. 도 19는 노치의 위치를 계측하는 방법을 설명하는 도면이며, 도 19의 (a)는 패턴 매칭에 의한 방법, 도 19의 (b)는 형상에 의한 방법을 나타내는 상면도이다.
제2 실시 형태의 본딩 방법에 대하여, 제1 실시 형태와 상이한 점을 중심으로 도 16 내지 도 19를 이용하여 이하에 설명한다.
(스텝 1)
우선, 기판 반송 지그 WC에 보유 지지된 기판 P가 다이 본딩 장치 BD의 본드 스테이지 BS에 반입되면 기판 P의 에지 등 기판 P의 외형의 특징으로서 계측할 수 있는 위치를 인식하고, 초기 위치를 보존한다. 여기서, 도 16에 도시한 바와 같이, 기판 P는 평면에서 볼 때 원 형상이다.
예를 들어, 제어 장치 CNT는, 기판 반송 지그 WC에 의해 보유 지지된 기판 P를 본드 스테이지 BS로 반송하여, 기판 P를 진공 흡착한 후, 바로 기판 P의 에지의 인식 동작을 개시한다. 도 16에 도시한 바와 같이, 인식 동작에서는, 제어 장치 CNT는, 기판 P의 4개의 에지를 촬상 장치 CM으로 촬상하여, 기판 P의 4개의 에지의 위치를 인식(계측)하고, 그 위치 및 거리를 기억 장치 MM에 보존한다.
(스텝 2)
스텝 1에서 계측한 기판 P의 4개의 에지의 위치로부터 기판 P의 중심 등 기준이 되는 위치(기판 기준 위치) 및 기판 P의 크기를 정의한다.
예를 들어, 도 16에 도시한 바와 같이, 기판 P의 좌우의 2개의 에지 EG31, EG32를 인식하여 위치 계측하고, 에지 EG31, EG32의 2점을 연결하는 직선 SL31을 정의하여 산출하고, 직선 SL31의 중점 CP31을 산출한다. 이 중점 CP31로부터 직선 SL31에 수직인 직선 SL32를 정의하여 산출한다. 직선 SL32 위에서의 기판 P의 상하의 2개의 에지 EG33, EG34를 인식하여 위치 계측한다. 에지 EG33, EG34의 중점을 중심 CN으로서 산출한다. 또한, 중심 CN과 에지 EG31, EG32, EG33, EG34의 위치로부터 기판 P의 크기로서의 반경(R)을 산출한다. 또한, 에지 EG31, EG32, EG33, EG34의 검출은 촬상 장치 CM에 의한 에지 스캔에 의해 행하지만, 레이저 높이 센서 등에 의한 높이 스캔으로 변화 위치를 계측해도 된다.
기판 P의 설치 기울기를 계측하는 경우에는 기판 P의 중심 CN을 산출 후, 기판 P에 설치된 위치 결정 노치 NT의 위치를 계측해서 중심 CN의 위치(Xc, Yc)와, 노치 NT의 위치(X, Y)로부터 축을 정의하고, 기울기를 산출한다. 노치 NT의 위치 산출 방법으로서는, 도 19의 (a)에 도시한 바와 같이 패턴 인식(패턴 매칭)으로 노치 NT의 위치를 계측하도록 해도 되고, 도 19의 (b)에 도시한 바와 같이 형상 에지 인식에 의해 노치 NT의 위치를 계측하도록 해도 된다.
(스텝 3)
제1 실시 형태와 마찬가지로, 기판 기준 위치로부터 다이 D를 본딩하는 위치를 미리 등록해 두고, 그 위치에 기준 다이 D를 순차 본딩한다.
(스텝 4)
제1 실시 형태와 마찬가지로, 일정 시간 또는 일정 개수 등, 시간 경과에 비견되는 설정에 기초하여 그 기간이 경과되면 다시 기판 P의 에지를 스텝 1에서 미리 계측 등록한 초기 위치의 장소를 계측하고, 초기 위치로부터의 변위를 계측한다.
(스텝 5)
제1 실시 형태와 마찬가지로, 스텝 4에 있어서의 계측한 결과로부터 기판 기준 위치의 변화, 신축 변화 등을 산출하고, 기판 기준 위치 및 기판 사이즈를 수정한다.
(스텝 6)
제1 실시 형태와 마찬가지로, 수정된 기판 기준 위치 및 기판 사이즈의 정보에 기초하여, 미리 등록되어 있는 다이 D를 본딩하는 위치를 수정된 기판 기준 위치를 기준으로 하여 수정하고, 다이 D를 본딩한다.
제2 실시 형태에서는, 본드 스테이지 위에 설치된 웨이퍼의 중심(기판 기준 위치)과 반경(기판 사이즈)을 검출하고, 중심 기준으로 위치의 얼라인먼트, 반경 변화로 신축 보정을 실시한다. 이에 의해, 열수축에 의한 기판 기준 위치 및 기판 사이즈의 변화에 추종하여, 본딩할 수 있다.
<제2 실시 형태의 변형예>
이하, 제2 실시 형태의 대표적인 변형예에 대하여 몇 가지 예시한다. 이하의 변형예의 설명에 있어서, 상술한 실시 형태에서 설명되어 있는 것과 동일한 구성 및 기능을 갖는 부분에 대해서는, 상술한 실시 형태와 동일한 부호가 사용될 수 있도록 한다. 그리고 이러한 부분의 설명에 대해서는, 기술적으로 모순되지 않는 범위 내에 있어서, 상술한 실시 형태에 있어서의 설명이 적절히 원용될 수 있도록 한다. 또한, 상술한 실시 형태의 일부, 및 복수의 변형예의 전부 또는 일부가, 기술적으로 모순되지 않는 범위 내에 있어서, 적절하게 복합적으로 적용될 수 있다.
(제1 변형예)
제2 실시 형태의 처리는 간편하지만, 매회 4점의 계측이 필요해서 시간이 걸린다. 그래서, 제1 변형예에서는, 3점의 에지의 측정 결과로부터, 최소제곱법으로 근사원을 산출하고, 근사원의 중심(Xc, Yc), 반경(R)을 구한다. 측정점이 3점이면 끝나, 4점에 비해 측정 시간의 단축이 가능하다.
제1 변형예의 본딩 방법에 대하여 도 20 내지 도 22를 이용하여 설명한다. 도 20은 제2 실시 형태의 제1 변형예에 있어서의 기판의 중심을 산출하는 방법을 설명하는 상면도이다. 도 21은 최소 제곱법으로 근사원을 산출하고, 근사원의 중심(Xc, Yc), 반경(R)을 구하는 방법을 설명하는 도면이다. 도 21은 최소제곱법으로 근사원을 산출하고, 근사원의 중심(Xc, Yc), 반경(R)을 구하는 방법에 사용하는 식을 나타내는 도면이다.
제2 실시 형태와 상이한 점을 중심으로 이하에 설명한다.
(스텝 1)
도 20에 도시한 바와 같이, 인식 동작에서는, 제어 장치 CNT는, 기판 P의 3개의 에지를 촬상 장치 CM으로 촬상하여, 기판 P의 3개의 에지의 위치를 인식(계측)하고, 그 위치 및 거리를 기억 장치 MM에 보존한다.
(스텝 2)
스텝 1에서 계측한 기판 P의 3개의 에지의 위치로부터 기판 P의 중심 등 기준이 되는 위치(기판 기준 위치) 및 기판 P의 크기를 정의한다.
예를 들어, 도 20에 도시한 바와 같이, 기판 P의 좌우의 2개의 에지 EG31, EG32를 인식하여 위치 계측하고, 에지 EG31, EG32의 2점을 연결하는 직선 SL31을 정의하여 산출하고, 직선 SL31의 중점 CP31을 산출한다. 이 중점 CP31로부터 직선 SL31에 수직인 직선 SL32를 정의하여 산출한다. 직선 SL32 위에 있어서의 기판 P 의 아래의 에지 EG33을 인식하여 위치 계측한다.
여기서, 복수의 측정점(xi, yi)으로부터 원을 최소제곱법으로 근사하고, 원의 중심(Xc, Yc)을 산출하는 방법에 대하여 도 21 및 도 22를 이용하여 설명한다. 또한, 도 21에 도시한 바와 같이, 측정점은 3점 이상 있으면 근사원을 산출 가능하다.
근사하는 원의 중심 CN의 좌표(Xc, Yc)를 (a, b), 반경을 r로 하면, 근사하는 원의 식은, 도 22에 도시한 식 (1)로 표시된다. 식 (1)을 변형하여, 도 22에 도시한 식 (2)와 같이 변형할 수 있다. 여기서, 식 (2)의 파라미터 A, B, C는, 도 22에 도시한 식 (3)으로 표시된다.
복수의 측정점(xi, yi)(i=1 내지 n)을 사용하여, 최소제곱법에 의해 파라미터 A, B, C를 산출한다. 즉, 도 22에 도시한 식 (4)를 이용하여 파라미터 A, B, C를 산출한다.
식 (4)를 파라미터 A, B, C로 편미분하면, 도 22에 도시한 식 (5), (6), (7)과 같이 된다. 식 (5), (6), (7)을 행렬식으로 표현하면, 도 22에 도시한 식 (8)과 같이 되고, 식 (8)을 변형하면, 도 22에 도시한 식 (9)와 같이 된다. 식 (9)로부터 파라미터 A, B, C를 산출한다.
식 (9)로부터 산출한 A, B를 식 (3)에 대입해서 (a, b)를 산출한다. 식 (3)으로부터 산출한 (a, b) 및 식 (9)로부터 산출한 C를 식 (3)에 대입해서 r을 산출한다. 여기서, r은 제2 실시 형태의 기판 P의 반경(R)에 대응한다.
(제2 변형예)
제2 변형예에 대하여 도 23을 이용하여 설명한다. 도 23은 제2 실시 형태의 제2 변형예에 있어서의 기판의 중심 및 크기의 산출 방법을 설명하는 상면도이다.
예를 들어, 도 23에 도시한 바와 같이, 기판 P의 좌우의 2개의 에지 EG31, EG32를 인식하여 위치 계측하고, 에지 EG31, EG32의 2점을 연결하는 직선 SL31을 정의하여 산출하고, 직선 SL31의 중점 CP31을 산출한다. 이 중점 CP31로부터 직선 SL31에 수직인 직선 SL32를 정의하여 산출한다.
에지 EG32로부터 직선 SL31에 수직인 직선 SL33을 정의하여 산출한다. 직선 SL33 위에 있어서의 기판 P의 에지 EG34를 인식하여 위치 계측한다. 직선 SL33의 중점 CP32를 산출하고, 이 중점 CP32로부터 직선 SL33에 수직인 직선 SL34를 정의하여 산출한다. 2개의 직선 SL32, SL34의 교점으로부터 원의 중심(Xc, Yc)을 산출한다. 에지 EG31, EG34의 2점을 연결하는 직선 SL35를 정의하고, 이 중점인 원의 중심을 산출한다. 산출한 2개의 원의 중심을 비교 확인한다.
반경(R)은 에지 EG31, EG32, EG34와 중심(Xc, Yc)의 각각의 거리의 평균으로 한다. 또는, 에지 EG31, EG32, EG34의 3점으로 형성하는 삼각형의 각 변의 길이를 a, b, c로 하여, 삼각형의 외접원의 반경을 산출하는 도 23에 도시한 식 (10)에 의해 반경(R)을 산출한다. 제1 변형예와 마찬가지로, 에지 EG31, EG32, EG34의 3점의 최소제곱법에 의한 중심(Xc, Yc) 및 반경(R)의 산출 결과와 비교하여 평균해도 된다.
제2 변형예에 의하면, 제1 변형예와 마찬가지로 측정점이 3점이면 끝나, 제2 실시 형태의 4점에 비해 측정 시간의 단축이 가능하다.
(제3 변형예)
제3 변형예에 있어서의 본드 스테이지에 대하여 도 24를 이용하여 설명한다. 도 24는 제2 실시 형태의 제3 변형예에 있어서의 본드 스테이지를 나타내는 상면도이다.
도 24에 도시한 바와 같이, 제3 변형예의 본드 스테이지 BS는, 제2 실시 형태와 마찬가지로 FOPLP용 직사각 형상의 기판(패널) 및 FOWLP용 원 형상의 기판(웨이퍼)의 양쪽을 진공 흡착 및 가열하도록 구성되어 있다. 본드 스테이지 BS는, 중앙의 원에 원 형상의 기판용 진공 흡착용 홈 VT1 및 히터 HT1과, 외주에 직사각 형상의 기판용 진공 흡착 홈 VT2 및 히터 HT2와, 기판 반송 지그용 릴리프 홈 ET를 구비한다. 원 형상의 기판을 적재하는 경우에는, 중앙의 원의 히터 HT1 및 진공 흡착 홈 VT1만을 사용하고, 직사각 형상의 기판을 적재하는 경우에는, 중앙의 원의 히터 HT1과 외주의 히터 HT2 및 진공 흡착 홈 VT1과 VT2를 사용한다.
다음으로, 기판 반송 지그에 대하여 도 25를 이용하여 설명한다. 도 25는 제2 실시 형태의 제3 변형예에 있어서의 기판 반송 지그를 설명하는 도면이며, 도 25의 (a)는 기판 반송 지그를 나타내는 상면도이며, 도 25의 (b)는 기판 반송 지그가 본드 스테이지에 적재되기 전의 상태를 나타내는 도 25의 (a)의 A-A선에 있어서의 단면도이며, 도 25의 (c)는 기판 반송 지그가 본드 스테이지에 적재된 상태를 나타내는 도 25의 (a)의 A-A선에 있어서의 단면도이다.
기판 반송 지그 WC는, 중앙에 구멍이 형성된 직사각 형상의 기판 WCS와, 기판 위치 결정 갈고리 WPM을 구비한다. 도 25의 (b)에 도시한 바와 같이, 기판 WCS는, 기판 P의 하면에 맞닿아 기판 P를 보유 지지하는 부분 WSCb를 갖는다. 기판 P를 보유 지지하는 부분 WSCb의 상면은, 기판 P의 하면과 맞닿는다. 도 25의 (c)에 도시한 바와 같이, 기판 P를 보유 지지하는 부분 WSCb는 본드 스테이지 BS의 릴리프 홈 ET에 매몰되어 기판 P의 하면이 본드 스테이지 BS의 상면과 맞닿도록 구성되어 있다. 기판 위치 결정 갈고리 WPM이 기판 P에 형성되어 있는 노치(절결) NT에 감합되어 기판 P가 위치 결정된다.
(제4 변형예)
제4 변형예에 있어서의 본드 스테이지에 대하여 도 26을 이용하여 설명한다. 도 26은 제4 변형예에 있어서의 본드 스테이지를 나타내는 상면도이다.
도 26에 도시한 바와 같이, 제4 변형예의 본드 스테이지 BS는, 제2 실시 형태와 마찬가지로 FOPLP용 직사각 형상의 기판(패널) 및 FOWLP용 원 형상의 기판(웨이퍼)의 양쪽을 진공 흡착 및 가열하도록 구성되어 있다. 본드 스테이지 BS는, 중앙의 원에 원 형상의 기판용 진공 흡착용 홈 VT1 및 히터 HT1과, 외주에 직사각 형상의 기판용 진공 흡착 홈 VT2 및 히터 HT2와, 중앙 분리 홈 ST를 구비한다. 원 형상의 기판을 적재하는 경우에는, 중앙 분리 홈 ST의 내측의 히터 HT1 및 진공 흡착 홈 VT1만을 사용한다. 이 경우, 중앙 분리 홈 ST의 내측만이 수㎜ 밀려 올라가서, 기판 P를 들어 올려 서포트한다. 직사각 형상의 기판을 적재하는 경우에는, 중앙 분리 홈 ST의 내측의 히터 HT1과 외주의 히터 HT2 및 진공 흡착 홈 VT1과 VT2를 사용한다.
다음으로, 기판 반송 지그에 대하여 도 27을 이용하여 설명한다. 도 27은 제2 실시 형태의 제4 변형예에 있어서의 기판 반송 지그를 설명하는 도면으로, 도 27의 (a)는 기판 반송 지그를 나타내는 상면도이고, 도 27의 (b)는 기판 반송 지그가 본드 스테이지에 적재되기 전의 상태를 나타내는 도 27의 (a)의 A-A선에 있어서의 단면도이며, 도 27의 (c)는 기판 반송 지그가 본드 스테이지에 적재된 상태를 나타내는 도 27의 (a)의 A-A선에 있어서의 단면도이다.
도 27의 (a)에 도시한 바와 같이, 기판 반송 지그 WC는 중앙에 구멍이 형성된 직사각 형상의 기판 WCS를 구비한다. 도 27의 (b)에 도시한 바와 같이, 기판 WCS는, 기판 P의 하면에 맞닿아 기판 P를 보유 지지하는 부분 WSCb를 갖는다. 기판 P를 보유 지지하는 부분 WSCb의 상면은, 기판 P의 하면과 맞닿는다. 도 27의 (c)에 도시한 바와 같이, 기판 P를 보유 지지하는 부분 WSCb는 본드 스테이지 BS의 중앙 분리 홈 ST에 매몰되어 기판 P의 하면이 본드 스테이지 BS의 상면과 맞닿도록 구성되어 있다. 중앙 분리 홈 ST의 내측의 본드 스테이지 BS는 상승하여 기판 P를 지지한다. 또한, 상술한 바와 같이, 노치 NT의 위치를 측정할 수 있으므로, 제2 실시 형태의 기판 위치 결정 갈고리 WPM은 필요 없다.
이하, 실시예로서 FOPLP에 적용하는 예에 대하여 설명하지만, 이것으로 한정되는 것이 아니라, 제2 실시 형태에서 설명한 FOWLP에도 적용 가능하다.
실시예
도 28은 실시예에 있어서의 플립 칩 본더의 개략을 나타내는 상면도이다. 도 29는 도 28에 있어서 화살표 A 방향에서 보았을 때, 픽업 플립 헤드, 트랜스퍼 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
다이 본딩 장치로서의 플립 칩 본더(10)는, 크게 구별하여 다이 공급부(1)와, 픽업부(2)와, 트랜스퍼부(8)와, 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5)와, 기판 공급부(6K)와, 기판 반출부(6H)와, 각 부의 동작을 감시하고 제어하는 제어 장치(7)를 갖는다.
우선, 다이 공급부(1)는, 기판 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는, 분할된 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는 점선으로 나타낸 밀어올림 유닛(13)과, 웨이퍼 링 공급부(18)를 갖는다. 다이 공급부(1)는, 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하고, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다. 웨이퍼 링 공급부(18)는 웨이퍼 링(14)(도 29 참조)이 수납된 웨이퍼 카세트를 갖고, 순차 웨이퍼 링(14)을 다이 공급부(1)에 공급하고, 새로운 웨이퍼 링(14)으로 교환한다. 다이 공급부(1)는, 원하는 다이 D를 웨이퍼 링(14)으로부터 픽업할 수 있도록, 픽업 포인트에 웨이퍼 링(14)을 이동한다. 웨이퍼 링(14)은, 웨이퍼(11)가 고정되어, 다이 공급부(1)에 설치 가능한 지그이다.
픽업부(2)는, 다이 D를 픽업해서 반전하는 픽업 플립 헤드(21)와, 콜릿(22)을 승강, 회전, 반전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 이와 같은 구성에 의해, 픽업 플립 헤드(21)는, 다이를 픽업하고, 픽업 플립 헤드(21)를 180도 회전시키고, 다이 D의 범프를 반전시켜 하면을 향하여, 다이 D를 트랜스퍼 헤드(81)에 전달하는 자세로 한다.
트랜스퍼부(8)는, 반전된 다이 D를 픽업 플립 헤드(21)로부터 수취하고, 중간 스테이지(31)에 적재한다. 트랜스퍼부(8)는, 픽업 플립 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(82)을 구비하는 트랜스퍼 헤드(81)와, 트랜스퍼 헤드(81)를 Y 방향으로 이동시키는 Y 구동부(83)를 갖는다.
중간 스테이지부(3)는, 다이 D를 일시적으로 적재하는 중간 스테이지(31) 및 스테이지 인식 카메라(34)를 갖는다. 중간 스테이지(31)는 도시하지 않은 구동부에 의해 Y축 방향으로 이동 가능하다.
본딩부(4)는, 중간 스테이지(31)로부터 다이 D를 픽업하고, 반송되어 오는 기판 P 위에 본딩한다. 여기서, 기판 P로서 유리 패널을 사용한다. 본딩부(4)는, 픽업 플립 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y축 방향으로 이동시키는 구동부로서의 Y 빔(43)과, 기판 P 등을 촬상하고, 본딩 위치를 인식하는 촬상 장치로서의 기판 인식 카메라(44)와, X 빔(45)을 갖는다. 도 28에 도시한 바와 같이, X 빔(45)은 반송 레일(51, 52)의 근방에 마련되고, Y 빔(43)은, 본드 스테이지 BS 위를 걸치도록 Y축 방향으로 신장하고, 양단부는 X 빔(45)에 의해 X축 방향으로 이동 가능하게 지지되어 있다.
본딩 헤드(41)는, 진공 흡착에 의해 다이 D를 착탈 가능하게 보유 지지하는 콜릿(42)을 갖는 장치이며, Y축 방향 및 Z축 방향으로 왕복 이동 가능하게 Y 빔(43)에 설치되어 있다. 본딩 헤드(41)는 중간 스테이지(31)로부터 픽업한 다이 D를 보유 지지하여 반송하고, 본드 스테이지 BS에 흡착 고정된 기판 P 위에 다이 D를 설치하는 기능을 구비하고 있다. 또한, 본딩 헤드(41)가 X 빔(45)보다도 중간 스테이지(31)측으로 이동하는 경우에는, 콜릿(42)이 X 빔(45)보다도 높아지도록 본딩 헤드(41)가 상승한다.
이와 같은 구성에 의해, 본딩 헤드(41)는, 중간 스테이지(31)로부터 다이 D를 픽업하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판 P에 다이 D를 본딩한다. 본딩 헤드(41)는 실시 형태의 본딩 헤드 BH에 대응하고, 기판 인식 카메라(44)는 실시 형태의 촬상 장치 CM에 대응한다.
반송부(5)는, 기판 P가 X축 방향으로 이동하는 반송 레일(51, 52)을 구비한다. 반송 레일(51, 52)은 평행하게 마련된다. 이와 같은 구성에 의해, 기판 공급부(6K)로부터 기판 P를 반출하고, 반송 레일(51, 52)을 따라 본딩 위치까지 이동하고, 본딩 후 기판 반출부(6H)까지 이동하여, 기판 반출부(6H)에 기판 P를 전달한다. 기판 P에 다이 D를 본딩 중에, 기판 공급부(6K)는 새로운 기판 P를 반출하고, 반송 레일(51, 52) 위에서 대기한다.
제어 장치(7)는, 플립 칩 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다. 예를 들어, 제어 장치(7)는, 기판 인식 카메라(44) 및 기판 인식 카메라(44)로부터의 화상 정보, 본딩 헤드(41)의 위치 등의 각종 정보를 취득하여 메모리에 저장하고, 본딩 헤드(41)의 본딩 동작 등 각 구성 요소의 각 동작을 제어한다.
도 30은 도 28의 다이 공급부의 주요부를 나타내는 개략 단면도이다. 도 30에 도시한 바와 같이, 다이 공급부(1)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되고 복수의 다이 D가 점착된 다이싱 테이프(16)를 수평하게 위치 결정하는 지지 링(17)과, 다이 D를 상방으로 밀어올리기 위한 밀어올림 유닛(13)을 갖는다. 소정의 다이 D를 픽업하기 위해서, 밀어올림 유닛(13)은, 도시하지 않은 구동 기구에 의해 상하 방향으로 이동하고, 다이 공급부(1)는 수평 방향으로는 이동하도록 되어 있다.
다음으로, 실시예의 플립 칩 본더에 있어서 실시되는 본딩 방법(반도체 장치의 제조 방법)에 대하여 도 31을 이용하여 설명한다. 도 30은 도 28의 플립 칩 본더로 실시되는 본딩 방법을 나타내는 흐름도이다. 하기 스텝에 앞서서, 플립 칩 본더에, 다이 D를 갖는 다이싱 테이프(16)를 보유 지지하는 웨이퍼 링(14) 및 복수의 영역을 갖는 기판 P를 반입한다. 반입된 기판 P는 본딩 스테이지 BS에 반송되어, 기판 P의 중심 및 기판 사이즈를 산출하고 그것을 초깃값으로서 등록한다.
(스텝 S21: 웨이퍼 다이 픽업)
제어 장치(7)는 픽업하는 다이 D가 밀어올림 유닛(13)의 바로 위에 위치하도록 웨이퍼 보유 지지대(12)를 이동하고, 박리 대상 다이를 밀어올림 유닛(13)과 콜릿(22)에 위치 결정한다. 다이싱 테이프(16)의 이면에 밀어올림 유닛(13)의 상면이 접촉하도록 밀어올림 유닛(13)을 이동한다. 이때, 제어 장치(7)는, 다이싱 테이프(16)를 밀어올림 유닛(13)의 상면에 흡착한다. 제어 장치(7)는, 콜릿(22)을 진공 흡인하면서 하강시키고, 박리 대상의 다이 D 위에 착지시켜, 다이 D를 흡착한다. 제어 장치(7)는 콜릿(22)을 상승시켜, 다이 D를 다이싱 테이프(16)로부터 박리한다. 이에 의해, 다이 D는 픽업 플립 헤드(21)에 의해 픽업된다.
(스텝 S22: 픽업 플립 헤드 이동)
제어 장치(7)는 픽업 플립 헤드(21)를 픽업 위치로부터 반전 위치로 이동시킨다.
(스텝 S23: 픽업 플립 헤드 반전)
제어 장치(7)는 픽업 플립 헤드(21)를 180도 회전시키고, 다이 D의 범프면(표면)을 반전시켜 하면을 향하고, 다이 D를 트랜스퍼 헤드(81)에 전달하는 자세로 한다.
(스텝 S24: 트랜스퍼 헤드 전달)
제어 장치(7)는 픽업 플립 헤드(21)의 콜릿(22)으로부터 트랜스퍼 헤드(81)의 콜릿(82)에 의해 다이 D를 픽업하여, 다이 D의 전달이 행해진다.
(스텝 S25: 픽업 플립 헤드 반전)
제어 장치(7)는, 픽업 플립 헤드(21)를 반전하고, 콜릿(22)의 흡착면을 아래로 향한다.
(스텝 S26: 트랜스퍼 헤드 이동)
스텝 S25의 이전 또는 병행하여, 제어 장치(7)는 트랜스퍼 헤드(81)를 중간 스테이지(31)로 이동한다.
(스텝 S27: 중간 스테이지 다이 적재)
제어 장치(7)는 트랜스퍼 헤드(81)에 보유 지지하고 있는 다이 D를 중간 스테이지(31)에 적재한다.
(스텝 S28: 트랜스퍼 헤드 이동)
제어 장치(7)는 트랜스퍼 헤드(81)를 다이 D의 전달 위치로 이동시킨다.
(스텝 S29: 중간 스테이지 위치 이동)
스텝 S28의 이후 또는 병행하여, 제어 장치(7)는 중간 스테이지(31)를 본딩 헤드(41)의 전달 위치로 이동시킨다.
(스텝 S2A: 본딩 헤드 전달)
제어 장치(7)는 중간 스테이지(31)로부터 본딩 헤드(41)의 콜릿에 의해 다이 D를 픽업하여, 다이 D의 전달이 행해진다.
(스텝 S2B: 중간 스테이지 위치 이동)
제어 장치(7)는 중간 스테이지(31)를 트랜스퍼 헤드(81)의 전달 위치로 이동시킨다.
(스텝 S2C: 본딩 헤드 이동)
제어 장치(7)는, 본딩 헤드(41)의 콜릿(42)이 보유 지지하고 있는 다이 D를 기판 P 위로 이동한다.
(스텝 S2D: 본드)
제어 장치(7)는, 중간 스테이지(31)로부터 본딩 헤드(41)의 콜릿(42)으로 픽업한 다이 D를 점착성의 기제(점착층)가 도포된 기판 P 위에 본딩한다. 보다 구체적으로는, 제어 장치(7)는, 예를 들어 상술한 제1 실시 형태의 스텝 1 내지 스텝 6에 의해 다이 D를 기판 P 위에 본딩한다.
(스텝 S2E: 본딩 헤드 이동)
제어 장치(7)는 본딩 헤드(41)를 중간 스테이지(31)의 전달 위치로 이동시킨다.
또한, 스텝 S2E의 이후에, 제어 장치(7)는 기판 반출부(6H)에서 반송 레일(51, 52)로부터 다이 D가 본딩된 기판 P를 취출한다. 플립 칩 본더(10)로부터 기판 P를 반출한다.
그 후, 기판 P의 점착층의 위에 배치된 복수의 다이(반도체 칩)를 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 기판 P를 박리하고, 이어서 밀봉체의 기판 P가 첩부되어 있던 면 위에 재배선층을 형성하여 FOPLP를 제조한다.
이상, 본 개시자들에 의해 이루어진 발명을 실시 형태, 변형예 및 실시예에 기초하여 구체적으로 설명하였지만, 본 개시는 상기 실시 형태, 변형예 및 실시예로 한정되는 것이 아니라, 다양하게 변경 가능한 것은 물론이다.
예를 들어, 실시예에서는, 픽업부(2), 트랜스퍼부(8), 중간 스테이지부(3) 및 본딩부(4)가 하나인 예를 설명하였지만, 픽업부(2), 트랜스퍼부(8), 중간 스테이지부(3) 및 본딩부(4)는 각각 2세트 있어도 된다.
또한, 실시예에서는, Y 빔(43)에는 하나의 본딩 헤드(41)가 마련되는 예를 설명하였지만, 복수의 본딩 헤드를 마련해도 된다.
또한, 실시예에서는 플립 칩 본더에 대하여 설명하였지만, 다이 공급부로부터 픽업한 다이를 반전하지 않고 본딩하는 다이 본더에도 적용 가능하다.
BH: 본딩 헤드
BD: 다이 본딩 장치
CM: 촬상 장치
CNT: 제어 장치
D: 다이
P: 기판
CN: 중심(기준 위치)
CLU, CRU, CLD, CRD: 모서리(특징부)

Claims (25)

  1. 픽업한 다이를 기판의 상면에 적재하는 본딩 헤드와,
    상기 기판을 촬상하는 촬상 장치와,
    상기 본딩 헤드와 상기 촬상 장치를 제어하는 제어 장치
    를 구비하고,
    상기 제어 장치는,
    상기 기판의 외형의 특징부의 위치를 상기 촬상 장치에 의해 인식해서 계측하고, 상기 계측한 위치를 초기 위치로서 보존하고,
    상기 계측한 위치에 기초하여 기준 위치를 정의하고,
    상기 기준 위치를 기준으로 하여 상기 본딩 헤드에 의해 다이를 순차 본딩하고,
    소정 시간 경과 후 또는 소정 개수 본딩된 후, 다시 상기 특징부의 위치를 계측하여, 상기 초기 위치로부터의 변위를 계측하고,
    상기 계측한 변위에 기초하여 상기 기판의 상기 기준 위치의 변화, 상기 기판의 신축 변화를 산출하여, 상기 기준 위치 및 상기 기판의 사이즈를 수정하고,
    상기 수정된 기준 위치 및 사이즈의 정보에 기초하여 다이를 본딩하는 위치를 수정하여, 다이를 본딩하도록 구성되는 다이 본딩 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 기판은 평면에서 볼 때 직사각 형상이며,
    상기 특징부는 평면에서 볼 때 상기 기판의 모서리 또는 에지이며,
    상기 기준 위치는 평면에서 볼 때 상기 기판의 중심인 다이 본딩 장치.
  4. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 2개의 모서리에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  5. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 3개의 모서리에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  6. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 4개의 모서리에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  7. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 4개의 에지에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  8. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 5개의 에지에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  9. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 4개의 에지와 2개의 모서리에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  10. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 6개의 에지에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  11. 제3항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 8개의 에지에 기초하여 상기 기준 위치를 산출하는 다이 본딩 장치.
  12. 제1항에 있어서,
    상기 기판은 평면에서 볼 때 원 형상이며,
    상기 특징부는 평면에서 볼 때 상기 기판의 에지이며,
    상기 기준 위치는 평면에서 볼 때 상기 기판의 중심인 다이 본딩 장치.
  13. 제12항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 4개의 에지에 기초하여 상기 기준 위치를 산출하도록 구성되는 다이 본딩 장치.
  14. 제12항에 있어서,
    상기 제어 장치는, 평면에서 볼 때 상기 기판의 3개의 에지에 기초하여 상기 기준 위치를 산출하도록 구성되는 다이 본딩 장치.
  15. (a) 다이를 갖는 다이싱 테이프를 보유 지지하는 웨이퍼 링을 반입하는 공정과,
    (b) 기판을 반입하는 공정과,
    (c) 상기 웨이퍼 링으로부터 상기 다이를 픽업하고, 상기 픽업된 다이를 상기 기판에 적재하는 공정
    을 구비하고,
    상기 (c) 공정은,
    상기 기판의 외형의 특징부의 위치를 촬상 장치에 의해 인식해서 계측하고, 상기 계측한 위치를 초기 위치로서 보존하고,
    상기 계측한 위치에 기초하여 기준 위치를 정의하고,
    상기 기준 위치를 기준으로 하여 다이를 순차 본딩하고,
    소정 시간 경과 후 또는 소정 개수 본딩된 후, 다시 상기 특징부의 위치를 계측하여, 상기 초기 위치로부터의 변위를 계측하고,
    상기 계측한 변위에 기초하여 상기 기판의 상기 기준 위치의 변화, 상기 기판의 신축 변화를 산출하여, 상기 기준 위치 및 상기 기판의 사이즈를 수정하고,
    상기 수정된 기준 위치 및 사이즈의 정보에 기초하여 다이를 본딩하는 위치를 수정하여, 다이를 본딩하는 반도체 장치의 제조 방법.
  16. 삭제
  17. 제15항에 있어서,
    상기 기판은 평면에서 볼 때 직사각 형상이며,
    상기 특징부는 평면에서 볼 때 상기 기판의 모서리 또는 에지이며,
    상기 기준 위치는 평면에서 볼 때 상기 기판의 중심인 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 2개의 모서리에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 3개의 모서리에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
  20. 제17항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 4개의 모서리에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
  21. 제17항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 4개의 에지에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
  22. 제17항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 5개의 에지에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
  23. 제15항에 있어서,
    상기 기판은 평면에서 볼 때 원 형상이며,
    상기 특징부는 평면에서 볼 때 상기 기판의 에지이며,
    상기 기준 위치는 평면에서 볼 때 상기 기판의 중심인 반도체 장치의 제조 방법.
  24. 제23항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 4개의 에지에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
  25. 제23항에 있어서,
    상기 (c) 공정은, 평면에서 볼 때 상기 기판의 3개의 에지에 기초하여 상기 기준 위치를 산출하는 반도체 장치의 제조 방법.
KR1020210033168A 2020-03-16 2021-03-15 다이 본딩 장치 및 반도체 장치의 제조 방법 KR102534445B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-045259 2020-03-16
JP2020045259A JP7436251B2 (ja) 2020-03-16 2020-03-16 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20210116329A KR20210116329A (ko) 2021-09-27
KR102534445B1 true KR102534445B1 (ko) 2023-05-26

Family

ID=77677581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210033168A KR102534445B1 (ko) 2020-03-16 2021-03-15 다이 본딩 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP7436251B2 (ko)
KR (1) KR102534445B1 (ko)
CN (1) CN113410213A (ko)
TW (1) TWI795727B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361041B (zh) * 2021-12-21 2023-03-14 广东气派科技有限公司 一种改善Flip chip bump桥接的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208034A (ja) * 2006-02-02 2007-08-16 Tomoo Matsushita 位置決め装置
KR101911511B1 (ko) * 2017-06-13 2018-10-24 팸텍주식회사 웨이퍼 얼라인 방법
JP2019121721A (ja) * 2018-01-10 2019-07-22 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117762B2 (ja) 2001-07-04 2008-07-16 松下電器産業株式会社 基板の位置決め方法と装置
JP5362404B2 (ja) 2009-03-25 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2012186249A (ja) 2011-03-04 2012-09-27 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法
JP6043939B2 (ja) 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
WO2017135257A1 (ja) * 2016-02-01 2017-08-10 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP6849468B2 (ja) 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7090219B2 (ja) 2017-09-13 2022-06-24 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置
JP2019102771A (ja) * 2017-12-08 2019-06-24 アスリートＦａ株式会社 電子部品実装装置及び電子部品実装方法
JP7018341B2 (ja) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7022340B2 (ja) * 2018-08-01 2022-02-18 日本電気硝子株式会社 カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208034A (ja) * 2006-02-02 2007-08-16 Tomoo Matsushita 位置決め装置
KR101911511B1 (ko) * 2017-06-13 2018-10-24 팸텍주식회사 웨이퍼 얼라인 방법
JP2019121721A (ja) * 2018-01-10 2019-07-22 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法

Also Published As

Publication number Publication date
JP2021150313A (ja) 2021-09-27
JP7436251B2 (ja) 2024-02-21
TW202201569A (zh) 2022-01-01
CN113410213A (zh) 2021-09-17
KR20210116329A (ko) 2021-09-27
TWI795727B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
TWI702660B (zh) 黏晶裝置及半導體裝置的製造方法
US7727800B2 (en) High precision die bonding apparatus
JP5277266B2 (ja) ダイボンダ及び半導体製造方法
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
KR102196105B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
KR20190068467A (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
KR20180088261A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102534445B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
JP2009054964A (ja) ウェハ移載装置と、これを有する半導体製造装置
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
TWI700767B (zh) 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法
US20220045029A1 (en) Bonding apparatus and bonding method
CN108311765A (zh) 双芯片模块的取置焊接系统及双芯片模块的组装方法
JP2011181675A (ja) 回路部品の実装装置
TWI820540B (zh) 晶粒接合裝置及半導體裝置的製造方法
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
TWI632838B (zh) 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法
JPS613417A (ja) ボンデイング方法
JPH09223717A (ja) フリップチップ接合方法及び装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant