KR20190068467A - 전자 부품 실장 장치 및 전자 부품 실장 방법 - Google Patents

전자 부품 실장 장치 및 전자 부품 실장 방법 Download PDF

Info

Publication number
KR20190068467A
KR20190068467A KR1020180156920A KR20180156920A KR20190068467A KR 20190068467 A KR20190068467 A KR 20190068467A KR 1020180156920 A KR1020180156920 A KR 1020180156920A KR 20180156920 A KR20180156920 A KR 20180156920A KR 20190068467 A KR20190068467 A KR 20190068467A
Authority
KR
South Korea
Prior art keywords
substrate
chip component
chip
recognition
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180156920A
Other languages
English (en)
Other versions
KR102132094B1 (ko
Inventor
아끼따까 야마기시
겐고 미야사까
나오또 가미지마
히로또시 혼도
Original Assignee
아스리트 에프에이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아스리트 에프에이 가부시키가이샤 filed Critical 아스리트 에프에이 가부시키가이샤
Publication of KR20190068467A publication Critical patent/KR20190068467A/ko
Application granted granted Critical
Publication of KR102132094B1 publication Critical patent/KR102132094B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

짧은 택트 타임으로 고정밀도로 칩 부품의 위치와 기판의 위치의 위치 정렬을 행하는 것이 가능한 전자 부품 실장 장치 및 전자 부품 실장 방법을 제공하는 것.
투명 재료로 형성되고 칩 부품(13)을 흡착 보유 지지하는 콜릿(28)을 갖고, 콜릿(28)에 대해 칩 부품(13)의 반대측에 배치되고 칩 부품(13)의 화상을 투영하는 제1 미러(35)와, 칩 부품(13)을 인식하는 칩 부품 인식 카메라(34)를 갖고, 기판(11)과 콜릿(28) 사이에 배치되고 기판(11)의 화상을 투영하는 제2 미러(38)와, 기판(11)을 인식하는 기판 인식 카메라(37)를 갖는다. 제1 미러(35)와 제2 미러(37)는, 일체로 칩 부품(13) 및 기판(11)의 인식 동작 위치 A, B로 이동하여, 칩 부품(13) 및 기판(11)의 각 위치를 인식하고, 이 인식 정보에 기초하여 칩 부품(13)과 기판(11)의 위치 어긋남을 보정하는 전자 부품 실장 장치(1) 및 전자 부품 실장 방법.

Description

전자 부품 실장 장치 및 전자 부품 실장 방법{ELECTRONIC COMPONENT MOUNTING DEVICE AND ELECTRONIC COMPONENT MOUNTING METHOD}
본 발명은, 전자 부품 실장 장치 및 전자 부품 실장 방법에 관한 것이다.
반도체 칩과 같은 전자 부품(칩 부품이라고 함)을 기판 상에 실장하는 경우, 칩 부품과 기판을 고정밀도로 위치 정렬한 후에 양자를 접합한다. 이러한 위치 정렬은, 칩 부품에 형성되어 있는 칩 부품 인식 마크와, 기판에 형성되어 있는 기판 인식 마크를 카메라 등에 의해 인식하고, 양자의 인식 마크의 상대 위치 관계를 소정의 정밀도로 관리하도록 하여 행해지는 것이 일반적이다. 칩 부품을 기판에 실장하는 장치는, 전자 부품 실장 장치, 다이 본더 또는 본딩 장치라고 호칭된다.
칩 부품과 기판의 위치 정렬의 수단으로서는, 칩 부품의 픽업 포지션에 있어서 칩 부품의 위치를 인식하는 확인용 카메라와, 본딩 포지션에 있어서 칩 부품과 기판의 위치를 인식하는 인식용 카메라를 구비하는 전자 부품 실장 장치가 있다. 이 전자 부품 실장 장치는, 칩 부품이 픽업 포지션으로부터 본딩 포지션으로 이동할 때, 확인용 카메라가 칩 부품과 함께 이동하여 칩 부품과 기판의 위치를 인식하는 것이 가능하다고 되어 있다(예를 들어, 특허문헌 1 참조).
또한, 칩 부품과 기판의 위치 정렬을 하는 수단으로서, 칩 부품의 2개소에 형성된 칩 부품 인식 마크와, 기판의 2개소에 형성된 기판 인식 마크를 제1 미러에 투영하고, 한 쌍의 제2 미러를 통해 제2 미러 각각에 대응하는 CCD 카메라에 투영하고, 칩 부품과 기판의 위치의 차이를 인식하고, 기판을 보유 지지하는 가동 테이블 및 칩 부품을 흡착한 헤드를 보유 지지하는 가동대를 구동하여 칩 부품과 기판의 위치를 보정한다고 하는 것이 있다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 제2008-124382호 공보 국제 공개 제2006/129547호
그러나 특허문헌 1에 기재된 전자 부품 실장 장치에 있어서는, 칩 부품의 위치를 확인용 카메라로 인식하여 기판 인식 카메라의 위치까지 칩 부품을 이동시키고, 인식용 카메라로 칩 부품 및 기판을 인식한다는 점에서, 칩 부품 이동에 시간을 요하여 택트 타임이 길어진다고 하는 과제가 있다. 또한, 인식용 카메라가 1대뿐인 경우에는, 인식용 카메라 및 칩 부품을 기판 인식 동작 위치까지 이동시키기 때문에, 이동 시간을 보다 많이 요하여 택트 타임이 길어지고, 또한 위치 인식의 기준이 되는 인식용 카메라 및 칩 부품을 본딩 포지션까지 이동시키기 때문에 위치 정밀도가 얻어지기 어렵다고 하는 과제가 있다.
특허문헌 2에 기재된 전자 부품 실장 장치에 있어서는, 칩 부품과 기판의 위치 정렬 시에, 칩 부품을 가동대에 의해 본딩 포지션까지 이동시키고, 기판을 가동 테이블에 의해 본딩 포지션까지 이동시킨다는 점에서, 각각의 이동에 의한 오차나 정지 위치 오차가 발생하여 소요의 인식 정밀도가 얻어지지 않아, 칩 부품과 기판의 고정밀도의 위치 정렬을 할 수 없다고 하는 과제가 있다.
그래서 본 발명은, 이러한 과제 중 적어도 하나를 해결하기 위해 이루어진 것으로, 짧은 택트 타임으로 고정밀도로 칩 부품과 기판의 위치 정렬을 행하는 것이 가능한 전자 부품 실장 장치 및 전자 부품 실장 방법을 제공하려고 하는 것이다.
[1] 본 발명의 전자 부품 실장 장치는, 기판의 소정 위치에 칩 부품을 페이스 업 자세로 본딩하는 전자 부품 실장 장치이며, 투명 재료로 형성되고 상기 칩 부품을 흡착 보유 지지하는 콜릿을 갖는 본딩 헤드와, 상기 콜릿에 대해 흡착 보유 지지된 상기 칩 부품의 반대측에 배치되고 상기 칩 부품의 화상을 투영하는 제1 미러와, 당해 제1 미러가 투영한 상기 칩 부품의 화상을 인식하는 칩 부품 인식 카메라와, 상기 기판을 인식할 때에 상기 기판과 상기 콜릿 사이에 배치되고 상기 기판의 화상을 투영하는 제2 미러와, 당해 제2 미러가 투영한 상기 기판의 화상을 인식하는 기판 인식 카메라와, 상기 제1 미러와 상기 제2 미러를 일체로 상기 칩 부품 및 상기 기판의 인식 동작 위치로 이동시키는 카메라 구동부와, 상기 칩 부품 인식 카메라 및 상기 기판 인식 카메라에 의한 상기 칩 부품 및 상기 기판의 각 위치의 인식 정보에 기초하여 상기 칩 부품과 상기 기판의 위치 어긋남을 보정하는 제어부를 갖고 있는 것을 특징으로 한다.
본 발명의 전자 부품 실장 장치에 의하면, 제1 미러와 제2 미러에 의해 칩 부품 및 기판의 화상에 동일한 인식 동작 위치에서 투영하고, 각각 칩 부품 인식 카메라 및 기판 인식 카메라에 의해 화상을 도입하여 칩 부품 및 기판의 위치를 인식할 수 있다는 점에서, 칩 부품과 기판의 위치를 각각 따로따로 인식하는 종래 기술보다 짧은 택트 타임으로 고정밀도로 칩 부품과 기판의 위치의 위치 정렬 행하는 것이 가능한 전자 부품 실장 장치를 제공할 수 있다.
[2] 본 발명의 전자 부품 실장 장치에 있어서는, 상기 제1 미러가 상기 칩 부품의 화상을 투영할 때의 광축과, 상기 제2 미러가 상기 기판의 화상을 투영할 때의 광축이, 상기 기판의 칩 부품 피착면에 대해 연직, 또한 동축 상에 배치되어 있는 것이 바람직하다.
제1 미러의 광축과 제2 미러의 광축이 일치하고 있다는 점에서, 칩 부품의 화상과 기판의 화상을 동일한 기준으로 동시에 투영할 수 있다. 즉, 칩 부품 인식 카메라와 기판 인식 카메라로 동일한 광축 상에 투영된 칩 부품과 기판의 화상을 인식 가능하고, 칩 부품과 기판의 위치를 고정밀도로 인식할 수 있다는 점에서 고정밀도인 위치 정렬(위치 보정)이 가능해진다.
[3] 본 발명의 전자 부품 실장 장치에 있어서는, 상기 인식 동작 위치는, 적어도 이격된 2개소에 설치되어 있고, 상기 카메라 구동부는, 각 상기 인식 동작 위치로 상기 제1 미러와 상기 제2 미러를 이동시키는 카메라 X축 구동부와 카메라 Y축 구동부를 갖고 있는 것이 바람직하다.
여기서, X축 및 Y축이라 함은, 기판이 X-Y 평면으로 구성될 때의 X 방향, Y 방향을 가리킨다. 칩 부품과 기판의 위치를 규정하기 위해서는, 적어도 2개소 이상의 인식 동작 위치에서 양자를 인식할 필요가 있다. 그래서 제1 미러(칩 부품용 카메라 유닛)와 제2 미러(기판용 카메라 유닛)를 동시에 각 인식 동작 위치로 순차 이동시키면, 단시간에 복수의 인식 동작 위치에 있어서 칩 부품과 기판의 위치를 인식할 수 있다. 또한, 제1 미러와 제2 미러의 광축을 일치시키고 있다는 점에서, 각 인식 동작 위치에 있어서 고정밀도로 칩 부품과 기판의 위치를 인식할 수 있어, 고정밀도의 위치 정렬이 가능해진다.
[4] 본 발명의 전자 부품 실장 장치에 있어서는, 상기 본딩 헤드는, 상기 콜릿이 상기 칩 부품을 흡착 보유 지지하는 위치로부터 상기 칩 부품을 상기 기판 상에 본딩하는 위치까지 이동시키는 헤드 Z축 구동부와, 상기 칩 부품을 상기 칩 부품 피흡착면에 대해 평행하게 회전시키는 θ축 구동부를 갖고 있는 것이 바람직하다.
여기서, Z축이라 함은, X-Y 평면에 대해 연직인 축을 가리키고, θ축은 특정 평면 위치에 있어서의 Z축을 가리킨다. θ축 구동부는, 콜릿, 즉 칩 부품을 평면 방향으로 회전시키는 기구이며, 본딩 헤드는, 평면 방향(X 방향, Y 방향)으로의 이동이 없기 때문에, 평면 방향의 이동에 기인하는 오차를 억제할 수 있다는 점에서 칩 부품과 기판의 고정밀도의 위치 정렬이 가능해진다.
[5] 본 발명의 전자 부품 실장 장치에 있어서는, 상기 기판은 기판 스테이지에 흡착 보유 지지되어 있고, 상기 기판 스테이지는, 상기 기판을 본딩 대상 위치로 이동시키고, 상기 본딩 대상 위치에 있어서 상기 칩 부품에 대한 상기 기판의 위치 어긋남을 보정하는 기판 X축 구동부와 기판 Y축 구동부를 갖고 있는 것이 바람직하다.
이러한 구성으로 하면, 기판 X축 구동부와 기판 Y축 구동에 의해 칩 부품에 대한 기판의 위치 정렬이 가능해진다는 점에서, 기판과 칩 부품의 양쪽을 이동시켜 기판과 칩 부품의 위치를 결정하는 종래 기술에 비해, 평면 방향의 이동 정밀도나 이동 정지 정밀도의 영향이 적어 고정밀도의 위치 정렬이 가능해진다.
[6] 본 발명의 전자 부품 실장 방법은, 기판의 소정 위치에 칩 부품을 페이스 업 자세로 본딩하는 전자 부품 실장 방법이며, 상기 칩 부품을 픽업하여 본딩 위치로 반송하는 공정과, 투명 재료로 형성된 콜릿에 상기 칩 부품을 흡착 보유 지지하는 공정과, 적어도 2개소의 인식 동작 위치에 있어서, 제1 인식 동작 위치에서 상기 칩 부품 및 상기 기판의 위치를 인식하는 공정과, 다른 인식 동작 위치에서 상기 칩 부품 및 상기 기판의 위치를 인식하는 공정과, 각 상기 인식 동작 위치 각각의 인식 정보에 기초하여 상기 칩 부품과 상기 기판의 위치 어긋남을 보정하는 공정과, 위치 어긋남을 보정한 후, 상기 칩 부품을 상기 기판의 소정 위치에 본딩하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 전자 부품 실장 방법에 의하면, 칩 부품 인식 카메라와 기판 인식 카메라에 의해, 칩 부품 및 기판의 위치를 동시에 동일한 인식 동작 위치에서 인식할 수 있다는 점에서, 칩 부품과 기판의 위치를 각각 따로따로 인식하는 종래 기술보다 짧은 택트 타임으로 고정밀도로 칩 부품의 위치와 기판의 위치의 위치 정렬을 행하여, 본딩을 행하는 것이 가능한 전자 부품 실장 방법을 제공할 수 있다.
[7] 본 발명의 전자 부품 실장 방법에 있어서는, 상기 칩 부품 및 상기 기판을 인식하는 공정에서는, 동일 광축 상에서 동시에 상기 칩 부품 및 상기 기판을 인식하는 것이 바람직하다.
이와 같이 하면, 칩 부품과 기판을 동시에 동일 위치 기준에서 인식하는 것 가능하고, 고정밀도로 칩 부품과 기판의 위치를 인식하는 것이 가능해진다.
[8] 본 발명의 전자 부품 실장 방법에 있어서는, 상기 칩 부품과 상기 기판의 위치 어긋남을 보정하는 공정에서는, 상기 칩 부품 및 상기 기판의 위치를 인식하는 공정에 의해 얻어진 위치 인식 정보에 기초하여 상기 칩 부품에 대해 상기 기판의 위치를 보정하는 공정과, 보정 후의 상기 기판에 대한 상기 칩 부품의 평면 방향의 자세를 보정하는 공정을 포함하는 것이 바람직하다.
칩 부품과 기판의 X, Y 방향의 위치 어긋남은 칩 부품에 대해 기판측을 이동하고, 기판에 대한 칩 부품의 자세는 칩 부품을 회전하여 보정하므로, 위치 보정을 행할 때의 이동 오차(또는 이동 정지 위치 오차)를 억제하는 것이 가능해진다.
도 1은 실시 형태에 관한 전자 부품 실장 장치(1)의 개략 구성을 나타내는 평면도이다.
도 2는 도 1의 도시 하방측에서 본 전자 부품 실장 장치(1)를 나타내는 정면도이다.
도 3은 칩 부품(13)을 기판(11)에 본딩한 상태의 일례를 나타내는 사시도이다.
도 4는 칩 부품(13)과 기판(11)의 위치 정렬을 모식적으로 나타내는 설명도이다.
도 5는 실시 형태에 관한 전자 부품 실장 방법에 관한 주요 공정을 나타내는 공정 흐름도이다.
이하, 본 발명의 실시 형태에 관한 전자 부품 실장 장치(1) 및 전자 부품 실장 방법에 대해, 도 1 내지 도 5를 참조하면서 설명한다.
[전자 부품 실장 장치(1)의 구성]
도 1은 실시 형태에 관한 전자 부품 실장 장치(1)의 개략 구성을 나타내는 평면도이고, 도 2는 도 1의 도시 하방측에서 본 전자 부품 실장 장치(1)를 나타내는 정면도이다. 이후에 설명하는 도면은, 도 1에 있어서 도시 좌우 방향을 Y 방향 또는 Y축으로 하고, 도시 상하 방향을 X 방향 또는 X축으로 하여 설명한다. 또한, X-Y 평면에 대해 연직 방향을 Z 방향 또는 상하 방향으로 나타내어 설명한다.
도 1, 도 2를 참조하여 전자 부품 실장 장치(1)의 구성을 설명한다. 전자 부품 실장 장치(1)는, 베이스 가대(10) 상에 기판(11)을 보유 지지하는 기판 스테이지(12)와, 칩 부품(13)을 보유 지지하는 칩 부품 스테이지(14)와, 기판(11)의 상방에 배치되고, 칩 부품(13)을 기판(11)에 본딩하는 본딩 헤드(15)와, 칩 부품(13)의 위치 및 기판(11)의 위치를 검출하는 인식용 카메라 유닛(16)으로 구성되어 있다.
기판(11)은, 예를 들어 유리 기판, 수지 기판, 필름 기판 및 금속 기판 등이며 재질은 한정되지 않고, 다수의 칩 부품(13)을 탑재 가능한 대형 기판이거나, 소수의 칩 부품을 탑재하는 소형 기판이거나 해도 된다. 기판(11)의 표면에는, 칩 부품(13)을 접합 가능한 접착층(도시하지 않음)이 설치되어 있다. 접착층으로서는, 열경화성 접착제를 도포, 혹은 열경화성 접착 필름을 접착해도 되고, 접착층의 형성 범위로서는, 기판(11)의 표면 전체로 해도, 칩 부품(13)의 접합 위치뿐이어도 되고, 표면에 점착성을 갖고 칩 부품(13)이 기판(11) 상에서 이동하지 않는 것을 선택하는 것이 바람직하다. 기판(11)과 칩 부품(13)의 접합면에 도통성이 요구되는 경우에는, 접착층으로서 Ag 페이스트를 사용해도 되고, 칩 부품(13)과 기판(11)을 공정 접합 기술에 의해 접합해도 된다.
칩 부품(13)으로서는, 예를 들어 IC 칩, 반도체 칩, 광학 소자나 표면 실장 부품 등 종류나 크기에 한정되지 않는 전자 부품이며, 능동면이 기판(11)에 대해 상방을 향하는 페이스 업 자세로 기판에 접합(본딩이라고 기재함)하는 것을 대상으로 하고 있다. 칩 부품(13)이 반도체 칩 또는 IC 칩인 경우, 칩 부품(13)은 외형이 원형인 웨이퍼(17)를 풀 다이싱에 의해 개편화한 것이다. 따라서, 칩 부품 스테이지(14)는 웨이퍼 스테이지이며, 칩 부품(13)을 1개씩 픽업하기 쉽게 하기 위해 익스팬더 스테이지를 사용한다. 이후의 설명에서는, 칩 부품 스테이지(14)를 웨이퍼 스테이지(14)라고 기재하는 경우가 있다.
기판 스테이지(12)는, 기판 X축 구동부(18)와 기판 Y축 구동부(19)에 의해 기판(11)을 본딩 위치로 이동시키고, 또한 칩 부품(13)과 기판(11)의 위치 정렬(위치 어긋남 보정)을 하기 위해 기판(11)을 X 방향 및 Y 방향으로 이동시킨다.
웨이퍼 스테이지(14)는, 도시하지 않은 X축 구동부와 Y축 구동부를 갖고, 본딩 대상인 칩 부품(13)의 위치를 픽업 가능한 위치로 이동시킨다. 본 예에 있어서는, 도 1에 나타낸 바와 같이, 칩 부품(13)의 픽업 위치는, 웨이퍼(17)의 중심 위치로 하고 있지만, 웨이퍼(17)의 이동 거리를 단축화할 수 있도록 규정하면 되고, 중심 위치에 한정되지 않는다. 웨이퍼 스테이지(14)의 상방에는, 도시하지 않은 웨이퍼 인식 카메라가 배치되어 있고, 본딩 대상인 칩 부품(13)을 인식하고, 이 인식 정보에 기초하여 픽업 대상인 칩 부품(13)을 픽업 위치로 이동시킨다.
본딩 헤드(15)는, 베이스 가대(10)에 세워진 횡지주(25)에 설치된 헤드 Z축 구동부(26)와, 헤드 축 구동부(26)에 의해 Z 방향(상하)으로 이동 가능한 콜릿 보유 지지 프레임(27)을 갖고 있다. 콜릿 보유 지지 프레임(27)은, 도 2에 도시한 바와 같이 인식용 카메라 유닛(16)측의 측면과 상방측 및 하방측이 개구되는 프레임체이며, 하방측의 개구부에는 유리 등의 투명 재료로 이루어지는 콜릿(28)이 장착되어 있다. 콜릿(28)에는, 복수의 흡인 구멍(도시하지 않음)이 마련되어 있고, 흡착 구멍은 진공 발생 장치(도시하지 않음)에 접속되어 있어 칩 부품(13)을 흡착 보유 지지하는 것이 가능하게 되어 있다.
콜릿 보유 지지 프레임(27)은 θ축 구동부(29)에 연결되고, θ축(30)을 중심으로 콜릿 보유 지지 프레임(27)을 회전시킨다. 즉, θ축 구동부(29)는, 콜릿(28)에 흡착 보유 지지된 칩 부품(13)을 회전시킨다. 칩 부품(13)은, 칩 부품의 중심(도면 중심)이 θ축(30) 상이 되도록 콜릿(28)에 흡착 보유 지지된다.
인식용 카메라 유닛(16)은, 도 2에 나타낸 바와 같이, 콜릿(28)의 상방측에 배치되는 칩 부품용 카메라 유닛(31)과, 콜릿(28)과 기판 스테이지(12) 사이에 배치되는 기판용 카메라 유닛(32)을 갖고 있다. 칩 부품용 카메라 유닛(31)과 기판용 카메라 유닛(32)은, 지지 블록(33)에 의해 상하 방향으로 간극을 갖고 일체로 고정되어 있다. 칩 부품용 카메라 유닛(31)은, 칩 부품 인식 카메라(34)와, 칩 부품(13)의 화상을 콜릿(28)을 통해 투영하는 제1 미러(35)와, 제1 미러(35)가 투영한 칩 부품(13)의 화상을 칩 부품 인식 카메라(34)에 입력하는 렌즈(36)를 갖고 구성된다. 한편, 기판용 카메라 유닛(32)은, 기판 인식 카메라(37)와, 기판(11)의 일부를 투영하는 제2 미러(38)와, 제2 미러(38)가 투영한 기판(11)의 화상을 기판 인식 카메라(37)에 입력하는 렌즈(36)를 갖고 구성된다. 제1 미러(35) 및 제2 미러(38)로서는, 본 예에서는 프리즘을 사용하고 있지만, 하프 미러여도 된다.
칩 부품용 카메라 유닛(31) 및 기판용 카메라 유닛(32)은, 각각 광원(39)과, 제3 미러(40)를 갖고 있다. 칩 부품용 카메라 유닛(31)에 있어서는, 광원(39)으로부터 출사된 광은, 제3 미러(40), 렌즈(36) 및 제1 미러(35)를 통해 칩 부품(13)에 조사되고, 칩 부품(13)으로부터의 반사광이 칩 부품 인식 카메라(34)에 입력된다. 기판용 카메라 유닛(32)에 있어서는, 광원(39)으로부터 출사된 광은, 제3 미러(40), 렌즈(36) 및 제2 미러(38)를 통해 기판(11)에 조사되고, 기판(11)으로부터의 반사광이 기판 인식 카메라(37)에 입력된다. 도 2에 나타낸 바와 같이, 제1 미러(35)와 제2 미러(38)는, 제1 미러(35)가 칩 부품(13)의 화상을 투영할 때의 광축(L)과, 제2 미러(38)가 기판(11)의 화상을 투영할 때의 광축(L)이 기판(11)의 칩 부품 피착면(11A)가 대해 연직, 또한 동축 상이 되도록 배치되어 있다. 광축(L)은, 인식용 카메라 유닛(16)이 이동해도 변함없다. 도 2에 있어서는, 광축(L)과 θ축(30)이 동축 상에 있는 경우를 예시하고 있다. 또한, 광축(L)은, 칩 부품 인식 카메라(34), 제1 미러(35), 칩 부품(13)을 연결하는 광축 중 제1 미러(35)와 칩 부품(13) 사이의 광축이며, 칩 부품 인식 카메라(34), 제2 미러(38), 기판(11)을 연결하는 광축 중 제2 미러(38)와 기판(11) 사이의 광축이다.
인식용 카메라 유닛(16)은, 카메라 구동부로서 카메라 Y축 구동부(41) 및 카메라 X축 구동부(42)를 갖고 있고, 칩 부품용 카메라 유닛(31) 및 기판용 카메라 유닛(32)을 Y 방향, X 방향으로 수평 이동시킨다. 인식용 카메라 유닛(16)은, 카메라 Y축 구동부(41)에 의해 제1 미러(35)가 칩 부품(13)의 화상을 투영하는 위치와, 퇴피하는 위치(본딩에 영향을 미치지 않는 위치)로 제1 미러(35)와 제2 미러를 이동시킨다. 제1 미러(35)와 제2 미러(38)의 광축(L)은 항시 동축 상에 있으므로, 인식용 카메라 유닛(16)은, 칩 부품(13)과 기판(11)의 화상을 동시에 동일한 위치 기준에서 도입할 수 있다.
도 1에 나타낸 바와 같이, 전자 부품 실장 장치(1)는, 웨이퍼 스테이지(14)와, 웨이퍼 스테이지(14) 상의 개편화된 칩 부품(13)을 픽업하는 픽업 암(45)과, 픽업 암(45)으로부터 칩 부품(13)을 수취하여 본딩 헤드(15)까지 반송하는 칩 셔틀 암(46)을 갖고 있다. 웨이퍼 스테이지(14)의 상방에는, 웨이퍼 인식용 카메라(도시하지 않음)가 설치되어 있고, 웨이퍼 인식용 카메라의 인식 정보에 기초하여 칩 부품 스테이지(14)를 X 방향 및 Y 방향으로 이동시키고, 픽업 대상인 칩 부품(13)을 픽업 암(45)의 흡착부 하방으로 이동시킨다. 픽업 암(45)은, X 방향 및 Z 방향으로 이동 가능하고, 웨이퍼(17) 중에서 양품, 또한 본딩 대상 위치의 칩 부품(13)을 픽업한다. 칩 부품(13)은, 페이스 업 자세로 반송된다.
칩 셔틀 암(46)은, 픽업 암(45)의 하방에 배치되어 있고, X 방향의 소정 위치(칩 부품 스테이지(14)와 본딩 헤드(15)의 대략 중간 위치)에서 픽업 암(45)으로부터 칩 부품(13)을 페이스 업 자세로 수취하여, 본딩 헤드(15)의 콜릿(28)이 흡착 가능한 위치까지 칩 부품(13)을 반송한다. 본딩 헤드(15)는, 칩 부품(13)이 콜릿(28)의 바로 아래에 왔을 때에 헤드 Z축 구동부(26)에 의해 콜릿(28)을 강하시켜 칩 부품(13)을 페이스 업 자세로 흡착 보유 지지하고, 소정의 높이까지 칩 부품(13)을 상승시켜 정지한다. 그 후, 칩 부품(13)과 기판(11)의 위치 어긋남의 유무를 검출하고, 위치 어긋남을 보정하여 칩 부품(13)을 기판(11)의 소정 위치에 본딩한다. 칩 부품(13)을 기판(11)에 실장하는 전자 부품 실장 장치(1)의 동작 및 실장 방법에 대해서는, 후술하는 전자 부품 실장 방법의 항에서 상세하게 설명한다.
도 3은, 칩 부품(13)을 기판(11)에 본딩한 상태의 일례를 나타내는 사시도이다. 전자 부품 실장 장치(1)는, 주로 Fan Out Wafer Level 기술에 있어서 칩 부품(13)(반도체 칩 등)을 기판(11)에 페이스 업 상태로 본딩하는 장치이다. 따라서, 기판(11)은 사각형인 것, 원형인 것, 크기도 다양하다. 도 3에 나타낸 예에서는, 사각형의 기판(11)에 X 방향으로 9개, Y 방향으로 9개의 칩 부품(13)이 본딩되어 있지만, 칩 부품(13)의 수나 배열은, 이것에 한정되지 않는다.
칩 부품(13)에는, 대각에 칩 부품 인식 마크 R1, R2가 형성되고, 기판(11)에는, 칩 부품(13)과 동일한 방향의 대각에 기판 인식 마크 M1, M2가 형성되어 있다. 칩 부품 인식 마크 및 기판 인식 마크는, 이른바 얼라인먼트 마크이며, 2개소씩에 한정되지 않고 3개소 또는 4개소에 배치해도 되지만, 칩 부품(13)에 하나씩에 대응하여 기판 인식 마크를 형성하는 것으로 한다.
도 4는, 칩 부품(13)과 기판(11)의 위치 정렬을 모식적으로 나타내는 설명도이며, 도 4의 (a)는 위치 정렬이 이루어진 상태(위치 어긋남이 없는 상태)를 나타내고, 도 4의 (b)는 위치 어긋남을 인식한 상태를 나타내는 도면이다. 도 4의 (a)에 나타낸 예에 있어서는, 칩 부품(13)에 형성된 칩 부품 인식 마크 R1, R2를 연결한 직선 상에 기판 인식 마크 M1, M2가 배치되어 있다. 점선 A로 둘러싸인 영역이 제1 인식 동작 위치 A이며, 점선 B로 둘러싸인 영역이 제2 인식 동작 위치 B이다. 즉, 제1 인식 동작 위치 A에서 칩 부품 인식 마크 R1과 기판 인식 마크 M1을 인식용 카메라 유닛(16)으로 인식하고, 제2 인식 동작 위치 B까지 이동하여 칩 부품 인식 마크 R2와 기판 인식 마크 M2의 위치를 인식용 카메라 유닛(16)으로 인식하고, 위치 어긋남(칩 부품(13)에 대한 기판(11)의 X 방향, Y 방향의 위치 어긋남 및 자세)을 인식한다.
도 4에 나타낸 예에서는, 칩 부품 인식 마크 R1, R2와 기판 인식 마크 M1, M2의 형상을 각각 사각형, 원형으로 하고 있지만, 형상은 사각형이나 원형에 한정되지 않고 삼각형이나 십자 등으로 해도 된다. 또한, 칩 부품 인식 마크 및 기판 인식 마크의 수는, 적어도 2개소 있으면 되고, 3개소, 4개소와 같은 식으로 증가시켜도 된다. 제1 미러(35) 및 제2 미러(38)의 시야 내에 제1 인식 동작 위치 A와 제2 인식 동작 위치 B가 들어가면, 한 번의 인식 동작으로 하는 것도 가능하다.
도 4의 (b)는, 칩 부품(13)에 대해 기판(11)의 위치 어긋남이 있는 경우의 일례를 나타낸다. 제1 인식 동작 위치 A에 있어서는, 기판(11)이 칩 부품(13)에 대해 X 방향으로 X1, Y 방향으로 Y1의 위치 어긋남이 있다. 있어야 할 M1의 위치를 M1-0으로 나타내고 있다. 제2 인식 동작 위치 B에 있어서는, 기판(11)은 칩 부품(13)에 대해 X 방향으로 X2, Y 방향으로 Y2의 위치 어긋남이 있다. 있어야 할 M2의 위치를 M2-0으로 나타내고 있다. 제1 인식 동작 위치 A 및 제2 인식 동작 위치 B에 있어서 인식된 위치 어긋남 정보로부터, 칩 부품(13)에 대한 기판(11)의 위치 보정량을 제어부(도시하지 않음)로 연산하고, X 방향 및 Y 방향의 위치 보정은 기판 스테이지(12)를 구동하여 행한다. 제1 인식 동작 위치 A와 제2 인식 동작 위치 B에 있어서의 위치 어긋남이 상이한 경우에는, 칩 부품(13)에 대해 기판(11)이 회전하고 있다(평면 방향으로 기울어져 있다)는 점에서, 칩 부품(13)을 회전시켜 자세를 보정하면, 칩 부품(13)과 기판(11)의 고정밀도의 위치 정렬을 행할 수 있다. 제어부는, 적어도 인식용 카메라 유닛(16)을 제어하여 칩 부품(13) 및 기판(11)의 위치 정보를 입수하고, 위치 보정을 하도록 칩 부품(13) 및 기판(11)의 위치, 자세를 제어하는 기능을 갖는다.
이상 설명한 전자 부품 실장 장치(1)는, 투명 재료로 형성되고 칩 부품(13)을 흡착 보유 지지하는 콜릿(28)을 갖는 본딩 헤드(15)와, 콜릿(28)에 대해 흡착 보유 지지된 칩 부품(13)의 반대측에 배치되고 칩 부품(13)의 화상을 투영하는 제1 미러(35)와, 제1 미러(35)가 투영한 칩 부품(13)의 화상을 인식하는 칩 부품 인식 카메라(34)와, 기판(11)과 콜릿(28) 사이에 배치되고 기판(11)의 화상을 투영하는 제2 미러(38)와, 제2 미러(38)가 투영한 기판(11)의 화상을 인식하는 기판 인식 카메라(37)와, 제1 미러(35)와 제2 미러(38)를 일체로 칩 부품(13) 및 기판(11)의 인식 동작 위치로 이동시키는 카메라 구동부인 카메라 Y축 구동부(41) 및 카메라 X축 구동부(42)를 갖고 있다. 또한, 전자 부품 실장 장치(1)는, 칩 부품 인식 카메라(34) 및 기판 인식 카메라(37)에 의한 칩 부품(13) 및 기판(11)의 각 위치의 인식 정보에 기초하여 칩 부품(13)과 기판(11)의 위치 어긋남을 보정하는 제어부(도시하지 않음)를 갖고 있다.
전자 부품 실장 장치(1)는, 제1 미러(35)와 제2 미러(38)에 의해 칩 부품(13) 및 기판(11)을 동시에 동일한 인식 동작 위치에서 투영하고, 각각 칩 부품 인식 카메라(34) 및 기판 인식 카메라(37)에 의해 화상을 도입하여 칩 부품(13) 및 기판(11)의 위치를 인식할 수 있다는 점에서, 칩 부품(13)과 기판(11)의 위치를 각각 따로따로 인식하는 종래 기술보다 짧은 택트 타임으로 고정밀도로 칩 부품(13)의 위치와 기판(11)의 위치를 위치 정렬하는 것이 가능해진다.
전자 부품 실장 장치(1)에서는, 제1 미러(35)가 칩 부품(13)의 화상을 투영할 때의 광축(L)과, 제2 미러(38)가 기판(11)의 화상을 투영할 때의 광축(L)을, 기판(11)의 칩 부품 피착면(11A)에 대해 연직, 또한 동축 상에 배치하고 있다. 이와 같이 구성하면, 칩 부품(13)과 기판(11)의 화상을 동일한 기준으로 동시에 투영할 수 있다. 즉, 칩 부품 인식 카메라(34)와 기판 인식 카메라(37)에서 동일한 광축 상에 투영된 칩 부품(13)과 기판(11)의 화상을 동일한 위치 기준에서 인식 가능하고, 칩 부품(13)과 기판(11)의 위치를 고정밀도로 인식할 수 있다는 점에서 고정밀도의 위치 정렬(위치 보정)이 가능해진다.
전자 부품 실장 장치(1)에 있어서, 전술한 인식 동작 위치는, 적어도 이격된 2개소에 설치되어 있다. 인식 동작 위치가 2개소인 본 예에서는, 카메라 구동부인 카메라 X축 구동부(42) 및 카메라 Y축 구동부(41)에 의해서는 제1 인식 동작 위치 A로부터 제2 인식 동작 위치 B로 제1 미러(35) 및 제2 미러(38)를 이동시킨다. 이와 같이, 제1 미러(35)와 제2 미러(38)를 동시에 제1 인식 동작 위치 A로부터 제2 인식 동작 위치 B로 이동시키면, 단시간에 2개소의 인식 동작 위치에 있어서 칩 부품(13)과 기판(11)의 위치를 인식할 수 있다. 또한, 제1 미러(35)와 제2 미러(38)의 광축(L)을 일치시키고 있다는 점에서, 각 인식 동작 위치에 있어서 고정밀도로 칩 부품(13)과 기판(11)의 위치를 인식할 수 있어, 고정밀도의 위치 정렬이 가능해진다.
전자 부품 실장 장치(1)에 있어서, 본딩 헤드(15)는, 콜릿(28)이 칩 부품(13)을 흡착 보유 지지하는 위치로부터 칩 부품(13)을 기판(11) 상에 본딩하는 위치까지 이동시키는 헤드 Z축 구동부(26)와, 칩 부품(13)을 칩 부품 피흡착면(11A)에 대해 평행하게 회전시키는 θ축 구동부(29)를 갖고 있다. 본딩 헤드(15)는, 평면 방향(X 방향, Y 방향)으로의 이동이 없기 때문에, 평면 방향의 이동에 기인하는 오차를 억제할 수 있다는 점에서 칩 부품(13)과 기판(11)의 고정밀도의 위치 정렬이 가능해진다. 칩 부품(13)과 기판(11)의 자세 어긋남은, 기판 스테이지(12)를 회전시켜 보정하는 것도 가능하지만, 칩 부품(13)을 회전시켜 보정하는 쪽이, 회전 궤적이 작기 때문에 장치의 소형화가 가능해진다.
기판(11)은 기판 스테이지(12)에 흡착 보유 지지되어 있고, 기판 스테이지(12)는, 칩 부품(13)의 본딩 대상 위치로의 이동, 인식 동작 위치(제1 인식 동작 위치 A 및 제2 인식 동작 위치 B)로의 이동 및 칩 부품(13)에 대한 기판(11)의 위치 어긋남을 보정하는 기판 X축 구동부(18)와 기판 Y축 구동부(19)를 갖고 있다. 이와 같이 하면, 기판 X축 구동부(18)와 기판 Y축 구동(19)에 의해 칩 부품(13)에 대한 기판(11)의 위치 정렬이 가능해진다는 점에서, 기판(11)과 칩 부품(13)의 양쪽을 이동하여 기판(11)과 칩 부품(13)의 위치를 결정하는 종래 기술에 대해 평면 방향의 이동 정밀도나 이동 정지 정밀도의 영향이 적어 고정밀도의 위치 정렬이 가능해진다. 칩 부품(13)을 칩 셔틀 암(46)에 전달한 후에, 칩 셔틀 암(46)이 칩 부품(13)을 본딩 위치(즉, 콜릿(28)에 의한 흡착 위치)로 반송하는 동안에, 픽업 암(45)을 픽업 위치로 복귀하도록 하는 동작을 시키면, 더욱 택트 타임을 단축하는 것이 가능해진다.
[전자 부품 실장 방법]
도 5는, 전자 부품 실장 방법에 관한 주요 공정을 나타내는 공정 흐름도이다. 도 1 내지 도 4를 참조하여, 도 5에 나타내는 공정 흐름을 따라 설명한다. 먼저, 기판(11)을 기판 스테이지(12)에 공급하고, 흡착 보유 지지한다(스텝 S1). 이때, 미리 풀 다이싱된 웨이퍼(17)가 웨이퍼 스테이지(14)의 소정 위치에 공급되어 있는 것으로 한다. 기판 스테이지(12)를 이동시켜 기판(11)을 본딩 대상 위치로 이동시킨다(스텝 2). 본딩 대상 위치는, 본딩 헤드(15)의 콜릿(28)의 바로 아래로 한다. 다음으로, 픽업 암(45)에 의해 웨이퍼(17)로부터 칩 부품(13)을 픽업한다(스텝 S3). 웨이퍼(17)는, 픽업 대상인 칩 부품(13)이 픽업 암(45)의 가동 범위의 픽업 위치로 이동하고 있다.
픽업 암(45)은, 칩 셔틀 암(46)의 대기 위치로 이동하여, 칩 셔틀 암(46)에 칩 부품(13)을 전달한다. 칩 셔틀 암(46)은, 칩 부품(13)을 본딩 위치로 반송한다(스텝 S4). 즉, 칩 부품(13)을 본딩 헤드(15)의 콜릿(28)의 흡착 위치까지 반송한다. 콜릿(28)은 칩 부품(13)을 흡착 보유 지지한다(스텝 S5). 칩 부품(13)은 중심(도면 중심 위치)이 콜릿(28)의 회전 중심 위치(θ축(30))가 되도록 흡착된다.
계속해서, 인식용 카메라 유닛(16)을 구동하여, 제1 미러(35)와 제2 미러(38)를 제1 인식 동작 위치 A로 이동시킨다(스텝 S6). 제1 인식 동작 위치 A에 있어서, 칩 부품 인식 카메라(34)로 칩 인식 마크 R1을 인식하고, 기판 인식 카메라(37)로 기판 인식 마크 M1을 인식한다(스텝 S7). 제1 미러(35)와 제2 미러(38)의 광축(L)은 동축 상에 있기 때문에, 칩 부품 인식 카메라(34) 및 기판 인식 카메라(37)는, 칩 부품 인식 마크 R1과 기판 인식 마크 M1을 동일 위치 기준의 화상으로서 도입하는 것이 가능하고, 제1 인식 동작 위치 A에 있어서의 칩 부품(13)과 기판(11)의 위치 어긋남 방향과 위치 어긋남량을 인식한다.
다음으로, 인식용 카메라 유닛(16)을 구동하여, 제1 미러(35)와 제2 미러(38)를 제2 인식 동작 위치 B로 이동시킨다(스텝 S8). 제2 인식 동작 위치 B에 있어서, 칩 부품 인식 카메라(34)로 칩 인식 마크 R2를 인식하고, 기판 인식 카메라(37)로 기판 인식 마크 M2를 인식한다(스텝 S9). 제1 미러(35)와 제2 미러(38)의 광축(L)은 동축 상에 있기 때문에, 칩 부품 인식 카메라(34) 및 기판 인식 카메라(37)는 칩 부품 인식 마크 R2와 기판 인식 마크 M2를 동일 위치 기준의 화상으로서 도입하는 것이 가능하고, 제2 인식 동작 위치 B에 있어서의 칩 부품(13)과 기판(11)의 위치 어긋남 방향과 위치 어긋남량을 검출한다. 제2 인식 동작 위치 B에 있어서 인식 동작이 종료된 시점에서 인식용 카메라 유닛(16)을 구동하여, 제1 미러(35) 및 제2 미러(38)를 본딩 동작의 방해가 되지 않는 위치까지 퇴피시킨다(스텝 S10).
제어부는, 제1 인식 동작 위치 A 및 제1 인식 동작 위치 B의 각각에서 인식한 위치 어긋남 방향과 위치 어긋남량에 기초하여 보정량을 결정하고, 기판 스테이지(12)를 구동시킴으로써 칩 부품(13)에 대한 기판(11)의 X 방향 및 Y 방향의 위치 어긋남을 보정하고, 콜릿(28)을 회전시킴으로써 기판(11)에 대한 칩 부품(13)의 자세의 어긋남을 보정한다(스텝 S11). 위치 보정이 종료된 후, 칩 부품(13)을 기판(11)의 소정 위치에 압박하도록 하여 본딩한다(스텝 S12). 그리고 기판(11)의 모든 본딩 대상 위치에 칩 부품(13)을 본딩한 후, 기판(11)을 제거한다(스텝 S13).
이상 설명한 전자 부품 실장 방법은, 칩 부품(13)을 픽업하여 본딩 위치로 반송하는 공정과, 투명 재료로 형성된 콜릿(28)에 칩 부품(13)을 흡착 보유 지지하는 공정과, 적어도 2개소의 인식 동작 위치에 있어서, 제1 인식 동작 위치 A에서 칩 부품(13) 및 기판(11)의 위치를 인식하는 공정과, 제2 인식 동작 위치 B에서 칩 부품(13) 및 기판(11)의 위치를 인식하는 공정과, 각 인식 동작 위치 각각의 인식 정보에 기초하여 칩 부품(13)과 기판(11)의 위치 어긋남을 보정하는 공정과, 위치 어긋남을 보정한 후, 칩 부품(13)을 기판(11)의 소정 위치에 본딩하는 공정을 포함하고 있다.
칩 부품 인식 카메라(34)와 기판 인식 카메라(37)에 의해, 칩 부품(13)과 기판(11)의 위치를 동시에 동일한 인식 동작 위치에서 인식할 수 있다는 점에서, 칩 부품(13)과 기판(11)의 위치를 각각 따로따로 인식하는 종래 기술보다 짧은 택트 타임으로 고정밀도로 칩 부품(13)의 위치와 기판(11)의 위치의 위치 정렬을 행하여, 본딩을 행하는 것이 가능해진다. 이러한 전자 부품 실장 방법에 의하면, 칩 부품(13)의 1개마다의 본딩 후의 위치 정밀도는 표준 편차를 σ로 나타냈을 때, 3σ의 범위에서 위치 어긋남량이 2㎛ 이내이고, 기판(11)에 본딩된 칩 부품(13) 전체의 위치 정밀도는 3σ의 범위에서 3㎛ 이내였다.
칩 부품(13)(칩 부품 인식 마크 R1, R2) 및 기판(11)(기판 인식 마크 M1, M2)을 인식하는 공정에서는, 동일 광축(L)에서 동시에 칩 부품 및 상기 기판을 인식한다. 이와 같이 하면, 칩 부품(13)과 기판(11)을 동시에 동일한 위치 기준으로 인식하는 것이 가능하고, 고정밀도로 칩 부품(13)과 기판(11)의 위치를 인식하는 것이 가능해진다.
칩 부품(13)과 기판(11)의 위치 어긋남을 보정하는 공정은, 칩 부품(13)의 위치(칩 부품 인식 마크 R1, R2) 및 기판(11)의 위치(기판 인식 마크 M1, M2)를 인식하는 공정에 의해 얻어진 위치 인식 정보에 기초하여 칩 부품(13)에 대해 기판(11)의 위치를 보정하는 공정과, 보정 후의 기판(11)에 대한 칩 부품(13)의 평면 방향의 자세를 보정하는 공정을 포함하고 있다. 칩 부품(13)과 기판(11)의 X, Y 방향의 위치 어긋남은 칩 부품(13)을 기준으로 하여 기판(11)을 이동시키고, 기판(11)에 대한 칩 부품(13)의 자세는 위치 어긋남 보정 후의 기판(1)의 위치를 기준으로 하여 칩 부품(13)을 회전하여 보정하기 때문에, 위치 보정을 행할 때의 이동 오차(또는 이동 정지 위치 오차)를 억제하는 것이 가능해진다.
1 : 전자 부품 실장 장치
11 : 기판
12 : 기판 스테이지
13 : 칩 부품
14 : 칩 부품 스테이지(웨이퍼 스테이지)
15 : 본딩 헤드
16 : 인식용 카메라 유닛
17 : 웨이퍼
18 : 기판 X축 구동부
19 : 기판 Y축 구동부
28 : 콜릿
29 : θ축 구동부
31 : 칩 부품용 카메라 유닛
32 : 기판용 카메라 유닛
34 : 칩 부품 인식 카메라
35 : 제1 미러
37 : 기판 인식 카메라
38 : 제2 미러
45 : 픽업 암
46 : 칩 셔틀 암
A : 제1 인식 동작 위치
B : 제2 인식 동작 위치
L : 광축
R1, R2 : 칩 부품 인식 마크
M1, M2 : 기판 인식 마크

Claims (8)

  1. 기판의 소정 위치에 칩 부품을 페이스 업 자세로 본딩하는 전자 부품 실장 장치로서,
    투명 재료로 형성되고 상기 칩 부품을 흡착 보유 지지하는 콜릿을 갖는 본딩 헤드와,
    상기 콜릿에 대해 흡착 보유 지지된 상기 칩 부품의 반대측에 배치되고 상기 칩 부품의 화상을 투영하는 제1 미러와, 당해 제1 미러가 투영한 상기 칩 부품의 화상을 인식하는 칩 부품 인식 카메라와,
    상기 기판을 인식할 때에 상기 기판과 상기 콜릿 사이에 배치되고 상기 기판의 화상을 투영하는 제2 미러와, 당해 제2 미러가 투영한 상기 기판의 화상을 인식하는 기판 인식 카메라와,
    상기 제1 미러와 상기 제2 미러를 일체로 상기 칩 부품 및 상기 기판의 인식 동작 위치로 이동시키는 카메라 구동부와,
    상기 칩 부품 인식 카메라 및 상기 기판 인식 카메라에 의한 상기 칩 부품 및 상기 기판의 각 위치의 인식 정보에 기초하여 상기 칩 부품과 상기 기판의 위치 어긋남을 보정하는 제어부를 갖고 있는,
    것을 특징으로 하는 전자 부품 실장 장치.
  2. 제1항에 있어서,
    상기 제1 미러가 상기 칩 부품의 화상을 투영할 때의 광축과, 상기 제2 미러가 상기 기판의 화상을 투영할 때의 광축이, 상기 기판의 칩 부품 피착면에 대해 연직, 또한 동축 상에 배치되어 있는,
    것을 특징으로 하는 전자 부품 실장 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 인식 동작 위치는, 적어도 이격된 2개소에 설치되어 있고,
    상기 카메라 구동부는, 각 상기 인식 동작 위치에 상기 제1 미러와 상기 제2 미러를 이동시키는 카메라 X축 구동부와 카메라 Y축 구동부를 갖고 있는,
    것을 특징으로 하는 전자 부품 실장 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 본딩 헤드는, 상기 콜릿이 상기 칩 부품을 흡착 보유 지지하는 위치로부터 상기 칩 부품을 상기 기판 상에 본딩하는 위치까지 이동시키는 헤드 Z축 구동부와, 상기 칩 부품을 상기 칩 부품 피흡착면에 대해 평행하게 회전하는 θ축 구동부를 갖고 있는,
    것을 특징으로 하는 전자 부품 실장 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 기판은, 기판 스테이지에 흡착 보유 지지되어 있고,
    상기 기판 스테이지는, 상기 기판을 본딩 대상 위치로 이동시키고, 상기 본딩 대상 위치에 있어서 상기 칩 부품에 대한 상기 기판의 위치 어긋남을 보정하는 기판 X축 구동부와 기판 Y축 구동부를 갖고 있는,
    것을 특징으로 하는 전자 부품 실장 장치.
  6. 기판의 소정 위치에 칩 부품을 페이스 업 자세로 본딩하는 전자 부품 실장 방법으로서,
    상기 칩 부품을 픽업하여 본딩 위치로 반송하는 공정과,
    투명 재료로 형성된 콜릿에 상기 칩 부품을 흡착 보유 지지하는 공정과,
    적어도 2개소의 인식 동작 위치에 있어서, 제1 인식 동작 위치에서 상기 칩 부품 및 상기 기판의 위치를 인식하는 공정과, 다른 인식 동작 위치에서 상기 칩 부품 및 상기 기판의 위치를 인식하는 공정과,
    각 상기 인식 동작 위치 각각의 인식 정보에 기초하여 상기 칩 부품과 상기 기판의 위치 어긋남을 보정하는 공정과,
    위치 어긋남을 보정한 후, 상기 칩 부품을 상기 기판의 소정 위치에 본딩하는 공정을,
    포함하는 것을 특징으로 하는 전자 부품 실장 방법.
  7. 제6항에 있어서,
    상기 칩 부품 및 상기 기판을 인식하는 공정에서는, 동일 광축 상에서 동시에 상기 칩 부품 및 상기 기판을 인식하는,
    것을 특징으로 하는 전자 부품 실장 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 칩 부품과 상기 기판의 위치 어긋남을 보정하는 공정에서는, 상기 칩 부품 및 상기 기판의 위치를 인식하는 공정에 의해 얻어진 인식 정보에 기초하여 상기 칩 부품에 대해 상기 기판의 위치를 보정하는 공정과, 보정 후의 상기 기판에 대한 상기 칩 부품의 평면 방향의 자세를 보정하는 공정을 포함하는,
    것을 특징으로 하는 전자 부품 실장 방법.
KR1020180156920A 2017-12-08 2018-12-07 전자 부품 실장 장치 및 전자 부품 실장 방법 Active KR102132094B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017235988A JP2019102771A (ja) 2017-12-08 2017-12-08 電子部品実装装置及び電子部品実装方法
JPJP-P-2017-235988 2017-12-08

Publications (2)

Publication Number Publication Date
KR20190068467A true KR20190068467A (ko) 2019-06-18
KR102132094B1 KR102132094B1 (ko) 2020-07-08

Family

ID=66943307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180156920A Active KR102132094B1 (ko) 2017-12-08 2018-12-07 전자 부품 실장 장치 및 전자 부품 실장 방법

Country Status (3)

Country Link
JP (1) JP2019102771A (ko)
KR (1) KR102132094B1 (ko)
CN (1) CN109906029B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451175A (zh) * 2020-03-26 2021-09-28 芝浦机械电子装置株式会社 电子零件的安装装置
CN113451176A (zh) * 2020-03-26 2021-09-28 芝浦机械电子装置株式会社 电子零件的安装装置
KR20220002113A (ko) * 2020-06-30 2022-01-06 시바우라 메카트로닉스 가부시끼가이샤 실장 장치 및 실장 방법
KR20230110478A (ko) * 2020-01-30 2023-07-24 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치
CN119562511A (zh) * 2024-11-20 2025-03-04 联测优特半导体(东莞)有限公司 一种防位移的smt贴片装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854045A (zh) * 2019-11-20 2020-02-28 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 利用准直光路调整芯片吸盘与基板吸盘平行度的方法
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JPWO2022014451A1 (ko) * 2020-07-13 2022-01-20
KR102737065B1 (ko) * 2022-07-27 2024-12-02 (주)캠시스 카메라 모듈 제조 장치 및 다이 어태치 공정 수행 방법
CN118073264A (zh) * 2024-04-25 2024-05-24 常州九天未来微电子有限公司 一种半导体封装芯片拾取装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774191A (ja) * 1993-08-31 1995-03-17 Nichiden Mach Ltd マウンタ
JP2003077955A (ja) * 2001-09-05 2003-03-14 Toshiba Corp ボンディング方法及びボンディング装置
KR100540934B1 (ko) * 2002-08-30 2006-01-11 가부시키가이샤 무라타 세이사쿠쇼 부품 장착 방법 및 부품 장착 장치
WO2006129547A1 (ja) 2005-05-31 2006-12-07 Toray Engineering Co., Ltd. ボンディング装置
JP2008124382A (ja) 2006-11-15 2008-05-29 Canon Machinery Inc ダイボンダおよびダイボンディング方法
KR20170112890A (ko) * 2016-03-30 2017-10-12 아스리트 에프에이 가부시키가이샤 전자 부품 실장 장치 및 전자 부품 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4065805B2 (ja) * 2003-04-10 2008-03-26 富士機械製造株式会社 撮像装置
CN100533132C (zh) * 2004-09-06 2009-08-26 欧姆龙株式会社 基板检查方法及基板检查装置
JP4642565B2 (ja) * 2005-06-29 2011-03-02 東レエンジニアリング株式会社 実装方法および実装装置
JP2010283010A (ja) * 2009-06-02 2010-12-16 Adwelds:Kk アライメント装置、この装置を備えた実装装置およびアライメント方法
JP6388338B2 (ja) * 2014-11-11 2018-09-12 ボンドテック株式会社 電子部品装着装置および電子部品装着方法
JP6390925B2 (ja) * 2016-05-11 2018-09-19 パナソニックＩｐマネジメント株式会社 部品実装装置
CN107371360B (zh) * 2016-05-11 2019-07-05 松下知识产权经营株式会社 部件安装装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774191A (ja) * 1993-08-31 1995-03-17 Nichiden Mach Ltd マウンタ
JP2003077955A (ja) * 2001-09-05 2003-03-14 Toshiba Corp ボンディング方法及びボンディング装置
KR100540934B1 (ko) * 2002-08-30 2006-01-11 가부시키가이샤 무라타 세이사쿠쇼 부품 장착 방법 및 부품 장착 장치
WO2006129547A1 (ja) 2005-05-31 2006-12-07 Toray Engineering Co., Ltd. ボンディング装置
JP2008124382A (ja) 2006-11-15 2008-05-29 Canon Machinery Inc ダイボンダおよびダイボンディング方法
KR20170112890A (ko) * 2016-03-30 2017-10-12 아스리트 에프에이 가부시키가이샤 전자 부품 실장 장치 및 전자 부품 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230110478A (ko) * 2020-01-30 2023-07-24 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치
CN113451175A (zh) * 2020-03-26 2021-09-28 芝浦机械电子装置株式会社 电子零件的安装装置
CN113451176A (zh) * 2020-03-26 2021-09-28 芝浦机械电子装置株式会社 电子零件的安装装置
KR20210120877A (ko) * 2020-03-26 2021-10-07 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치
KR20210120876A (ko) * 2020-03-26 2021-10-07 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치
CN113451175B (zh) * 2020-03-26 2024-03-15 芝浦机械电子装置株式会社 电子零件的安装装置
CN113451176B (zh) * 2020-03-26 2024-04-12 芝浦机械电子装置株式会社 电子零件的安装装置
KR20220002113A (ko) * 2020-06-30 2022-01-06 시바우라 메카트로닉스 가부시끼가이샤 실장 장치 및 실장 방법
CN119562511A (zh) * 2024-11-20 2025-03-04 联测优特半导体(东莞)有限公司 一种防位移的smt贴片装置

Also Published As

Publication number Publication date
CN109906029A (zh) 2019-06-18
KR102132094B1 (ko) 2020-07-08
JP2019102771A (ja) 2019-06-24
CN109906029B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
US7727800B2 (en) High precision die bonding apparatus
JP5385794B2 (ja) チップ搭載方法およびチップ搭載装置
JP2009212254A (ja) チップ搭載方法およびチップ搭載装置
JP2012248728A (ja) ダイボンダ及びボンディング方法
CN118213297A (zh) 电子零件的安装装置
KR20190110026A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2025041956A (ja) 電子部品の実装装置
JP2020017559A (ja) 搬送機構、電子部品製造装置、搬送方法および電子部品の製造方法
CN119446996A (zh) 电子部件接合装置
JP2004521514A (ja) 基板に構成部品を実装するための装置
JP3747515B2 (ja) チップマウント装置
KR20210120876A (ko) 전자 부품의 실장 장치
JP4642565B2 (ja) 実装方法および実装装置
CN112017992A (zh) 接合装置
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
CN113206025B (zh) 电子零件的安装装置
JP3815637B2 (ja) 部品搭載装置
JPH11219974A (ja) チップ認識装置およびこれを備えたチップ実装装置
JP3778676B2 (ja) 部品搭載装置
CN108311765A (zh) 双芯片模块的取置焊接系统及双芯片模块的组装方法
JP3781233B2 (ja) 部品搭載装置
JP7627934B2 (ja) 半導体デバイスの実装装置及び実装方法
JP3781232B2 (ja) 部品搭載装置
JP2012247720A (ja) 半導体製造装置に使用するカメラ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181207

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200617

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230626

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240627

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250512

Start annual number: 6

End annual number: 6