JP6849468B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6849468B2
JP6849468B2 JP2017023850A JP2017023850A JP6849468B2 JP 6849468 B2 JP6849468 B2 JP 6849468B2 JP 2017023850 A JP2017023850 A JP 2017023850A JP 2017023850 A JP2017023850 A JP 2017023850A JP 6849468 B2 JP6849468 B2 JP 6849468B2
Authority
JP
Japan
Prior art keywords
die
substrate
reference mark
supply unit
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017023850A
Other languages
English (en)
Other versions
JP2018133353A (ja
Inventor
牧　浩
浩 牧
徹 後藤
徹 後藤
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2017023850A priority Critical patent/JP6849468B2/ja
Priority to TW107102893A priority patent/TWI677047B/zh
Priority to KR1020180011346A priority patent/KR102062121B1/ko
Priority to CN201810110516.XA priority patent/CN108428643B/zh
Publication of JP2018133353A publication Critical patent/JP2018133353A/ja
Application granted granted Critical
Publication of JP6849468B2 publication Critical patent/JP6849468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本開示は半導体製造装置に関し、例えばファンアウト型ウェハレベルパッケージ用のダイプレースに適用可能である。
ファンアウト型ウェハレベルパッケージ（Fan Out Wafer Level Package：ＦＯＷＬＰ）はチップ面積を超える広い領域に再配線層を形成するパッケージである。ＦＯＷＬＰの製法として、粘着シート上に配置された複数の半導体チップを封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から粘着シートを剥離し、次いで封止体の粘着シートが貼り付けられていた面上に再配線層を形成する方法が知られている（例えば、特開２０１４−２１０９０９号公報（特許文献１））。特許文献１では、粘着シートは支持体と支持体上に積層された粘着剤層を備え、粘着シート上に半導体チップがフリップチップボンダやダイボンダを用いて配置される。
特開２０１４−２１０９０９号公報
本開示の課題は、最終的に剥離される粘着シート等の基板に半導体チップ（ダイ）を精度よくプレースする半導体製造装置を提供することである。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイ供給部と、前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、を備える。
上記半導体製造装置によれば、ダイプレースの精度を向上することができる。
実施例１に係るフリップチップボンダの概略上面図 図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図 図１のダイ供給部の主要部を示す概略断面図 図１のフリップチップボンダのレイアウトを示す概略上面図 図１のワークの構成およびダイプレースを説明するための断面図 図１のフリップチップボンダのダイプレース方法を説明するためのフローチャート 変形例１に係るフリップチップボンダのレイアウトを示す概略上面図 変形例２に係るフリップチップボンダのレイアウトを示す概略上面図 変形例３に係るフリップチップボンダのワークの構成およびダイプレースを説明するための断面図 変形例４に係るフリップチップボンダのワークの構成およびダイプレースを説明するための断面図 実施例２に係るダイボンダの概略上面図 図１１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図 図１１のダイボンダのダイプレース方法を説明するためのフローチャート
以下、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図１は実施例１に係るフリップチップボンダの概略上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
半導体製造装置であるフリップチップボンダ１０は、大別して、ダイ供給部１と、ピックアップ部２、反転機構部３と、ボンディング部４と、搬送部５と、基板供給部６Ｋと、基板搬出部６Ｈと、各部の動作を監視し制御する制御装置７と、を有する。
まず、ダイ供給部１は、基板等のワークＷに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突き上げユニット１３と、ウェハリング供給部（不図示）と、を有する。ダイ供給部１は、図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突き上げユニット１３の位置に移動させる。ウェハリング供給部はウェハリングが収納されたウェハカセットを有し，順次ウェハリングをダイ供給部１に供給し、新しいウェハリングに交換する。ダイ供給部１は、所望のダイをウェハリングからピックアップできるように、ピックアップポイントに、ウェハリングを移動する。ウェハリングは、ウェハが固定され、ダイ供給部１に取り付け可能な治具である。
ピックアップ部２は、ダイ供給部１からダイＤを吸着するコレット部２２と、コレット部２２を先端に備えダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるＹ駆動部２３と、を有する。ピックアップヘッド２１は、コレット部２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。このような構成によって、ピックアップヘッド２１は、ダイをピックアップし、反転機構部３に移動し、反転機構部３に吸着される。
反転機構部３は、図２に破線で示すように、ピックアップヘッド２１を１８０度回転させ、ダイＤの表面（パターン形成面）を反転させて下面に向け、ダイＤをボンディングヘッド４１に渡す姿勢にする。反転機構部の他の方法としては、図２の引出図に示すように反転機構部をピックアップヘッド２１に設け、ピックアップヘッドと共に移動させる方法、又は、ダイの表裏を回転できるステージユニットを設け、ピックアップしたダイＤを一旦ステージユニットに載置する方法などがある。
ボンディング部４は、反転したダイＤをピックアップヘッド２１から受けとり、搬送されてきたワークＷの上にボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット部４２を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、ワークＷの位置認識マーク（基準マーク）ＰＭ（図４参照）を撮像し、ボンディング位置を認識する基板認識カメラ４４と、後述する斜光照明装置４５（図４参照）と、を有する。なお、ワークＷの検査を行う基板認識カメラを備えていてもよい。このような構成によって、ボンディングヘッド４１は、ピックアップヘッド２１から反転したダイＤを受け取り、ダイ認識カメラ３３の撮像データに基づいてピックアップ位置・姿勢を補正し、基板認識カメラ４４の撮像データに基づいてワークＷにダイＤをボンディングする。
搬送部５は、ワークＷがＸ方向に移動する搬送レール５１，５２を備える。搬送レール５１，５２は平行に設けられる。このような構成によって、基板供給部６ＫからワークＷを搬出し、搬送レール５１，５２に沿ってボンディング位置まで移動し、ボンディング後基板搬出部６Ｈまで移動して、基板搬出部６ＨにワークＷを渡す。ワークＷにダイＤをボンディング中に、基板供給部６Ｋは新たなワークＷを搬出し、搬送レール５１，５２上で待機する。
図３はダイ供給部の主要部を示す概略断面図である。図３に示すように、ダイ供給部１は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持されウェハリング１４に保持され複数のダイＤが粘着されたダイシングテープ１６を水平に位置決めする支持リング１７と、ダイＤを上方に突き上げるための突き上げユニット１３と、を有する。所定のダイＤピックアップするために、突き上げユニット１３は、図示しない駆動機構によって上下方向に移動し、ダイ供給部１は水平方向には移動するようになっている。
ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６は引き伸ばされ、ダイＤの間隔は広がる。そのような状態で、突き上げユニット１３によりダイ下方よりダイＤを突き上げることにより、ダイ供給部１はダイＤのピックアップ性を向上させている。
図４は図１のフリップチップボンダのレイアウトを示す概略上面図である。フリップチップボンダ１０は、ワークＷがＸ方向に搬送され、ダイＤがＹ方向に搬送される装置配置である。
ダイ供給部１のＸ軸負方向側（図面の左側）にウェハリング供給部１８が設けられ、Ｙ軸正方向側（図面の上側）にボンディング位置ＢＰが設けられる。搬送レール５１，５２はＸ軸方向に延在し、ワークＷがＸ軸正方向（図面の左から右）に移動して、ボンディング位置ＢＰに送られる。ウェハリング１４はウェハリング供給部１８からＸ軸正方向（図面の左から右）に搬送され、ダイ供給部１に送られる。位置ＤＰはピックアップヘッド２１がダイ供給部１からダイＤをピックアップする位置である。位置ＰＰはボンディングヘッド４１がピックアップヘッド２１からダイＤをピックアップする位置である。位置ＢＰはボンディングヘッド４１がダイＤをワークＷに載置する位置であり、位置ＷＰは次のワークＷが待機する位置である。なお、図４に図示していないが、搬送レール５１，５２のＸ軸負方向側（図面の左側）に基板供給部６Ｋが配置され、Ｘ軸正方向側（図面の右側）に基板搬出部６Ｈが配置される。
図５は図１のワークの構造およびダイプレースを説明するための断面図であり、ボンディング位置におけるワーク、ダイ、カメラ、照明の配置を示す図である。ワークＷは位置認識マークＰＭを有するキャリアであるガラス基板１０１とガラス基板１０１の上に設けられた粘着剤１０２とで構成され、複数のダイが搭載可能である。ガラス基板１０１の下面側にパッケージサイズに合わせた位置認識マークＰＭが形成される。ワークＷは最終的にはダイＤから剥離され、ガラス基板１０１は位置認識マークＰＭを再形成等して再度使用される。ダイＤはパターン形成面が下を向いて（フェースダウンで）コレット部４２に吸着されている。基板認識カメラ４４はダイＤの真下に配置され、ガラス基板１０１および粘着剤１０２を通してダイＤの位置を認識する。よって、ガラス基板１０１および粘着剤１０２は透明である。複数の斜光照明装置４５は、それぞれ位置認識マークＰＭおよびダイＤを斜め下から光を照射する。斜光照明装置４５により、ガラス基板の正反射がなく、位置認識マークＰＭおよびダイＤの表面を観測することができる。
制御装置７は、フリップチップボンダ１０の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。例えば、制御装置７は、基板認識カメラ４４及び基板認識カメラ４４からの画像情報、ボンディングヘッド４１の位置などの各種情報を取り込み、ボンディングヘッド４１のボンディング動作など各構成要素の各動作を制御する。
次に、実施例１に係るフリップチップボンダのダイプレース方法（半導体装置の製造方法）について図６を用いて説明する。図６は図１のフリップチップボンダのダイプレース方法を説明するためのフローチャートである。
ステップＳ１：制御装置７は、ピックアップヘッド２１によってダイ供給部１からダイＤをピックアップする。
ステップＳ２：制御装置７は、ピックアップヘッド２１を反転させ、ダイＤの回路形成面の反対の面（裏面）を上にする。
ステップＳ３：制御装置７は、ダイＤをボンディングヘッド４１に受け渡す。すなわち、ボンディングヘッド４１はピックアップヘッド２１からダイＤをピックアップする。
ステップＳ４：制御装置７は、基板認識カメラ４４によってガラス基板１０１の位置認識マークＰＭを認識する。
ステップＳ５：制御装置７は、基板認識カメラ４４によってダイＤの回路形成面（表面）のパターンを認識する。下部からガラス越しに斜光照明を当て、ダイＤのエッジをプレース直前まで認識する。このときは、同時・１視野の認識が望ましい。
ステップＳ６：制御装置７は、認識結果を演算する。位置認識マークＰＭを認識しプレース位置を算出し、ダイＤを認識しダイ位置を算出する。
ステップＳ７：制御装置７は、演算結果に基づいて、ボンディングヘッド４１を移動して、ダイＤの位置を補正する。
ステップＳ８：制御装置７は、ダイＤをワークＷ上に載置（プレース）する。
なお、ステップＳ１の前に、ウェハ１１から分割されたダイＤが貼付されたダイシングテープ１６を保持したウェハリング１４をウェハリング供給部１８に格納し、フリップチップボンダ１０に搬入する。制御装置７はウェハリング１４が充填されたウェハリング供給部１８からウェハリング１４をダイ供給部１に供給する。また、ワークＷを準備し、フリップチップボンダ１０に搬入する。制御装置７は基板供給部６ＫでワークＷを搬送レール５１，５２に載置する。
また、ステップＳ８の後に、制御装置７は基板搬出部６Ｈで搬送レール５１，５２からダイＤがボンディングされたワークＷを取り出す。フリップチップボンダ１０からワークＷを搬出する。その後、ワークＷの粘着剤１０２の上に配置された複数のダイ（半導体チップ）を封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体からワークＷを剥離し、次いで封止体のワークＷが貼り付けられていた面上に再配線層を形成してＦＯＷＬＰを製造する。
＜変形例＞
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施例にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施例と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施例における説明が適宜援用され得るものとする。また、上述の実施例の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
（変形例１）
図７は変形例１に係るフリップチップボンダのレイアウトを示す概略上面図である。実施例１（図１）ではワークＷはＸ方向に搬送され、ダイＤはＹ方向に搬送される装置配置であったが、変形例１に係るフリップチップボンダ１０ＡではワークＷおよびダイＤは共にＸ方向に搬送される装置配置である。
ダイ供給部１のＹ軸負方向側（図面の下側）にウェハリング供給部１８が設けられ、Ｘ軸正方向側（図面の右側）にボンディング位置ＢＰが設けられる。ダイ供給部１の上方に搬送レール５１，５２が設けられ、ワークＷがＸ軸正方向（図面の左から右）に移動して、基板ステージ４６に送られる。その後、基板ステージ４６はＹ軸正方向（図面の下から上）に移動してワークＷをボンディング位置ＢＰに搬送する。ウェハリング１４はウェハリング供給部１８からＹ軸正方向（図面の下から上）に搬送され、ダイ供給部１に送られる。位置ＤＰはピックアップヘッド２１がダイ供給部１からダイＤをピックアップする位置である。位置ＰＰはボンディングヘッド４１がピックアップヘッド２１からダイＤをピックアップする位置である。位置ＢＰはボンディングヘッド４１がダイＤをワークＷに載置する位置であり、位置ＷＰは次のワークＷが待機する位置である。なお、図７に図示していないが、搬送レール５１，５２のＸ軸負方向側（図面の左側）に基板供給部６Ｋが配置され、Ｘ軸正方向側（図面の右側）に基板搬出部６Ｈが配置される。
（変形例２）
図８は変形例２に係るフリップチップボンダのレイアウトを示す概略上面図である。実施例（図１）ではワークＷはＸ方向に搬送され、ダイＤはＹ方向に搬送される装置配置であったが、変形例２に係るフリップチップボンダ１０ＢではワークＷはＹ方向に搬送され、ダイＤはＸ方向に搬送される装置配置である。
ダイ供給部１のＹ軸負方向側（図面の下側）にウェハリング供給部１８が設けられ、Ｘ軸正方向側（図面の右側）にボンディング位置ＢＰが設けられる。ワークＷがワーク給排部６１からＹ軸正方向（図面の下から上）に移動して、基板ステージ４６に送られる。その後、基板ステージ４６はワークＷをボンディング位置ＢＰに搬送する。ボンディング後は、基板ステージ４６はワークＷをＹ軸負方向（図面の上から下）に搬送し、ワークＷはワーク給排部６１に送られる。ウェハリング１４はウェハリング供給部１８からＹ軸正方向（図面の下から上）に搬送され、ダイ供給部１に送られる。位置ＤＰはピックアップヘッド２１がダイ供給部１からダイＤをピックアップする位置である。位置ＰＰはボンディングヘッド４１がピックアップヘッド２１からダイＤをピックアップする位置である。位置ＢＰはボンディングヘッド４１がダイＤをワークＷに載置する位置であり、位置ＷＰは次のワークＷが待機する位置である。変形例２では、基板供給部６Ｋおよび基板搬出部６Ｈの代わりにワーク給排部６１をウェハリング供給部１８の右隣に配置しているので、実施例１および変形例２よりもダイボンダの平面積を小さくすることができる。
（変形例３）
図９は変形例３に係るフリップチップボンダのワークの構造およびダイプレースを説明するための断面図であり、ボンディング位置におけるワーク、ダイ、ボンディングステージ、カメラ、照明の配置を示す図である。実施例１ではワークＷはガラス基板で構成されているが、変形例３に係るフリップチップボンダ１０ＣのワークＷはテープで構成される。
変形例３に係るワークＷはキャリアであるテープ１０３とテープ１０３の上に設けられた粘着剤１０２とで構成され、複数のダイが搭載可能である。ボンディングステージＢＳは透明基板（ガラス基板）で構成され、ボンディングステージＢＳのガラス基板の下面側に位置認識マークＰＭが形成される。ダイＤはパターン形成面が下を向いて（フェースダウンで）コレット部４２に吸着されている。基板認識カメラ４４はダイＤの真下に配置され、ボンディングステージＢＳ、テープ１０３および粘着剤１０２を通してダイＤの位置を認識する。よって、テープ１０３および粘着剤１０２は透明である。複数の斜光照明装置４５は、それぞれ位置認識マークＰＭおよびダイＤを斜め下から光を照射する。斜光照明装置４５により、ボンディングステージＢＳのガラス基板の正反射がなく、位置認識マークＰＭおよびダイＤの表面を観測することができる。
（変形例４）
図１０は変形例４に係るフリップチップボンダのワークの構造およびダイプレースを説明するための断面図であり、ボンディング位置におけるワーク、ダイ、ボンディングステージ、カメラ、照明の配置を示す図である。変形例４に係るフリップチップボンダ１０ＤのワークＷは実施例１と同様ガラス基板１０４で構成されているが、変形例３と同様に、さらにワークＷのガラス基板１０４の下に透明基板（ガラス基板）で構成されたボンディングステージＢＳを設け、ボンディングステージＢＳのガラス基板の下面側に位置認識マークＰＭが形成される。これにより、ダイプレースされるガラス基板には位置認識マークＰＭを形成する必要はなく、再生も容易となる。
図１１は実施例２に係るダイボンダの概略上面図である。図１２は図１１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
半導体製造装置であるダイボンダ１０Ｅは、大別して、ダイ供給部１と、ピックアップ部２Ｅ、中間ステージ部３Ｅと、ボンディング部４Ｅと、搬送部５と、基板供給部６Ｋと、基板搬出部６Ｈと、各部の動作を監視し制御する制御装置７と、を有する。
ピックアップ部２Ｅは、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット部２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット部２２（図１２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット部２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。なお、実施例２のピックアップ部２は実施例１とは異なり、ピックアップヘッド２１を１８０度回転してダイの表裏を反転する機能は有していない。
中間ステージ部３Ｅは、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４Ｅは、中間ステージ３１からダイＤをピックアップし、搬送されてくるワークＷ上にボンディングする。ボンディング部４Ｅは、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット部４２（図１２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、ワークＷの位置認識マークＰＭ（図５参照）を撮像し、ボンディング位置を認識する基板認識カメラ４４と、斜光照明装置４５（図５参照）と、を有する。なお、ワークＷの検査を行う基板認識カメラを備えていてもよい。ワークＷの構成は、実施例（図５）、変形例３（図９）および変形例４（図１０）のいずれの構成であってもよい。このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいてワークＷにダイＤをボンディングする。
次に、実施例２に係るダイボンダのダイプレース方法（半導体装置の製造方法）について図１３を用いて説明する。図１３は図１１のダイボンダのダイプレース方法を説明するためのフローチャートである。
ステップＳ１：制御装置７は、ピックアップヘッド２１によってダイ供給部１からダイＤをピックアップする。
ステップＳ２Ｄ：制御装置７は、ピックアップヘッド２１によってダイＤを中間ステージ３１上に載置する。
ステップＳ３Ｄ：制御装置７は、ダイＤをボンディングヘッド４１に受け渡す。すなわち、ボンディングヘッド４１は中間ステージ３１からダイＤをピックアップする。
ステップＳ４：制御装置７は、基板認識カメラ４４によってガラス基板１０１の位置認識マークＰＭを認識する。
ステップＳ５：制御装置７は、基板認識カメラ４４によってダイＤのエッジを認識する。下部からガラス越しに斜光照明を当て、ダイＤのエッジをプレース直前まで認識する。このときは、同時・１視野の認識が望ましい。
ステップＳ６：制御装置７は、認識結果を演算する。位置認識マークＰＭを認識しプレース位置を算出し、ダイＤを認識しダイ位置を算出する。
ステップＳ７：制御装置７は、演算結果に基づいて、ボンディングヘッド４１を移動して、ダイＤの位置を補正する。
ステップＳ８：制御装置７は、ダイＤをワークＷ上に載置（プレース）する。
なお、ステップＳ１より前の動作は、実施例１の動作と同様である。また、ボンディング後のワークＷの取出し搬出動作は実施例１と同様である。ＦＯＷＬＰは実施例１と同様に製造される。
実施例および変形例では、ワークがガラス基板の場合はワークまたは透明性を確保したステージに決まったパッケージサイズの目印（位置認識マーク）を付け、ワークがテープの場合は透明性を確保したステージにパッケージサイズの目印を付ける。これにより、ワーク越しの認識・実装が可能になり、プレース直前までダイ位置を認識・補正をすることができる。よって、最終的に剥離されるガラスやテープ上にダイを精度よくプレースすることができる。ワークがガラスであれば位置認識マークを精度良く製作でき、再利用も可能である。
また、フェースダウン（Face Down）の場合は、さらにガラス越しにダイ表面のパターンを認識して位置合わせを行うことができる。これにより、プレースする基準の精度をより高く保つことができる。プレースの精度がよくなることにより、ＦＯＷＬＰの再配線層を容易にすることができる。
以上、本発明者によってなされた発明を実施例および変形例に基づき具体的に説明したが、本発明は、上記実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例ではガラス基板の下面側に位置認識マークＰＭを形成して行っているが、レーザ光の照射等で一時的に位置認識マークＰＭを形成しダイＤの位置認識を行ってもよい。これにより、ダイプレースされるガラス基板には位置認識マークＰＭを形成する必要はなく、再生も容易となり、品種交換等によりダイサイズやダイプレース位置の変更もレーザ照射位置のデータ変更等で可能となり、作業を簡略化することができる。
また、ガラス基板の下面側の位置認識マークＰＭは、ダイプレースされる基板や、テープで構成されたワークの透明ガラス製の装置ステージではなく、品種毎の透明ガラス製の位置認識マークＰＭを形成した位置認識基板を用いてもよい。これにより、品種交換の際にはこの位置認識基板を交換することで簡便に行うことができ、自動交換等も容易となる。
なお、位置認識基板は実施例のダイプレースされるガラス基板を用いてもよい。
１：ダイ供給部
２：ピックアップ部
２１：ピックアップヘッド
２２：コレット部
３：反転機構部
４：ボンディング部
４１：ボンディングヘッド
４２：コレット部
４４：基板認識カメラ
４５：斜光照明装置
７：制御装置
１０：フリップチップボンダ
１０Ｅ：ダイボンダ
１１：ウェハ
１３：突き上げユニット
Ｄ：ダイ
Ｗ：ワーク
１０１：ガラス基板
１０２：接着剤
１０３：テープ
１０４：ガラス基板
ＰＭ：位置認識マーク
ＢＳ：ボンディングステージ

Claims (18)

  1. ダイの表面を下方に向けて基板にボンディングする半導体製造装置であって、
    ダイ供給部と、
    前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、
    前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、
    前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、
    前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、
    前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、
    を備え、
    前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
    前記基準マークは前記ガラス基板の下面側に備え、
    前記カメラは前記基板を透して前記ダイを撮像するよう構成される半導体製造装置。
  2. 請求項１の半導体製造装置において、
    前記基準マークは前記ガラス基板の下面側にレーザ光の照射により一時的に形成される半導体製造装置。
  3. ダイの表面を下方に向けて基板にボンディングする半導体製造装置であって、
    ダイ供給部と、
    前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、
    前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、
    前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、
    前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、
    前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、
    前記基板の下に位置すると共に前記カメラの上方に位置する透明なボンディングステージと、
    を備え、
    前記基板はテープまたはガラス基板と前記テープまたは前記ガラス基板の上面に設けられる粘着剤とを備え、
    前記基準マークは前記ボンディングステージの下面に備え、
    前記カメラは前記ボンディングステージおよび前記基板を透して前記ダイを撮像するよう構成される半導体製造装置。
  4. 請求項１から３の何れか１項の半導体製造装置において、さらに、
    ウェハリングを格納するウェハリング供給部と、
    搬入された基板を供給する基板供給部と、
    ボンディングされた基板を搬出する基板搬出部と、
    制御装置と、
    を備え、
    前記制御装置は、
    前記ウェハリングを前記ウェハリング供給部から第一方向に搬送して前記ダイ供給部に送り、
    前記基板を前記基板供給部から前記第一方向に搬送してボンディング位置に送り、
    前記ダイを前記第一方向とは異なる第二方向に搬送してボンディング位置に送り、
    前記ダイが載置された基板を前記ボンディング位置から前記第一方向に搬送して前記基板搬出部に送るよう構成される半導体製造装置。
  5. 請求項１から３の何れか１項の半導体製造装置において、さらに、
    ウェハリングを格納するウェハリング供給部と、
    搬入された基板を供給する基板供給部と、
    ボンディングされた基板を搬出する基板搬出部と、
    制御装置と、
    を備え、
    前記制御装置は、
    前記基板を前記基板供給部から第一方向に搬送してボンディング位置に送り、
    前記ダイを前記第一方向に搬送してボンディング位置に送り、
    前記ダイが載置された基板を前記ボンディング位置から前記第一方向に搬送して前記基板搬出部に送り、
    前記ウェハリングを前記ウェハリング供給部から前記第一方向とは異なる第二方向に搬送して前記ダイ供給部に送るよう構成される半導体製造装置。
  6. 請求項１から３の何れか１項の半導体製造装置において、さらに、
    ウェハリングを格納するウェハリング供給部と、
    搬入された基板を供給すると共に、ボンディングされた基板を搬出する基板給排部と、
    制御装置と、
    を備え、
    前記制御装置は、
    前記ダイを第一方向に搬送してボンディング位置に送り、
    前記ウェハリングを前記ウェハリング供給部から前記第一方向とは異なる第二方向に搬送して前記ダイ供給部に送り、
    前記基板を前記基板給排部から第二方向に搬送してボンディング位置に送り、
    前記ダイが載置された基板を前記ボンディング位置から前記第二方向とは反対方向に搬送して前記基板給排部に送るよう構成される半導体製造装置。
  7. ダイの表面を上方に向けて基板にボンディングする半導体製造装置であって、
    ダイ供給部と、
    前記ダイ供給部からダイをピックアップするピックアップヘッドと、
    前記ピックアップヘッドによりピックアップしたダイが載置される中間ステージと、
    前記中間ステージから前記ダイをピックアップし前記ダイの回路形成面を上にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、
    前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、
    前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、
    前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、
    を備え、
    前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
    前記基準マークは前記ガラス基板の下面側に備え、
    前記カメラは前記基板を透して前記ダイを撮像するよう構成される半導体製造装置。
  8. 請求項７の半導体製造装置において、
    前記基準マークは前記ガラス基板の下面側にレーザ光の照射により一時的に形成される半導体製造装置。
  9. ダイの表面を上方に向けて基板にボンディングする半導体製造装置であって、
    ダイ供給部と、
    前記ダイ供給部からダイをピックアップするピックアップヘッドと、
    前記ピックアップヘッドがピックアップしたダイが載置される中間ステージと、
    前記中間ステージから前記ダイをピックアップし前記ダイの回路形成面を上にして透明な基板の上面に前記ダイを載置するボンディングヘッドと、
    前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークと、
    前記基板の下方から前記ダイおよび前記基準マークを撮像するカメラと、
    前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、
    前記カメラの上方に位置する透明なボンディングステージと、
    を備え、
    前記基板はテープまたはガラス基板と前記テープまたは前記ガラス基板の上面に設けられる粘着剤とを備え、
    前記基準マークは前記ボンディングステージの下面に備え、
    前記ダイは前記ボンディングステージおよび前記基板を透して前記カメラにより撮像される半導体製造装置。
  10. 請求項３または９の半導体製造装置において、
    前記ボンディングステージはガラス基板により構成されている半導体製造装置。
  11. 複数のダイを封止樹脂で一括封止することにより、前記複数のダイと前記複数のダイを覆う前記封止樹脂とを備える封止体を形成した後、前記封止体から剥離される基板に前記複数のダイを載置する半導体装置の製造方法であって、
    （ａ）ダイおよび基準マークを撮像するカメラと、前記ダイおよび前記基準マークを斜め下方から光を照射する照明装置と、を備える半導体製造装置を準備する工程と、
    （ｂ）ダイを有するダイシングテープを保持するウェハリングを前記半導体製造装置に搬入する工程と、
    （ｃ）ガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、前記基準マークを前記ガラス基板の下面側に備える基板を前記半導体製造装置に搬入する工程と、
    （ｄ）前記ウェハリングからダイをピックアップする工程と、
    （ｅ）前記ピックアップされたダイを前記基板に載置する工程と、
    を備え、
    前記（ｅ）工程は、前記ピックアップされたダイおよび前記基準マークを前記カメラによって前記基板の下方から前記基板を透して撮像しながら、前記ピックアップされたダイを前記基板の上面に載置する半導体装置の製造方法。
  12. 請求項１１の半導体装置の製造方法において、
    前記（ｄ）工程はさらに前記ピックアップしたダイを上下反転する工程を有し、
    前記（ｅ）工程は上下反転した前記ダイをピックアップし、前記ダイの回路形成面を下に前記基板に載置する半導体装置の製造方法。
  13. 請求項１１の半導体装置の製造方法において、
    前記（ｄ）工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
    前記（ｅ）工程は前記中間ステージから前記ダイをピックアップし、前記ダイの回路形成面を上に前記基板に載置する半導体装置の製造方法。
  14. 請求項１２または１３の半導体装置の製造方法において、
    前記（ｅ）工程は、前記カメラの認識結果に基づいて前記ピックアップされたダイの位置を補正して前記基板に載置する半導体装置の製造方法。
  15. 複数のダイを封止樹脂で一括封止することにより、前記複数のダイと前記複数のダイを覆う前記封止樹脂とを備える封止体を形成した後、前記封止体から剥離される基板に前記複数のダイを載置する半導体装置の製造方法であって、
    （ａ）ダイおよびボンディングステージの下面側に備える基準マークを撮像するカメラと、前記ダイおよび前記基準マークを斜め下方から光を照射する照明と、を備える半導体製造装置を準備する工程と、
    （ｂ）ダイを有するダイシングテープを保持するウェハリングを前記半導体製造装置に搬入する工程と、
    （ｃ）テープまたはガラス基板と前記テープまたは前記ガラス基板の上面に設けられる粘着剤とを備える基板を前記半導体製造装置に搬入する工程と、
    （ｄ）前記ウェハリングからダイをピックアップする工程と、
    （ｅ）前記ピックアップされたダイを前記基板に載置する工程と、
    を備え、
    前記（ｅ）工程は、前記ピックアップされたダイおよび前記基準マークを前記カメラによって前記基板の下方から前記ボンディングステージおよび前記基板を透して撮像しながら、前記ピックアップされたダイを前記基板の上面に載置する半導体装置の製造方法。
  16. 請求項１５の半導体装置の製造方法において、
    前記（ｄ）工程はさらに前記ピックアップしたダイを上下反転する工程を有し、
    前記（ｅ）工程は上下反転した前記ダイをピックアップする半導体装置の製造方法。
  17. 請求項１５の半導体装置の製造方法において、
    前記（ｄ）工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
    前記（ｅ）工程は前記中間ステージから前記ダイをピックアップする半導体装置の製造方法。
  18. 請求項１６または１７の半導体装置の製造方法において、
    前記（ｅ）工程は、前記カメラの認識結果に基づいて前記ピックアップされたダイの位置を補正して前記基板に載置する半導体装置の製造方法。
JP2017023850A 2017-02-13 2017-02-13 半導体製造装置および半導体装置の製造方法 Active JP6849468B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017023850A JP6849468B2 (ja) 2017-02-13 2017-02-13 半導体製造装置および半導体装置の製造方法
TW107102893A TWI677047B (zh) 2017-02-13 2018-01-26 半導體製造裝置及半導體裝置的製造方法
KR1020180011346A KR102062121B1 (ko) 2017-02-13 2018-01-30 반도체 제조 장치 및 반도체 장치의 제조 방법
CN201810110516.XA CN108428643B (zh) 2017-02-13 2018-02-05 半导体制造装置和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017023850A JP6849468B2 (ja) 2017-02-13 2017-02-13 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018133353A JP2018133353A (ja) 2018-08-23
JP6849468B2 true JP6849468B2 (ja) 2021-03-24

Family

ID=63156447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017023850A Active JP6849468B2 (ja) 2017-02-13 2017-02-13 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6849468B2 (ja)
KR (1) KR102062121B1 (ja)
CN (1) CN108428643B (ja)
TW (1) TWI677047B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7565240B2 (ja) 2021-03-19 2024-10-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190575B2 (ja) * 1996-08-28 2001-07-23 シャープ株式会社 チップ配列装置
JP2003218137A (ja) * 2002-01-23 2003-07-31 Hitachi Ltd 半導体チップの実装方法および実装装置
JP2004039736A (ja) * 2002-07-01 2004-02-05 Shinko Electric Ind Co Ltd 半導体チップの搭載装置および搭載方法
US20050045914A1 (en) * 2003-07-09 2005-03-03 Newport Corporation Flip chip device assembly machine
TW201011849A (en) * 2008-09-03 2010-03-16 King Yuan Electronics Co Ltd Bare die dual-face detector
TWI381200B (zh) * 2008-11-11 2013-01-01 Au Optronics Suzhou Corp 對位檢測方法和對位檢測裝置
WO2012042653A1 (ja) * 2010-09-30 2012-04-05 富士電機株式会社 半導体装置の製造方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP5989313B2 (ja) * 2011-09-15 2016-09-07 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8871605B2 (en) * 2012-04-18 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating and orienting semiconductor wafers
JP6093610B2 (ja) * 2013-03-15 2017-03-08 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2014210909A (ja) 2013-04-02 2014-11-13 日東電工株式会社 半導体装置の製造方法
JP6118620B2 (ja) * 2013-04-03 2017-04-19 ヤマハ発動機株式会社 部品実装装置
JP6211359B2 (ja) * 2013-09-18 2017-10-11 ファスフォードテクノロジ株式会社 フリップチップボンダ及びボンディング方法
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6124969B2 (ja) * 2015-09-24 2017-05-10 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Also Published As

Publication number Publication date
CN108428643B (zh) 2022-03-29
TWI677047B (zh) 2019-11-11
KR102062121B1 (ko) 2020-01-03
JP2018133353A (ja) 2018-08-23
TW201836048A (zh) 2018-10-01
CN108428643A (zh) 2018-08-21
KR20190042419A (ko) 2019-04-24

Similar Documents

Publication Publication Date Title
JP5989313B2 (ja) ダイボンダ及びボンディング方法
TWI445067B (zh) The method of expansion of the workpiece
JP6470054B2 (ja) ダイボンダおよびボンディング方法
US20030088959A1 (en) Wafer transfer apparatus
JP2017050327A (ja) ダイボンダ、ボンディング方法および半導体装置の製造方法
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
JP4386007B2 (ja) 部品実装装置および部品実装方法
JP6849468B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2007019207A (ja) 部品実装装置および部品実装方法
JP2019054209A (ja) 半導体製造装置、半導体装置の製造方法およびコレット
JP2010135574A (ja) 移載装置
JP2015076411A (ja) ダイボンダ
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
JP6760777B2 (ja) 部品実装装置
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP2021048375A (ja) ダイボンディング装置および半導体装置の製造方法
TWI786739B (zh) 晶粒接合裝置及半導體裝置之製造方法
TW202425103A (zh) 半導體製造裝置及半導體裝置之製造方法
JP6722614B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP5953054B2 (ja) ダイボンダ
JP2022101997A (ja) 部品圧着装置および部品圧着方法
JP2014236157A (ja) レーザー加工装置
JP2024034527A (ja) 半導体製造装置および半導体装置の製造方法
JP2007027608A (ja) 部品実装装置および部品実装方法
JP2001085451A (ja) 半導体装置の組立装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210304

R150 Certificate of patent or registration of utility model

Ref document number: 6849468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250