JP7285162B2 - ダイボンディング装置および半導体装置の製造方法 - Google Patents

ダイボンディング装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7285162B2
JP7285162B2 JP2019143899A JP2019143899A JP7285162B2 JP 7285162 B2 JP7285162 B2 JP 7285162B2 JP 2019143899 A JP2019143899 A JP 2019143899A JP 2019143899 A JP2019143899 A JP 2019143899A JP 7285162 B2 JP7285162 B2 JP 7285162B2
Authority
JP
Japan
Prior art keywords
die
substrate
bonding
block
bonding apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019143899A
Other languages
English (en)
Other versions
JP2021027171A (ja
Inventor
一信 酒井
桐人 井出
雄大 石川
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2019143899A priority Critical patent/JP7285162B2/ja
Priority to TW109114860A priority patent/TWI768337B/zh
Priority to KR1020200080009A priority patent/KR102415798B1/ko
Priority to CN202010773696.7A priority patent/CN112331582B/zh
Priority to CN202311720652.8A priority patent/CN117497459A/zh
Publication of JP2021027171A publication Critical patent/JP2021027171A/ja
Application granted granted Critical
Publication of JP7285162B2 publication Critical patent/JP7285162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Description

本開示はダイボンディング装置に関し、例えばファンアウト型パネルレベルパッケージ用のダイプレースに適用可能である。
電子部品実装の分野では、仮基板と仮基板上に積層された粘着層上に配置された複数の半導体チップを封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から粘着層を含む仮基板を剥離し、次いで封止体の粘着層が貼り付けられていた面上に再配線層を形成する工程がある。この場合、再配線層と半導体チップとの接合精度は、仮基板上のチップの位置決め精度に依存する。そこで、仮基板上への半導体チップの取り付けの際の位置決め精度を上げることが必要である。
特開2014-45013号公報 特開2018-133353号公報
仮基板にボンド目標位置の位置決め補正用マークを施し、このマーク位置を使ってボンド位置決め位置を補正することで、仮固定時の半導体チップの仮基板に対する位置決め精度を高くすることができる。しかしながら、マークを仮基板上のどのような位置に施すかは、半導体チップの構造やサイズ、最終的な半導体チップと封止体の配置関係に応じて、決められる。すなわち、最終製品の構造やサイズ、部品配置に応じた、所定のマークを有する仮基板を準備する必要がある。したがって、製品ごとに所定のマークを有する仮基板を多数枚作成しなければいけないので、コストが上がるという問題がある。
本開示の課題は、マークが施されていない仮基板に、位置決め精度良く、半導体チップ(ダイ)を仮基板に取り付けるダイボンディング装置を提供することである。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、ピックアップしたダイを複数の領域を有する基板の上面に載置するボンディングヘッドと、前記ボンディングヘッドを移動させる駆動部と、前記ダイを撮像する撮像装置と、前記駆動部と前記撮像装置とを制御する制御装置と、
を備える。前記制御装置は、前記基板に第一ダイおよび第二ダイをボンドし、前記第一ダイおよび前記第二ダイを基準として第三ダイをボンドし、前記第一ダイまたは前記第二ダイ、および前記第三ダイを基準としてダイをボンドするよう構成される。
上記ダイボンディング装置によれば、ダイプレースの精度を向上することができる。
ダイボンディング装置の概要を示す図である。 比較例における基板基準ダイがボンドされた基板を示す上面図である。 図2の基板基準ダイを基準位置として複数のダイがボンドされた基板を示す上面図である。 実施形態におけるボンド方法を示すフローチャートである。 実施形態における基準ダイがボンドされた基板を示す上面図である。 図5の基板基準ダイを基準位置としてブロック基準ダイがボンドされた基板を示す上面図である。 図6の基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。 最初のブロック内の全てのダイがボンドされた基板を示す上面図である。 第一変形例におけるボンド方法を説明する図である。 第二変形例におけるボンド方法を説明する図である。 第四変形例における基板基準ダイおよびブロック基準ダイがボンドされた基板を示す上面図である。 第五変形例における基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。 実施例におけるフリップチップボンダの概略を示す上面図である。 図13において矢印A方向から見たときに、ピックアップフリップヘッド、トランスファヘッド及びボンディングヘッドの動作を説明する図である。 図13のダイ供給部の主要部を示す概略断面図である。 図13のフリップチップボンダで実施されるボンド方法を示すフローチャートである。 第六変形例における基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。
以下、比較例、実施形態、変形例および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
ファンアウト型ウェハレベルパッケージ(Fan Out Wafer Level Package:FOWLP)はチップ面積を超える広い領域に再配線層を形成するパッケージである。ファンアウト型パネルレベルパッケージ(Fan Out Panel Level Package:FOPLP)は、FOWLPの一括製造の考え方をさらに突き進めたものである。FOWLPは、直径が300mmのウェハに多数のシリコンダイを載せてパッケージの製造を一括して実施することで、パッケージ1個当たりの製造コストを低減する。この一括製造の考え方を、ウェハよりも大きなパネル(パネル状の基板)に適用したのが、FOPLPである。パネルにはプリント基板またはガラス基板(例えば液晶パネル製造用基板など)を使う。
FOPLPの製造プロセスには多くの種類があるが、その1つに仮基板としてのパネル(以下、基板という。)上にウェハからピックアップしたダイを、基板上に塗布した粘着性の基剤を介してボンドし仮固定してから封止樹脂で一括封止し、その封止体を基板から剥離して再配線やパッド(PAD)の形成を行う方法がある。その方法では歩留まり、品質を維持するために基板上に精度よくダイを実装する必要があり、ダイの小型化、高密度配線化により3~5μmなどの高精度が要求されている。
製造装置の高精度化にむけ、基板上に予め位置決めの基準となるマークなどを配置しアライメントする方法が考えられるが、基板に加工してターゲットマークを形成する場合、製造する部品サイズが変更になった場合など基板(型として)の再使用が困難なうえ、基板上に3~5μm以内の精度でアライメントマークを形成するにはコストがかかり、基板のコストの上昇はパッケージ価格の上昇につながる。そのため、マークなしの無地の基板上にダイを高精度に実装する必要があり、製造装置も高価なものになってしまう。FOPLPのコスト低減のためには高精度かつ低価格で実装が可能な製造装置の実現が必要である。
そこで、発明者らは基板にダイをボンドし、そのダイを位置決め基準とする技術(比較例)を検討した。これについて図1~3を用いて説明する。図1はダイボンディング装置の概要を示す図である。図2は比較例における基板基準ダイがボンドされた基板を示す上面図である。図3は図2の基板基準ダイを基準位置として複数のダイがボンドされた基板を示す上面図である。
図1に示すように、ダイボンディング装置BDは基板PにダイDをボンドするボンディングヘッドBHと、ダイDや基板Pを撮像する撮像装置CMと、ボンディングヘッドBHおよび撮像装置CMを制御する制御装置CNTと、を備える。
図2に示すように、まず、基板Pに、全体の基準となる二点を定義し、制御装置CNTはボンディングヘッドBHによりダイボンディング装置BDの精度でその位置に基板基準ダイRD1,RD2をボンドする。ここで、基板Pは平面視で矩形状であり、一辺はX軸方向に延在し、一辺に交わる他辺はY軸方向に延在する。二点破線の四本の直線で示されたダイDが搭載される領域DRは基板Pよりも小さい矩形領域である。例えば本比較例では基板基準ダイRD1は領域DRの左下端にボンドされ、基板基準ダイRD2は右上端にボンドされる。基板基準ダイRD1、RD2はそれぞれ左上、右下などであってもよい。領域DR内のX軸方向およびY軸方向に延在する一点破線の直線の交点にダイDがボンドされる。なお、基板基準ダイRD1,RD2はダイDと同様に製品ダイである。
ボンド後、制御装置CNTは、基板基準ダイRD1,RD2を撮像装置CMで撮像して、基板基準ダイRD1,RD2の位置を認識(計測)し、その位置および距離を記憶装置MMに保存する。
次に、制御装置CNTはボンディングヘッドBHによりボンドするダイDをウェハからピックアップし、撮像装置CMで基板基準ダイRD1,RD2の位置を認識し、基板基準ダイRD1,RD2の位置および、ボンドしたときからの位置変化量を算出する。算出結果よりRD1,RD2を基準として位置および距離の変化量からボンドする位置、ピッチ、傾きを算出し、ダイDをボンドする位置を補正計算する。そして、補正計算結果を元に図3に示すように、ダイDを順次ボンドする。ところで、FOPLPではサイズが大きく(例えば、515mm×510mmなど)、位置決め基準が設けられていない基板上にダイを3~5μmなどの高精度で、かつ大量にボンドする必要がある。しかし、環境の温度変化やプロセスで必要とする基板温度の変化、装置の経時変化などによる影響で、ボンド途中に基板の伸縮など変化することがあり、ボンド後の精度に影響する。例えば、図3に示すように、右上の基板基準ダイRD2の下から基板基準ダイRD1,RD2の二点基準によるボンドをすると、ボンド中の経時変化によるボンドずれPAが発生する。このボンドずれPAには、基板基準ダイRD2からの距離が遠くなることにより影響する誤差および基準測定から時間が経過したことにより基板の伸縮など変化したことによる誤差などが含まれる。
<実施形態>
上記ボンドずれを低減する実施形態について図1、4~8を用いて説明する。図4は実施形態におけるボンド方法を示すフローチャートである。図5は実施形態における基板基準ダイがボンドされた基板を示す上面図である。図6は図5の基板基準ダイを基準位置としてブロック基準ダイがボンドされた基板を示す上面図である。図7は図6の基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。図8は最初のブロック内の全てのダイがボンドされた基板を示す上面図である。
例えば、FOPLPでは再配線形成のためのパターン露光を、基板P上に配置されたダイDを一纏まりの領域としてのブロックに分けて実施するため、精度はそのブロック内でボンドピッチ精度が出ていればよい。そこで、実施形態の制御装置CNTは、基板Pに第一ダイとしての基板基準ダイRD1および第二ダイとしての基板基準ダイRD2をボンドし、基板基準ダイRD1および基板基準ダイRD2を基準として第三ダイとしてのブロック基準ダイBRDをボンドし、基板基準ダイRD1または基板基準ダイRD2、およびブロック基準ダイBRDを基準としてダイをボンドする。
より具体的には、図4に示すような手順でダイDをボンドすることで、ボンド精度、基板経時変化および熱膨張補正への対応を可能とする。
(ステップS1:基板基準ダイのボンド)
図5に示すように、まず、制御装置CNTは、比較例と同様に基板Pに全体の基準となる二点を定義し、その位置にボンディングヘッドBHにより第一ダイとしての基板基準ダイRD1および第二ダイとしての基板基準ダイRD2をボンドする。ここで、基板基準ダイRD1と基板基準ダイRD2とはできるだけ離れているのが好ましく、例えば基板P上の領域DRの対角における右上端と左下端にボンドする。ここで、基板Pは、平面視で、第一辺SD1と当該第一辺SD1と交差する第二辺SD2と、当該第二辺SD2と交差し前記第一辺SD1と対向する第三辺SD3と、当該第三辺SD3と交差し前記第二辺SD2と対向する第四辺SD4と、で矩形状に構成されている。第一辺SD1および第三辺SD3はY軸方向に延在し、第二辺SD2および第四辺SD4はX軸方向に延在する。
より具体的には、制御装置CNTは、基板基準ダイRD1を領域DRの左下端((X0,Y0))にボンドし、基板基準ダイRD2を右上端((Xn,Yn))にボンドする。制御装置CNTは、領域DR内のX軸方向およびY軸方向に延在する一点破線の直線の交点にダイDをボンドする。すなわち、制御装置CNTは、後述する複数のブロックBLのうち、第一辺SD1と第二辺SD2とで構成する第一角部C1に最も近い第一の領域としてのブロックに基板基準ダイRD1をボンドし、第三辺SD3と第四辺SD4とで構成する第二角部C2に最も近い第二の領域としてのブロックに基板基準ダイRD2をボンドする。ここで、ブロックBLは後述する複数のブロックの総称である。
ボンド後、制御装置CNTは、基板基準ダイRD1,RD2を撮像装置CMで撮像して、その位置を認識(計測)し、左下の基板基準ダイRD1の位置(X0,Y0)および右上の基板基準ダイRD2の位置(Xn,Yn)、およびそれらの間の距離を記憶装置MMに保存する。なお、基板基準ダイRD1,RD2はダイDと同様に製品ダイである。
(ステップS2:ブロック基準ダイのボンド)
次に、図6に示すように、制御装置CNTは、ボンディングヘッドBHにより上述の各ブロックの基準とするブロック基準ダイBRDをステップS1でボンドした基板基準ダイRD1,RD2を基準にボンドする。ここで、ブロック基準ダイBRDは後述する複数のブロック基準ダイの総称である。このときも、制御装置CNTは、ボンドした各ブロック基準ダイBRDの位置を撮像装置CMで撮像して、ステップS1でボンドした基板基準ダイRD1,RD2を基準に位置を認識して距離を計測し、各ブロック基準ダイBRDの位置(距離)を記憶装置MMに保存する。なお、ブロック基準ダイBRDはダイDと同様に製品ダイである。ここでは、基板Pの領域DRは、9個のブロックBLに分割され、14個のブロック基準ダイBRDがボンドされている。各ブロックBLは矩形状の領域であり、同じ大きさ(面積)である。
より具体的には、基板基準ダイRD1を通りX軸方向に延在する一点破線と基板基準ダイRD2を通りY軸方向に延在する一点破線との交点である(Xn,Y0)にブロック基準ダイBRD30がボンドされている。また、基板基準ダイRD1を通りY軸方向に延在する一点破線と基板基準ダイRD2を通りX軸方向に延在する一点破線との交点である(X0,Yn)にブロック基準ダイBRD03がボンドされている。また、基板基準ダイRD1とブロック基準ダイBRD30との間に等間隔にブロック基準ダイBRD10,BRD20がボンドされている。また、基板基準ダイRD1とブロック基準ダイBRD03との間に等間隔にブロック基準ダイBRD01,BRD02がボンドされている。また、ブロック基準ダイBRD30と基板基準ダイRD2との間に等間隔にブロック基準ダイBRD31,BRD32がボンドされている。また、ブロック基準ダイBRD03と基板基準ダイRD2との間に等間隔にブロック基準ダイBRD13,BRD23がボンドされている。また、ブロック基準ダイBRD10とブロック基準ダイBRD13との間に等間隔にブロック基準ダイBRD11,BRD12がボンドされている。また、ブロック基準ダイBRD20とブロック基準ダイBRD23との間に等間隔にブロック基準ダイBRD21,BRD22がボンドされている。
(ステップS3:ダイのボンド)
次に、図7に示すように、制御装置CNTは、ボンディングヘッドBHにより各ブロック内のダイDを、ステップS1でボンドした基板基準ダイRD1,RD2のいずれかとステップS2でボンドした各ブロック基準ダイBRDを基準位置にしてボンドする(ステップS3)。
より具体的には、各ダイDをボンドする前に、制御装置CNTは、撮像装置CMでブロック基準ダイBRDおよび基板基準ダイRD1または基板基準ダイRD2を撮像し、ブロック基準ダイBRDの位置と、その位置から遠い方の基板基準ダイとの位置を認識し、距離を計測する(ステップS31)。制御装置CNTは、ステップS2で計測したときのブロック基準ダイBRDの位置および距離からの差を計算して、基板Pの伸縮量を算出しボンド位置を補正する(ステップS32)。制御装置CNTは、ボンディングヘッドBHによりダイDを補正されたボンド位置にボンドする(ステップS33)。なお、図7では、ブロックBL33内にダイDをボンドする例を示しているが、ブロックBL33のブロック基準ダイとしては基板基準ダイRD2を使用し、基板基準ダイとしては基板基準ダイRD1を使用している。
ブロックBL33内のダイDのボンドが終了すると(ステップS34においてYESの場合)、次のブロックに移動する(ステップS36)。例えば、次のブロックをブロックBL32とし、ブロックBL32において、ステップS31~S34を繰り返してダイDをボンドする。この場合、図8に示すように、ブロック基準ダイとしてはブロック基準ダイBRD32を使用し、基板基準ダイとしては基板基準ダイRD1を使用する。以降、各ブロックの右上に位置するブロック基準ダイを使用する。
以降、制御装置CNTは、例えば、ブロックBL32,BL31,BL23,BL22,BL21,BL13,BL12,BL11の順にブロック内のダイDのボンドを行う。すべてのブロック内のダイDをボンドすると(ステップS35のYESの場合)終了する。ブロックBL31,BL23,BL22,BL13内のダイDをボンドする場合、基板基準ダイとしては基板基準ダイRD1を使用する。ブロックBL21,BL12内のダイDをボンドする場合、基板基準ダイとしては基板基準ダイRD1または基板基準ダイRD2を使用する。ブロックBL11内のダイDをボンドする場合、ブロック基準ダイとしてはブロック基準ダイBRD11を使用し、基板基準ダイとしては基板基準ダイRD2を使用する。なお、ブロックBL33,BL32,BL31,BL23,BL22,BL21,BL13,BL12,BL11は同じ大きさである。
なお、エラーなどで停止した後生産を再開する際も、停止した時間による変化の影響などを補正するため、制御装置CNTは、生産開始時にブロック基準ダイと基板基準ダイを認識し基板伸縮の補正を行う。
上述したボンド方法では、図8の楕円で囲った領域BL10,BL20,BL30,BL01,BL02,BL03にはダイDがボンドされない。これらの領域にボンドする場合は、例えば、これらの領域を上述のブロックと同様にブロックとして扱う。ただし、これらのブロックは一行または一列の領域であり、上述のブロックよりも小さな領域である。この場合、基板基準ダイとしては基板基準ダイRD1を使用し、ブロック基準ダイとしてはそれぞれブロック基準ダイBRD10,BRD20,BRD30,BRD01,BRD02,BRD03を使用してダイDをボンドする。
別のボンド方法としては、領域BL10,BL20,BL30,BL01,BL02,BL03を他のブロックに含めてダイDをボンドする。この場合は、ブロックの大きさが同じにはならない。具体的には、領域BL10,BL01はブロックBL11に含め、領域BL20はブロックBL21に含め、領域BL30はブロックBL31に含め、領域BL02はブロックBL12に含め、領域BL03はブロックBL13に含める。
<変形例>
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施形態の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
(第一変形例)
第一変形例のボンド方法について図9を用いて説明する。図9は第一変形例におけるボンド方法を説明する図であり、最初のブロック内の全てのダイがボンドされた基板を示す上面図である。
各ダイDのボンド前に、ステップS31,S32のボンド位置補正をすると生産性が低下する場合、ブロックサイズが小さく短時間でボンド可能な場合、制御装置CNTは各ブロック内のボンド開始時のみステップS31,S32のボンド位置補正をするようにしてもよい。第一変形例のボンド方法の他のステップは実施形態のボンド方法と同様である。
図9に示すように、ブロックBL33においては、基板基準ダイRD2の直下のダイDをボンドする際のみ、制御装置CNTはステップS31,S32のボンド位置補正を行い、ブロックBL33内の他のダイをボンドする際は、制御装置CNTはステップS31のボンド位置計測を行わず、直下のダイDをボンドする際に使用した測定値(ステップS31)の結果を使ってステップS32の補正を実施する。同様に、ブロックBL32においては、ブロック基準ダイBRD32の直下のダイDをボンドする際のみ、制御装置CNTはステップS31,S32のボンド位置補正を行い、ブロックBL32内の他のダイをボンドする際は、制御装置CNTはステップS31,S32のボンド位置補正を行わず、直下のダイDをボンドする際に使用した測定値(ステップS31)の結果を使ってステップS32の補正を実施する。他のブロック内のダイDのボンドも同様に行う。これにより、ステップS31のボンド位置補正の回数を実施形態よりも大幅に削減することが可能である。
(第二変形例)
第二変形例のボンド方法について図10を用いて説明する。図10は第二変形例におけるボンド方法を説明する図であり、最初のブロック内の四列のダイがボンドされた基板を示す上面図である。
第一変形例の各ブロックのボンド開始時のステップS31,S32のボンド位置補正では、定義したブロックサイズからボンドに時間がかかり、熱膨張や経時変化の影響がある場合、ブロック内の各列のボンド開始時にステップS31,S32のボンド位置補正を実施するようにしてもよい。第二変形例のボンド方法の他のステップは実施形態のボンド方法と同様である。
図10に示すように、ブロックBL33においては、一列目の最初のダイD(基板基準ダイRD2の直下のダイD)、二列目の最初のダイD、・・・、および六列目(最後の列)の最初のダイDをボンドする際に、制御装置CNTはステップS31,S32のボンド位置補正を行い、各列の二番目以降のダイをボンドする際は、制御装置CNTはステップS31,S32のボンド位置補正を行わない。これにより、ステップS31,S32のボンド位置補正の回数を実施形態よりも削減することが可能である。
(第三変形例)
第一変形例ではブロック内のボンド開始時、第二変形例ではブロック内の列のボンド開始時、とボンド位置によって、ステップS31,S32のボンド位置補正の実施時期を決定しているが、ボンド経過個数、経過時間などを設定し、設定を超えるところで所定間隔ごとにステップS31,S32のボンド位置補正を実施するようにしてもよい。第三変形例のボンド方法の他のステップは実施形態のボンド方法と同様である。
(第四変形例)
図11は第四変形例における基板基準ダイおよびブロック基準ダイがボンドされた基板を示す上面図である。
制御装置CNTは、複数のブロックBLのうち、第一辺SD1と第二辺SD2とで構成する第一角部C1に最も近い第一の領域としてのブロックBL11に基板基準ダイRD1をボンドし、第三辺SD3と第四辺SD4とで構成する第二角部C2に最も近い第二の領域としてのブロックBL66に基板基準ダイRD2をボンドする。
実施形態のステップS1では、制御装置CNTは基板基準ダイRD1を領域DRの左下端にボンドし、基板基準ダイRD2は右上端にボンドする。ステップS2では制御装置CNTは各ブロックの右上にブロック基準ダイBRDをボンドする。他方、第四変形例のステップS1では、図11に示すように、制御装置CNTは左下のブロックBL11の右下に基板基準ダイRD1をボンドし、右上のブロックBL66の右下に基板基準ダイRD2をボンドする。ステップS2では制御装置CNTはブロックBL11,BL66を除いて、各ブロックの右下にブロック基準ダイBRDをボンドする。制御装置CNTは、ブロックBL12、BL13,BL14,BL15,BL16,・・・、BL61,BL62,BL63,BL64,BL65には、それぞれブロック基準ダイBRD12,BRD13,BRD14,BRD15,BRD16,・・・,BRD61,BRD62,BRD63,BRD64,BRD65をボンドする。すなわち、制御装置CNTは、第一の領域としてのブロックBL11および第二の領域としてのブロックBL66には第三ダイとしてのブロック基準ダイBRDをボンドしない。
これにより、各ブロックの形状または大きさを同じにすることができる。なお、各ブロックの左上にブロック基準ダイBRDがボンドされ、左下のブロックBL11の左上に基板基準ダイRD1がボンドされ、右上のブロックBL66の左上に基板基準ダイRD2がボンドされてもよい。
(第五変形例)
図12は第五変形例における基板基準ダイおよびブロック基準ダイがボンドされた基板を示す上面図である。
実施形態では、制御装置CNTは一つのボンドテーブル(Yビーム)に設けられたボンディングヘッドでダイDをボンドしているが、第五変形例では、制御装置CNTは二つのボンドテーブル(Yビーム)に設けられたボンディングヘッドで交互にダイDをピックアップして基板Pにボンドする。
制御装置CNTは、例えば、第四変形例と同様に基板基準ダイRD1,RD2、ブロック基準ダイBRDをボンドする。このとき、一つのボンドテーブル(Yビーム)に設けられたボンディングヘッドでボンドしてもよいし、二つのボンドテーブル(Yビーム)に設けられたボンディングヘッドでボンドしてもよい。
制御装置CNTは、例えば、第一ボンドテーブル(Yビーム)のボンディングヘッドを用いて基板基準ダイRD1およびブロック基準ダイBRD36に基づいてブロックBL36にダイDをボンドし、第二ボンドテーブル(Yビーム)のボンディングヘッドを用いて基板基準ダイRD1および基板基準ダイRD2に基づいてブロックBL66にダイDをボンドする。このとき、制御装置CNTは二つのボンドテーブル(Yビーム)に設けられたボンディングヘッドで交互にダイDをピックアップして基板Pにボンドする。
(第六変形例)
図17は第六変形例における基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。
第六変形例では、ブロック基準ダイの配置を工夫して、実施形態における図8の領域BL10,BL20,BL30などのようにブロック基準ダイBRDがボンドされるにも拘らずダイDがボンドされない位置をなくしている。すなわち、図8における左端の一列および下端の一行には基板基準ダイおよびブロック基準ダイをボンドしないようにする。ここで、第六変形例のブロックの数および各ブロック内に載置されるダイの数は実施形態と同じである。また、図17に示すように、ブロックBL12,BL13のブロック基準ダイBRD12,BRD13をブロック内の右上ではなく左下に配置する。また、ブロックBL11のブロック基準ダイBRD11を無くすると共に、基板基準ダイRD1をブロックBL11内の左下に配置する。なお、基板基準ダイRD1は図8における基板基準ダイRD1よりもダイ一つ分右上に位置する。
これにより、基準ダイ間の距離を確保しつつ、かつブロックの端がすべて各ブロック内に含まれるレイアウトとすることができ、上述したようなブロック基準ダイBRDがボンドされるにも拘らずダイDがボンドされない領域BL01,BL01,BL03,BL10,BL20,BL30のようなものが無く効率よくボンドすることができる。
以下、実施例としてFOPLPに適用する例について説明するが、これに限定されるものではなく、仮基板を使用するものに適用可能である。
図13は実施例におけるフリップチップボンダの概略を示す上面図である。図14は図13において矢印A方向から見たときに、ピックアップフリップヘッド、トランスファヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンディング装置としてのフリップチップボンダ10は、大別して、ダイ供給部1と、ピックアップ部2と、トランスファ部8と、中間ステージ部3と、ボンディング部4と、搬送部5と、基板供給部6Kと、基板搬出部6Hと、各部の動作を監視し制御する制御装置7と、を有する。
まず、ダイ供給部1は、基板Pに実装するダイDを供給する。ダイ供給部1は、分割されたウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、ウェハリング供給部18と、を有する。ダイ供給部1は、図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。ウェハリング供給部18はウェハリング14(図14参照)が収納されたウェハカセットを有し,順次ウェハリング14をダイ供給部1に供給し、新しいウェハリング14に交換する。ダイ供給部1は、所望のダイDをウェハリング14からピックアップできるように、ピックアップポイントに、ウェハリング14を移動する。ウェハリング14は、ウェハ11が固定され、ダイ供給部1に取り付け可能な治具である。
ピックアップ部2は、ダイDをピックアップして反転するピックアップフリップヘッド21と、コレット22を昇降、回転、反転及びX方向移動させる図示しない各駆動部と、を有する。このような構成によって、ピックアップフリップヘッド21は、ダイをピックアップし、ピックアップフリップヘッド21を180度回転させ、ダイDのバンプを反転させて下面に向け、ダイDをトランスファヘッド81に渡す姿勢にする。
トランスファ部8は、反転したダイDをピックアップフリップヘッド21から受けとり、中間ステージ31に載置する。トランスファ部8は、ピックアップフリップヘッド21と同様にダイDを先端に吸着保持するコレット82を備えるトランスファヘッド81と、トランスファヘッド81をY方向に移動させるY駆動部83と、を有する。
中間ステージ部3は、ダイDを一時的に載置する中間ステージ31およびステージ認識カメラ34を有する。中間ステージ31は図示しない駆動部によりY軸方向に移動可能である。
ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板P上にボンディングする。ここで、基板Pとしてガラスパネルを用いる。ボンディング部4は、ピックアップフリップヘッド21と同様にダイDを先端に吸着保持するコレット42を備えるボンディングヘッド41と、ボンディングヘッド41をY軸方向に移動させる駆動部としてのYビーム43と、基板基準ダイRD1,RD2(図5参照)等を撮像し、ボンディング位置を認識する撮像装置としての基板認識カメラ44と、Xビーム45と、を有する。図12に示すように、Xビーム45は搬送レール51,52の近傍に設けられ、Yビーム43は、ボンディングステージBSの上を跨るようにY軸方向に伸び、両端部はXビーム45によってX軸方向に移動自在に支持されている。
ボンディングヘッド41は、真空吸着によりダイDを着脱自在に保持するコレット42を有する装置であり、Y軸方向およびZ軸方向に往復動自在にYビーム43に取り付けられている。ボンディングヘッド41は中間ステージ31からピックアップしたダイDを保持して搬送し、ボンディングステージBSに吸着固定された基板P上にダイDを取り付ける機能を備えている。なお、ボンディングヘッド41がXビーム45よりも中間ステージ31側に移動する場合は、コレット42がXビーム45よりも高くなるようにボンディングヘッド41が上昇する。
このような構成によって、ボンディングヘッド41は、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板PにダイDをボンディングする。ボンディングヘッド41は実施形態のボンディングヘッドBHに対応し、基板認識カメラ44は実施形態の撮像装置CMに対応する。
搬送部5は、基板PがX軸方向に移動する搬送レール51,52を備える。搬送レール51,52は平行に設けられる。このような構成によって、基板供給部6Kから基板Pを搬出し、搬送レール51,52に沿ってボンディング位置まで移動し、ボンディング後基板搬出部6Hまで移動して、基板搬出部6Hに基板Pを渡す。基板PにダイDをボンディング中に、基板供給部6Kは新たな基板Pを搬出し、搬送レール51,52上で待機する。
制御装置7は、フリップチップボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。例えば、制御装置7は、基板認識カメラ44及び基板認識カメラ44からの画像情報、ボンディングヘッド41の位置などの各種情報を取り込んでメモリに格納し、ボンディングヘッド41のボンディング動作など各構成要素の各動作を制御する。
図15は図13のダイ供給部の主要部を示す概略断面図である。図15に示すように、ダイ供給部1は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが粘着されたダイシングテープ16を水平に位置決めする支持リング17と、ダイDを上方に突き上げるための突上げユニット13と、を有する。所定のダイDをピックアップするために、突上げユニット13は、図示しない駆動機構によって上下方向に移動し、ダイ供給部1は水平方向には移動するようになっている。なお、基板基準ダイRD1,RD2、ブロック基準ダイBRDは、ダイDと同様にウェハ11内に位置する。
次に、実施例のフリップチップボンダにおいて実施されるボンド方法(半導体装置の製造方法)について図16を用いて説明する。図16は図13のフリップチップボンダで実施されるボンド方法を示すフローチャートである。下記ステップに先立ち、ダイDを有するダイシングテープ16を保持するウェハリング14を搬入し、複数の領域を有する基板Pを搬入する。
(ステップS21:ウェハダイピックアップ)
制御装置7はピックアップするダイDが突上げユニット13の真上に位置するようにウェハ保持台12を移動し、剥離対象ダイを突上げユニット13とコレット22に位置決めする。ダイシングテープ16の裏面に突上げユニット13の上面が接触するように突上げユニット13を移動する。このとき、制御装置7は、ダイシングテープ16を突上げユニット13の上面に吸着する。制御装置7は、コレット22を真空引きしながら下降させ、剥離対象のダイDの上に着地させ、ダイDを吸着する。制御装置7はコレット22を上昇させ、ダイDをダイシングテープ16から剥離する。これにより、ダイDはピックアップフリップヘッド21によりピックアップされる。ステップS1における基板基準ダイRD1,RD2およびステップS2におけるブロック基準ダイBRDはダイDと同様にピックアップフリップヘッド21によりピックアップされる。
(ステップS22:ピックアップフリップヘッド移動)
制御装置7はピックアップフリップヘッド21をピックアップ位置から反転位置に移動させる。
(ステップS23:ピックアップフリップヘッド反転)
制御装置7はピックアップフリップヘッド21を180度回転させ、ダイDのバンプ面(表面)を反転させて下面に向け、ダイDをトランスファヘッド81に渡す姿勢にする。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様にピックアップフリップヘッド21により反転される。
(ステップS24:トランスファヘッド受渡し)
制御装置7はピックアップフリップヘッド21のコレット22からトランスファヘッド81のコレット82によりダイDをピックアップして、ダイDの受渡しが行われる。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様に受渡しが行われる。
(ステップS25:ピックアップフリップヘッド反転)
制御装置7は、ピックアップフリップヘッド21を反転し、コレット22の吸着面を下に向ける。
(ステップS26:トランスファヘッド移動)
ステップS25の前または並行して、制御装置7はトランスファヘッド81を中間ステージ31に移動する。
(ステップS27:中間ステージダイ載置)
制御装置7はトランスファヘッド81に保持しているダイDを中間ステージ31に載置する。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様に中間ステージに載置される。
(ステップS28:トランスファヘッド移動)
制御装置7はトランスファヘッド81をダイD基板基準ダイRD1,RD2、ブロック基準ダイBRD)の受渡し位置に移動させる。
(ステップS29:中間ステージ位置移動)
ステップS28の後または並行して、制御装置7は中間ステージ31をボンディングヘッド41との受渡し位置に移動させる。
(ステップS2A:ボンディングヘッド受渡し)
制御装置7は中間ステージ31からボンディングヘッド41のコレットによりダイDをピックアップして、ダイDの受渡しが行われる。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様に受渡しが行われる。
(ステップS2B:中間ステージ位置移動)
制御装置7は中間ステージ31をトランスファヘッド81との受渡し位置に移動させる。
(ステップS2C:ボンディングヘッド移動)
制御装置7は、ボンディングヘッド41のコレット42が保持しているダイDを基板P上に移動する。
(ステップS2D:ボンド)
制御装置7は、中間ステージ31からボンディングヘッド41のコレット42でピックアップしたダイD(基板基準ダイRD1,RD2、ブロック基準ダイBRD)を粘着性の基剤(粘着層)が塗布された基板P上にボンドする。より具体的には、制御装置7は、ステップS1により基板基準ダイRD1,RD2を基板P上にボンドし、ステップS2によりブロック基準ダイBRDを基板P上にボンドし、ステップS3によりダイDを基板P上にボンドする。
(ステップS2E:ボンディングヘッド移動)
制御装置7はボンディングヘッド41を中間ステージ31との受渡し位置に移動させる。
また、ステップS2Eの後に、制御装置7は基板搬出部6Hで搬送レール51,52から基板基準ダイRD1,RD2、ブロック基準ダイBRDおよびダイDがボンディングされた基板Pを取り出す。フリップチップボンダ10から基板Pを搬出する。
その後、基板Pの粘着層の上に配置された複数のダイ(半導体チップ)を封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から基板Pを剥離し、次いで封止体の基板Pが貼り付けられていた面上に再配線層を形成してFOPLPを製造する。
以上、本発明者らによってなされた発明を実施形態、変形例および実施例に基づき具体的に説明したが、本発明は、上記実施形態、変形例および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例では、ピックアップ部2、トランスファ部8、中間ステージ部3およびボンディング部4が一つの例を説明したが、ピックアップ部2、トランスファ部8、中間ステージ部3およびボンディング部4はそれぞれ二組あってもよい。
また、実施例では、Yビーム43には一つのボンディングヘッド41が設けられる例を説明したが、複数のボンディングヘッドを設けてもよい。
また、実施例ではフリップチップボンダについて説明したが、ダイ供給部からピックアップしたダイを反転しないでボンディングするダイボンダにも適用可能である。
BH:ボンディングヘッド
BD:ダイボンディング装置
CM:撮像装置
CNT:制御装置
MM:記憶装置
D:ダイ
RD1:基板基準ダイ(第一ダイ)
RD2:基板基準ダイ(第二ダイ)
BRD:ブロック基準ダイ(第三ダイ)
P:基板
10:フリップチップボンダ(ダイボンディング装置)
41:ボンディングヘッド
43:Yビーム(駆動部)
44:基板認識カメラ(撮像装置)
7:制御装置

Claims (17)

  1. ピックアップしたダイを複数の領域を有する基板の上面に載置するボンディングヘッドと、
    前記ボンディングヘッドを移動させる駆動部と、
    前記ダイを撮像する撮像装置と、
    前記駆動部と前記撮像装置とを制御する制御装置と、
    を備え、
    前記制御装置は、
    (a)前記ボンディングヘッドを用いて前記基板の第一箇所に第一ダイをボンドし、
    (b)前記ボンディングヘッドを用いて前記基板の中央部に対して前記第一箇所とは反対側に位置する第二箇所に第二ダイをボンドし、
    (c)前記撮像装置を用いて前記第一ダイおよび前記第二ダイの位置を計測して、当該位置を保存し、
    (d)前記ボンディングヘッドを用いて前記第一ダイおよび前記第二ダイを基準として、前記複数の領域ごとに基準となる第三ダイをボンドし、
    (e)前記撮像装置を用いて前記第三ダイの位置を計測して、当該位置を保存し、
    (f)前記撮像装置を用いて前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置を計測し、
    (g)計測された前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、の差に基づいてボンド位置を補正して、
    (h)前記ボンディングヘッドを用いて前記領域内にダイをボンドするよう構成されるダイボンディング装置。
  2. 請求項のダイボンディング装置において、
    前記基板は、平面視で、第一辺と当該第一辺と交差する第二辺と、当該第二辺と交差し前記第一辺と対向する第三辺と、当該第三辺と交差し前記第二辺と対向する第四辺と、で矩形状に構成され、
    前記複数の領域のそれぞれは平面視で矩形状であり、
    前記制御装置は、
    前記複数の領域のうち、前記第一辺と前記第二辺とで構成する第一角部に最も近い第一の領域に前記第一ダイをボンドし、
    前記第三辺と前記第四辺とで構成する第二角部に最も近い第二の領域に前記第二ダイをボンドするよう構成されるダイボンディング装置。
  3. 請求項のダイボンディング装置において、
    前記制御装置は、前記(f)の位置の計測を前記ダイのボンドごとに行うよう構成されるダイボンディング装置。
  4. 請求項のダイボンディング装置において、
    前記制御装置は、前記(f)の位置の計測を前記領域ごとに1回行うよう構成されるダイボンディング装置。
  5. 請求項のダイボンディング装置において、
    前記制御装置は、前記(f)の位置の計測を前記領域の列ごとに1回行うよう構成されるダイボンディング装置。
  6. 請求項のダイボンディング装置において、
    前記制御装置は、前記(f)の位置の計測をボンド経過個数または経過時間で設定された間隔ごとに1回行うよう構成されるダイボンディング装置。
  7. 請求項のダイボンディング装置において、
    前記制御装置は、前記第一の領域および前記第二の領域には前記第三ダイをボンドしないよう構成されるダイボンディング装置。
  8. 請求項1からの何れか一つのダイボンディング装置において、さらに、
    ダイ供給部と、
    前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、
    を備え、
    前記ボンディングヘッドは、前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして前記基板の上面に前記ダイを載置するダイボンディング装置。
  9. 請求項のダイボンディング装置において、
    さらに、前記ピックアップヘッドがピックアップしたダイが載置される中間ステージを備え、
    前記ボンディングヘッドは、前記中間ステージから前記ダイをピックアップし前記ダイの回路形成面を上にして前記基板の上面に前記ダイを載置するダイボンディング装置。
  10. 請求項のダイボンディング装置において、
    前記ピックアップヘッド、前記中間ステージ、前記駆動部をそれぞれ二組備えるダイボンディング装置。
  11. (a)ダイを有するダイシングテープを保持するウェハリングを搬入する工程と、
    (b)複数の領域を有する基板を搬入する工程と、
    (c)前記ウェハリングから前記ダイをピックアップし、前記ピックアップされたダイを前記基板に載置する工程と、
    を備え、
    前記(c)工程は、
    (c1)前記基板の第一箇所に第一ダイをボンドする工程と、
    (c2)前記基板の中央部に対して前記第一箇所とは反対側に位置する第二箇所に第二ダイをボンドする工程と、
    (c3)前記第一ダイおよび前記第二ダイの位置を計測して、当該位置を保存する工程と、
    (c4)前記第一ダイおよび前記第二ダイを基準として、前記複数の領域ごとに基準となる第三ダイをボンドする工程と、
    (c5)前記第三ダイの位置を計測して、当該位置を保存する工程と、
    (c6)前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置を計測する工程と、
    (c7)計測された前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、の差に基づいてボンド位置を補正する工程と、
    (c8)前記領域内にダイをボンドする工程と、
    を有する半導体装置の製造方法。
  12. 請求項11の半導体装置の製造方法において、
    前記(c6)工程は前記(c8)工程の前記ダイのボンドごとに行う半導体装置の製造方法。
  13. 請求項11の半導体装置の製造方法において、
    前記(c6)工程は前記領域ごとに1回行う半導体装置の製造方法。
  14. 請求項11の半導体装置の製造方法において、
    前記(c6)工程は前記領域の列ごとに1回行う半導体装置の製造方法。
  15. 請求項11の半導体装置の製造方法において、
    前記(c6)工程はボンド経過個数または経過時間で設定された間隔ごとに1回行う半導体装置の製造方法。
  16. 請求項11の半導体装置の製造方法において、
    前記(c)工程はさらに
    前記ピックアップしたダイを上下反転する工程
    転した前記ダイをピックアップし、前記ダイの回路形成面を下に前記基板に載置する工程と、
    を有する半導体装置の製造方法。
  17. 請求項11の半導体装置の製造方法において、
    前記(c)工程はさらに
    前記ピックアップしたダイを中間ステージに載置する工程
    記中間ステージから前記ダイをピックアップし、前記ダイの回路形成面を上に前記基板に載置する工程と、
    を有する半導体装置の製造方法。
JP2019143899A 2019-08-05 2019-08-05 ダイボンディング装置および半導体装置の製造方法 Active JP7285162B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019143899A JP7285162B2 (ja) 2019-08-05 2019-08-05 ダイボンディング装置および半導体装置の製造方法
TW109114860A TWI768337B (zh) 2019-08-05 2020-05-05 黏晶裝置及半導體裝置的製造方法
KR1020200080009A KR102415798B1 (ko) 2019-08-05 2020-06-30 다이 본딩 장치 및 반도체 장치의 제조 방법
CN202010773696.7A CN112331582B (zh) 2019-08-05 2020-08-04 芯片贴装装置以及半导体器件的制造方法
CN202311720652.8A CN117497459A (zh) 2019-08-05 2020-08-04 芯片贴装装置以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019143899A JP7285162B2 (ja) 2019-08-05 2019-08-05 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021027171A JP2021027171A (ja) 2021-02-22
JP7285162B2 true JP7285162B2 (ja) 2023-06-01

Family

ID=74303619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019143899A Active JP7285162B2 (ja) 2019-08-05 2019-08-05 ダイボンディング装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP7285162B2 (ja)
KR (1) KR102415798B1 (ja)
CN (2) CN117497459A (ja)
TW (1) TWI768337B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157061A1 (ja) * 2022-02-15 2023-08-24 株式会社新川 検査装置、実装装置、検査方法、及びプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175263A (ja) 2003-12-12 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子機器
JP2006019330A (ja) 2004-06-30 2006-01-19 Nidec Tosok Corp ボンディング装置
JP2007266425A (ja) 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd 実装装置および実装方法
JP2014187220A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体装置の製造方法
WO2015079991A1 (ja) 2013-11-27 2015-06-04 東レエンジニアリング株式会社 3次元実装方法および3次元実装装置
JP2019121721A (ja) 2018-01-10 2019-07-22 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154799A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd 電子部品の実装装置および実装方法
JP2003279998A (ja) 2002-03-22 2003-10-02 Hitachi Ltd 液晶表示装置
JP2004119535A (ja) * 2002-09-25 2004-04-15 Sony Corp 電子部品の実装方法
JP5406480B2 (ja) * 2008-08-08 2014-02-05 東京エレクトロン株式会社 プローブ方法及びプローブ用プログラム
JP4919240B2 (ja) * 2010-04-13 2012-04-18 パイオニア株式会社 部品移送装置及び方法
JP2013004794A (ja) * 2011-06-17 2013-01-07 Renesas Electronics Corp 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
CN103108537B (zh) * 2011-10-07 2017-03-15 Juki株式会社 电子部件安装装置以及电子部件安装方法
JP6043939B2 (ja) 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
TWI567859B (zh) * 2014-02-10 2017-01-21 新川股份有限公司 安裝裝置及其偏移量修正方法
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法
WO2017130361A1 (ja) * 2016-01-28 2017-08-03 ヤマハ発動機株式会社 ダイピックアップ装置
JP6849468B2 (ja) * 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6902974B2 (ja) * 2017-09-19 2021-07-14 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法
CN108766894B (zh) * 2018-06-07 2019-11-05 湖南大学 一种机器人视觉引导的芯片贴装方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175263A (ja) 2003-12-12 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子機器
JP2006019330A (ja) 2004-06-30 2006-01-19 Nidec Tosok Corp ボンディング装置
JP2007266425A (ja) 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd 実装装置および実装方法
JP2014187220A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体装置の製造方法
WO2015079991A1 (ja) 2013-11-27 2015-06-04 東レエンジニアリング株式会社 3次元実装方法および3次元実装装置
JP2019121721A (ja) 2018-01-10 2019-07-22 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法

Also Published As

Publication number Publication date
CN112331582A (zh) 2021-02-05
KR20210018031A (ko) 2021-02-17
JP2021027171A (ja) 2021-02-22
CN112331582B (zh) 2024-01-02
TW202107575A (zh) 2021-02-16
TWI768337B (zh) 2022-06-21
KR102415798B1 (ko) 2022-07-04
CN117497459A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
JP7108739B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
US7727800B2 (en) High precision die bonding apparatus
JP5277266B2 (ja) ダイボンダ及び半導体製造方法
JP6781677B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
KR20070066946A (ko) 플립칩을 기판에 장착하기 위한 방법
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
JP7285162B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102534445B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2012069731A (ja) ダイボンダ及び半導体製造方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP2011181675A (ja) 回路部品の実装装置
JP2022145332A (ja) ダイボンディング装置および半導体装置の製造方法
JP5647312B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230522

R150 Certificate of patent or registration of utility model

Ref document number: 7285162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150