JP5406480B2 - プローブ方法及びプローブ用プログラム - Google Patents
プローブ方法及びプローブ用プログラム Download PDFInfo
- Publication number
- JP5406480B2 JP5406480B2 JP2008205707A JP2008205707A JP5406480B2 JP 5406480 B2 JP5406480 B2 JP 5406480B2 JP 2008205707 A JP2008205707 A JP 2008205707A JP 2008205707 A JP2008205707 A JP 2008205707A JP 5406480 B2 JP5406480 B2 JP 5406480B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- row
- probes
- tip
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本実施形態のプローブ方法を実施するプローブ装置について図1を参照しながら説明する。このプローブ装置10は、例えば図1に示すように、プローバ室内にX、Y、Z及びθ方向へ移動可能な載置台11と、載置台11の上方に配置されたプローブカード12と、載置台11上のウエハWとプローブカード12の位置合わせを行うアライメント機構13と、を備え、制御装置14の制御下で、載置台11とアライメント機構13が協働して、ウエハWのチップの複数の電極パッドとプローブカード12の複数のプローブ12Aとの位置合わせを行った後、載置台11がウエハWをインデックス送りしてウエハWの各チップの電気的特性検査を行うように構成されている。
第1の実施形態では斜め方向に配列された4個のチップに接触する複数のプローブ12Aを有するプローブカード12を用いたが、本実施形態では横方向に配列された4個のチップに接触する複数のプローブを有するプローブカードを用いる点で、第1の実施形態と相違する。その他の点は第1の実施形態に準じて構成されているため、本実施形態では第1の実施形態と同一または相当部分には同一符号を付して特徴のある部分を中心に説明する。
11 載置台
12 プローブカード
12A プローブ
W ウエハ
C チップ
Cc センターチップ
Claims (10)
- 制御装置の制御下で、ウエハを載置する載置台を移動させて、上記ウエハの斜め方向に配列された複数個のチップにプローブカードの複数のプローブを電気的に接触させて、上記全てのチップについて複数個ずつ同時に電気的特性検査を行うプローブ方法であって、
上記ウエハの中心に位置するセンターチップを含む斜め方向に配列された第1基準傾斜チップ列及びこの第1基準傾斜チップ列の上側の第1領域に平行に配列された複数の傾斜チップ列をそれぞれ求め、上記第1領域の最下端の上記第1基準傾斜チップ列から最上端の傾斜チップ列までそれぞれの下端のチップを始点として上記各傾斜チップ列で上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各傾斜チップ列とのコンタクト位置をそれぞれ設定する第1の工程と、
上記第1基準傾斜チップ列の下側の第2領域において上記第1基準傾斜チップ列に隣接する第2基準傾斜チップ列及びこの第2基準傾斜チップ列に平行に配列された複数の傾斜チップ列をそれぞれ求め、上記第2領域の最上端の第2基準傾斜チップ列から最下端の傾斜チップ列までそれぞれの上端のチップを始点として上記各傾斜チップ列で上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各傾斜チップ列とのコンタクト位置をそれぞれ設定する第2の工程と、
上記コンタクト位置の設定に基づいて上記複数のプローブに対して上記ウエハの左右のいずれか一方の端部に位置する上下方向の複数のコンタクト位置に同一のインデックスグループを設定し、残余のコンタクト位置に対しても上下方向に同一のインデックスグループを順次設定した後、上記ウエハの左右いずれか一方の端部の上記インデックスグループから他方の端部の上記インデックスグループに向けてそれぞれのコンタクト位置に対して上下方向に蛇行させてインデックス送りの順番を設定する第3の工程と、を備えた
ことを特徴とするプローブ方法。 - 上記第1の工程は、
上記中心チップの左端に位置するチップを検出する工程と、
上記左端のチップの上方向で上記第1基準傾斜チップ列から最も遠い傾斜チップ列を検出する工程と、
上記第1基準傾斜チップ列の左下端のチップに対応する上記複数のプローブの左下端のプローブを位置合わせし、上記第1基準傾斜チップ列で同一のチップが重複しないように上記複数のプローブを整数倍してコンタクト位置を設定する工程と、
他の傾斜チップ列についても上記第1基準傾斜チップ列と同一要領でコンタクト位置を設定する工程と、を有する
ことを特徴とする請求項1に記載のプローブ方法。 - 上記第2の工程は、
上記中心チップの右端に位置するチップを検出する工程と、
上記右端のチップの下方向で上記第2基準傾斜チップ列から最も遠い傾斜チップ列を検出する工程と、
上記第2基準傾斜チップ列の右上端のチップに対応する上記複数のプローブの右上端のプローブを位置合わせし、上記第2基準傾斜チップ列で同一のチップが重複しないように上記複数のプローブを整数倍してコンタクト位置を設定する工程と、
他の傾斜チップ列についても上記第2基準傾斜チップ列と同一要領でコンタクト位置を設定する工程と、を有する
ことを特徴とする請求項1または請求項2に記載のプローブ方法。 - 上記第3の工程は、
上記第1、第2の工程でのコンタクト位置の設定に基づいて上記複数のプローブに対して上記ウエハの左右のいずれか一方の端部に位置するコンタクト位置を検索する工程と、
上記左右のいずれか一方の端部に位置するコンタクト位置の上下方向に検索し、検索されたコンタクト位置の外端チップが直前のコンタクト位置の外端チップの所定の距離内にあるか否かを判断する工程と、
上記所定の距離内にあるコンタクト位置に対して同一のインデックスグループに設定する工程と、
残余のコンタクト位置に対しても上記左右のいずれか一方の端部に位置するコンタクト位置と同一要領で同一のインデックスグループをそれぞれ設定する工程と、を備えた
ことを特徴とする請求項1〜請求項3のいずれか1項に記載のプローブ方法。 - コンピュータを駆動させることにより、ウエハを載置する載置台を移動させて、上記ウエハの全てのチップのうち、斜め方向に配列された複数個のチップにプローブカードの複数のプローブを電気的に接触させて、上記全てのチップについて同時に複数個ずつ電気的特性検査を行うプローブ方法を実行させるプローブ用プログラムであって、
上記コンピュータを駆動させて、
上記ウエハの中心に位置するセンターチップを含む斜め方向に配列された第1基準傾斜チップ列及びこの第1基準傾斜チップ列の上側の第1領域に平行に配列された複数の傾斜チップ列をそれぞれ求め、上記第1領域の最下端の上記第1基準傾斜チップ列から最上端の傾斜チップ列までそれぞれの下端のチップを始点として上記各傾斜チップ列で上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各傾斜チップ列とのコンタクト位置をそれぞれ設定する第1の工程と、
上記第1基準傾斜チップ列の下側の第2領域において上記第1基準傾斜チップ列に隣接する第2基準傾斜チップ列及びこの第2基準傾斜チップ列に平行に配列された複数の傾斜チップ列をそれぞれ求め、上記第2領域の最上端の第2基準傾斜チップ列から最下端の傾斜チップ列までそれぞれの上端のチップを始点として上記各傾斜チップ列で上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各傾斜チップ列とのコンタクト位置をそれぞれ設定する第2の工程と、
上記コンタクト位置の設定に基づいて上記複数のプローブに対して上記ウエハの左右のいずれか一方の端部に位置する上下方向の複数のコンタクト位置に同一のインデックスグループを設定し、残余のコンタクト位置に対しても上下方向に同一のインデックスグループを順次設定した後、上記ウエハの左右いずれか一方の端部の上記インデックスグループから他方の端部の上記インデックスグループに向けてそれぞれのコンタクト位置に対して上下方向に蛇行させてインデックス送りの順番を設定する第3の工程と、を実行する
ことを特徴とするプローブ用プログラム。 - 上記第1の工程は、
上記中心チップの左端に位置するチップを検出する工程と、
上記左端のチップの上方向で上記第1基準傾斜チップ列から最も遠い傾斜チップ列を検出する工程と、
上記第1基準傾斜チップ列の左下端のチップに対応する上記複数のプローブの左下端のプローブを位置合わせし、上記第1基準傾斜チップ列で同一のチップが重複しないように上記複数のプローブを整数倍してコンタクト位置を設定する工程と、
他の傾斜チップ列についても上記第1基準傾斜チップ列と同一要領でコンタクト位置を設定する工程と、を有する
ことを特徴とする請求項5に記載のプローブ用プログラム。 - 上記第2の工程は、
上記中心チップの右端に位置するチップを検出する工程と、
上記右端のチップの下方向で上記第2基準傾斜チップ列から最も遠い傾斜チップ列を検出する工程と、
上記第2基準傾斜チップ列の右上端のチップに対応する上記複数のプローブの右上端のプローブを位置合わせし、上記第2基準傾斜チップ列で同一のチップが重複しないように上記複数のプローブを整数倍してコンタクト位置を設定する工程と、
他の傾斜チップ列についても上記第2基準傾斜チップ列と同一要領でコンタクト位置を設定する工程と、を有する
ことを特徴とする請求項5または請求項6に記載のプローブ用プログラム。 - 上記第3の工程は、
上記第1、第2の工程でのコンタクト位置の設定に基づいて上記複数のプローブに対して上記ウエハの左右のいずれか一方の端部に位置するコンタクト位置を検索する工程と、
上記左右のいずれか一方の端部に位置するコンタクト位置の上下方向に検索し、検索されたコンタクト位置の外端チップが直前のコンタクト位置の外端チップの所定の距離内にあるか否かを判断する工程と、
上記所定の距離内にあるコンタクト位置に対して同一のインデックスグループに設定する工程と、
残余のコンタクト位置に対しても上記左右いずれか一方の端部に位置するコンタクト位置と同一要領で同一のインデックスグループをそれぞれ設定する工程と、を備えた
ことを特徴とする請求項5〜請求項7のいずれか1項に記載のプローブ用プログラム。 - 制御装置の制御下で、ウエハを載置する載置台を移動させて、上記ウエハの横方向に配列された複数個のチップにプローブカードの複数のプローブを電気的に接触させて、上記全てのチップについて複数個ずつ同時に電気的特性検査を行うプローブ方法であって、
上記ウエハの中心に位置するセンターチップを含む横方向に配列された基準チップ行の左右いずれか一方の端部を求め、この端部のチップを始点として上記基準チップ行に上記複数のプローブを整数倍して配置し、上記複数のプローブと上記基準チップ行とのコンタクト位置を設定する第1の工程と、
上記基準チップ行の上側の第1領域にある上記基準チップ列と平行な各チップ行それぞれの上記端部と同じ側の端部のチップを始点として上記各チップ行それぞれに上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各チップ行とのコンタクト位置を設定する第2の工程と、
上記基準チップ行の下側の第2領域にある各チップ行それぞれの上記端部と反対側の端部のチップを始点として上記各チップ行それぞれに上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各チップ行とのコンタクト位置を設定する第3の工程と、
上記コンタクト位置の設定に基づいて上記複数のプローブに対して上記端部側に位置する上下方向の複数のコンタクト位置に同一のインデックスグループを設定し、残余のコンタクト位置に対しても上下方向に同一のインデックスグループを上記端部と反対側の端部に向けて順次設定した後、上記端部の上記インデックスグループから他方の端部の上記インデックスグループに向けてそれぞれのコンタクト位置に対して上下方向に蛇行させてインデックス送りの順番を設定する第4の工程と、を備えた
ことを特徴とするプローブ方法。 - コンピュータを駆動させることにより、ウエハを載置する載置台を移動させて、上記ウエハの全てのチップのうち、横方向に配列された複数個のチップにプローブカードの複数のプローブを電気的に接触させて、上記全てのチップについて同時に複数個ずつ電気的特性検査を行うプローブ方法を実行させるプローブ用プログラムであって、
上記コンピュータを駆動させて、
上記ウエハの中心に位置するセンターチップを含む横方向に配列された基準チップ行の左右いずれか一方の端部を求め、この端部のチップを始点として上記基準チップ行に上記複数のプローブを整数倍して配置し、上記複数のプローブと上記基準チップ行とのコンタクト位置を設定する第1の工程と、
上記基準チップ行の上側の第1領域にある上記基準チップ行と平行な各チップ行それぞれの上記端部と同じ側の端部のチップを始点として上記各チップ行それぞれに上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各チップ行とのコンタクト位置を設定する第2の工程と、
上記基準チップ行の下側の第2領域にある各チップ行それぞれの上記端部と反対側の端部のチップを始点として上記各チップ行それぞれに上記複数のプローブを整数倍して配置し、上記複数のプローブと上記各チップ行とのコンタクト位置を設定する第3の工程と、
上記コンタクト位置の設定に基づいて上記複数のプローブに対して上記端部側に位置する上下方向の複数のコンタクト位置に同一のインデックスグループを設定し、残余のコンタクト位置に対しても上下方向に同一のインデックスグループを上記端部と反対側の端部に向けて順次設定した後、上記端部の上記インデックスグループから他方の端部の上記インデックスグループに向けてそれぞれのコンタクト位置に対して上下方向に蛇行させてインデックス送りの順番を設定する第4の工程と、を実行する
ことを特徴とするプローブ用プログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205707A JP5406480B2 (ja) | 2008-08-08 | 2008-08-08 | プローブ方法及びプローブ用プログラム |
US12/536,761 US7969172B2 (en) | 2008-08-08 | 2009-08-06 | Probing method and probing program |
TW098126570A TWI435400B (zh) | 2008-08-08 | 2009-08-06 | Probe method and probe program |
KR1020090072978A KR101237665B1 (ko) | 2008-08-08 | 2009-08-07 | 프로브 방법 및 프로브용 프로그램 |
CN200910159259XA CN101644732B (zh) | 2008-08-08 | 2009-08-10 | 探测方法以及探测用程序 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205707A JP5406480B2 (ja) | 2008-08-08 | 2008-08-08 | プローブ方法及びプローブ用プログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010041002A JP2010041002A (ja) | 2010-02-18 |
JP2010041002A5 JP2010041002A5 (ja) | 2011-09-01 |
JP5406480B2 true JP5406480B2 (ja) | 2014-02-05 |
Family
ID=41652325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205707A Expired - Fee Related JP5406480B2 (ja) | 2008-08-08 | 2008-08-08 | プローブ方法及びプローブ用プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7969172B2 (ja) |
JP (1) | JP5406480B2 (ja) |
KR (1) | KR101237665B1 (ja) |
CN (1) | CN101644732B (ja) |
TW (1) | TWI435400B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104364892B (zh) * | 2012-06-06 | 2017-11-03 | Ev 集团 E·索尔纳有限责任公司 | 用于确定对准误差的装置和方法 |
CN103777131B (zh) * | 2012-10-25 | 2016-07-06 | 上海华岭集成电路技术股份有限公司 | 集成电路测试系统及测试方法 |
CN103018496A (zh) * | 2012-12-14 | 2013-04-03 | 深圳市天微电子有限公司 | 晶圆测试装置 |
JP5825569B2 (ja) * | 2013-02-27 | 2015-12-02 | 株式会社東京精密 | プローブ装置のアライメント支援装置及びアライメント支援方法 |
US10281518B2 (en) * | 2014-02-25 | 2019-05-07 | Formfactor Beaverton, Inc. | Systems and methods for on-wafer dynamic testing of electronic devices |
CN106597037B (zh) | 2015-10-20 | 2019-07-16 | 创意电子股份有限公司 | 探针卡与测试方法 |
CN107422241B (zh) * | 2016-03-23 | 2019-10-15 | 创意电子股份有限公司 | 使用探针卡的方法及系统 |
JP7018784B2 (ja) * | 2018-02-23 | 2022-02-14 | 東京エレクトロン株式会社 | コンタクト精度保証方法および検査装置 |
JP7285162B2 (ja) * | 2019-08-05 | 2023-06-01 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP7498677B2 (ja) | 2021-02-25 | 2024-06-12 | ルネサスエレクトロニクス株式会社 | テスト装置、テスト方法および記録媒体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3152737B2 (ja) | 1992-04-16 | 2001-04-03 | 沖電気工業株式会社 | ウェハープロービング装置におけるステージ移動方法 |
JPH06168991A (ja) * | 1992-11-30 | 1994-06-14 | Tokyo Seimitsu Co Ltd | マルチプロービング半導体検査方法 |
JP3891498B2 (ja) * | 1993-12-27 | 2007-03-14 | 東京エレクトロン株式会社 | 半導体ウエハのプロービング方法 |
JP2817673B2 (ja) * | 1995-08-16 | 1998-10-30 | 日本電気株式会社 | プローブカード及びicチップのテスト方法 |
JP3361434B2 (ja) * | 1996-09-20 | 2003-01-07 | 東京エレクトロン株式会社 | 最適プロ−ビングモ−ド設定方法 |
KR200169688Y1 (ko) * | 1996-11-14 | 2000-02-01 | 김영환 | 반도체 웨이퍼 검사장치 |
JP2006029997A (ja) * | 2004-07-16 | 2006-02-02 | Nidec-Read Corp | 基板検査装置及び基板検査方法 |
JP4300003B2 (ja) * | 2002-08-07 | 2009-07-22 | 東京エレクトロン株式会社 | 載置台の駆動装置及びプローブ方法 |
JP4339631B2 (ja) * | 2003-06-20 | 2009-10-07 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
JP4086836B2 (ja) * | 2004-11-02 | 2008-05-14 | エルピーダメモリ株式会社 | 半導体チップ検査支援装置 |
-
2008
- 2008-08-08 JP JP2008205707A patent/JP5406480B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-06 TW TW098126570A patent/TWI435400B/zh not_active IP Right Cessation
- 2009-08-06 US US12/536,761 patent/US7969172B2/en not_active Expired - Fee Related
- 2009-08-07 KR KR1020090072978A patent/KR101237665B1/ko active IP Right Grant
- 2009-08-10 CN CN200910159259XA patent/CN101644732B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201027646A (en) | 2010-07-16 |
CN101644732A (zh) | 2010-02-10 |
CN101644732B (zh) | 2012-05-30 |
US20100033200A1 (en) | 2010-02-11 |
JP2010041002A (ja) | 2010-02-18 |
KR101237665B1 (ko) | 2013-02-26 |
TWI435400B (zh) | 2014-04-21 |
US7969172B2 (en) | 2011-06-28 |
KR20100019393A (ko) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5406480B2 (ja) | プローブ方法及びプローブ用プログラム | |
US7501840B2 (en) | Probe assembly comprising a parallelogram link vertical probe made of a metal foil attached to the surface of a resin film | |
CN100431128C (zh) | 探测卡与载置台的平行度调整方法和检查装置 | |
JP4997127B2 (ja) | 検査方法及びこの検査方法を記録したプログラム記録媒体 | |
KR101023178B1 (ko) | 시험 장치, 시험 방법 및 프로그램 | |
JPH10214867A (ja) | 検査方法及び検査装置 | |
US8947114B2 (en) | Inspecting method and program for object to be inspected | |
US20110006797A1 (en) | Probe card and test equipment | |
JP5529605B2 (ja) | ウエハチャックの傾き補正方法及びプローブ装置 | |
US7884629B2 (en) | Probe card layout | |
WO2010134890A1 (en) | System and method for testing and managing camera modules | |
US8395401B2 (en) | Method for setting contact parameter and recording medium having program for setting contact parameter recorded thereon | |
KR101091695B1 (ko) | 얼라인먼트 기능을 갖는 반도체 검사장치와 얼라인먼트 방법 | |
JP4974022B2 (ja) | 格子状配列プローブ組立体 | |
KR100674938B1 (ko) | 멀티칩 테스트용 프로브 카드 | |
KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
JP2008226994A (ja) | プロービンク方法 | |
JP2000031218A (ja) | 集積回路試験装置及び集積回路試験方法 | |
KR20090107121A (ko) | 프로버 스테이션 및 그의 프로빙 방법 | |
JP3152417B2 (ja) | 半導体素子のスクリ−ニング装置 | |
KR20120046491A (ko) | 기판 검사 장치 | |
JP2010091449A (ja) | プローブカード、半導体検査装置及び半導体検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5406480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |