JPH06168991A - マルチプロービング半導体検査方法 - Google Patents
マルチプロービング半導体検査方法Info
- Publication number
- JPH06168991A JPH06168991A JP43A JP32006192A JPH06168991A JP H06168991 A JPH06168991 A JP H06168991A JP 43 A JP43 A JP 43A JP 32006192 A JP32006192 A JP 32006192A JP H06168991 A JPH06168991 A JP H06168991A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chips
- inspected
- groups
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06705—Apparatus for holding or moving single probes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明はマルチプロービングによる半導体検
査方法に関し、検査効率の向上を目的とする。 【構成】 触針をチップの電極パッドに接触させて電気
的特性を順次検査する時に、触針を複数個のチップ分設
けて、隣接する複数個のチップを同時に検査するマルチ
プロービング半導体検査方法において、同時に検査する
個数は２の階乗の値に制限されずに決定するように構成
する。
査方法に関し、検査効率の向上を目的とする。 【構成】 触針をチップの電極パッドに接触させて電気
的特性を順次検査する時に、触針を複数個のチップ分設
けて、隣接する複数個のチップを同時に検査するマルチ
プロービング半導体検査方法において、同時に検査する
個数は２の階乗の値に制限されずに決定するように構成
する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプローバとテストヘッド
を組み合わせた半導体検査装置で行う半導体検査方法に
関し、特に複数個の半導体チップを同時に検査するマル
チプロービングを行う半導体検査方法に関する。
を組み合わせた半導体検査装置で行う半導体検査方法に
関し、特に複数個の半導体チップを同時に検査するマル
チプロービングを行う半導体検査方法に関する。
【０００２】
【従来の技術】半導体チップの製造工程においては、製
造効率を向上させるため、半導体ウエハ上に形成された
各半導体チップを、その電極パッドに触針を接触させ、
この触針を介して試験信号の印加及び検出を行うことに
より検査し、不良チップは後の組立工程より除くことが
行われる。この検査に使用されるのが半導体検査装置で
あり、図３にその構成を示す。
造効率を向上させるため、半導体ウエハ上に形成された
各半導体チップを、その電極パッドに触針を接触させ、
この触針を介して試験信号の印加及び検出を行うことに
より検査し、不良チップは後の組立工程より除くことが
行われる。この検査に使用されるのが半導体検査装置で
あり、図３にその構成を示す。
【０００３】図３において、３０は検査対象である半導
体ウエハであり、表面に半導体チップが形成されてい
る。３１は半導体ウエハを真空吸着して保持するウエハ
チャックであり、３２はウエハチャックを３次元で移動
・回転させる移動機構である。３３はプローブカードで
あり、半導体チップの電極パッドに接触する触針３４を
有し、上側にこの触針と電気的に接続された接続端子を
有している。３５はフロッグリングであり、プローブカ
ード３３の接続端子をテストヘッド３６に接続するため
の接続用部材である。
体ウエハであり、表面に半導体チップが形成されてい
る。３１は半導体ウエハを真空吸着して保持するウエハ
チャックであり、３２はウエハチャックを３次元で移動
・回転させる移動機構である。３３はプローブカードで
あり、半導体チップの電極パッドに接触する触針３４を
有し、上側にこの触針と電気的に接続された接続端子を
有している。３５はフロッグリングであり、プローブカ
ード３３の接続端子をテストヘッド３６に接続するため
の接続用部材である。
【０００４】テストヘッド３６は各半導体チップに印加
する試験信号を出力し、それに応じた出力信号を受けて
検査を行うものであり、フロッグリング３５との接続の
ためパフォーマンスボード３７が取り付けられている。
テストヘッド３６とパフォーマンスボード３７は回転軸
３８を中心として回転し、それ以外の部分から切り離す
ことができる。一般的にテストヘッド部分を除く他の部
分をプローバと称している。
する試験信号を出力し、それに応じた出力信号を受けて
検査を行うものであり、フロッグリング３５との接続の
ためパフォーマンスボード３７が取り付けられている。
テストヘッド３６とパフォーマンスボード３７は回転軸
３８を中心として回転し、それ以外の部分から切り離す
ことができる。一般的にテストヘッド部分を除く他の部
分をプローバと称している。
【０００５】図４は半導体ウエハ上に形成された半導体
チップを示す図である。図において、３０は半導体ウエ
ハであり、４３が半導体チップである。通常半導体ウエ
ハ３０の周辺部には半導体チップを形成できない部分が
あり、４２は有効部分の範囲を示す円である。以下の説
明においては、この有効部分に半導体チップを配列した
図を使用する。
チップを示す図である。図において、３０は半導体ウエ
ハであり、４３が半導体チップである。通常半導体ウエ
ハ３０の周辺部には半導体チップを形成できない部分が
あり、４２は有効部分の範囲を示す円である。以下の説
明においては、この有効部分に半導体チップを配列した
図を使用する。
【０００６】図４に示すように半導体チップ４３は半導
体ウエハ３０上に碁盤の目状に配列されており、検査終
了後切り離された上で組み立てられる。検査は半導体ウ
エハ３０をウエハチャック３１に保持した上で位置調整
を行い、電極パッドが触針３４に接触するように移動さ
せて検査を行う。これを図４の右側に示した矢印に沿う
ように各半導体チップについて行い、すべての半導体チ
ップの検査が終了すると１枚の半導体ウエハの検査が終
了する。
体ウエハ３０上に碁盤の目状に配列されており、検査終
了後切り離された上で組み立てられる。検査は半導体ウ
エハ３０をウエハチャック３１に保持した上で位置調整
を行い、電極パッドが触針３４に接触するように移動さ
せて検査を行う。これを図４の右側に示した矢印に沿う
ように各半導体チップについて行い、すべての半導体チ
ップの検査が終了すると１枚の半導体ウエハの検査が終
了する。
【０００７】１枚の半導体ウエハ上には数百個もの半導
体チップが形成される。近年製造効率向上のため、半導
体ウエハの大口径化が進められており、１枚の半導体ウ
エハ上の半導体チップの個数は増大している。そのため
半導体検査の効率向上も求められており、各種対策が施
されている。この対策の１つが同時に複数個の半導体チ
ップを検査するマルチプロービングと呼ばれる方法であ
る。
体チップが形成される。近年製造効率向上のため、半導
体ウエハの大口径化が進められており、１枚の半導体ウ
エハ上の半導体チップの個数は増大している。そのため
半導体検査の効率向上も求められており、各種対策が施
されている。この対策の１つが同時に複数個の半導体チ
ップを検査するマルチプロービングと呼ばれる方法であ
る。
【０００８】テストヘッドの性能も向上しており、あま
り複雑な半導体チップでなければ、触針を電極パッドに
接触させる動作１回で、複数の半導体チップの検査が行
えるようになっている。そこで１個の半導体チップを検
査するのに必要な触針の組を複数組設け、隣接する複数
個の半導体チップを触針を電極パッドに接触させる動作
１回で検査できるようにしたのがマルチプロービング方
法である。なお用語を簡略化するため、触針を電極パッ
ドに接触させる動作１回で複数個の半導体チップを測定
することを、同時に複数個の半導体チップを測定すると
いうことにする。
り複雑な半導体チップでなければ、触針を電極パッドに
接触させる動作１回で、複数の半導体チップの検査が行
えるようになっている。そこで１個の半導体チップを検
査するのに必要な触針の組を複数組設け、隣接する複数
個の半導体チップを触針を電極パッドに接触させる動作
１回で検査できるようにしたのがマルチプロービング方
法である。なお用語を簡略化するため、触針を電極パッ
ドに接触させる動作１回で複数個の半導体チップを測定
することを、同時に複数個の半導体チップを測定すると
いうことにする。
【０００９】マルチプロービング方法は非常に効果的で
あり、１枚の半導体ウエハの全検査時間が大幅に短縮化
される。特に同時に検査する半導体チップの個数を増加
させる程、全検査時間が短縮される。
あり、１枚の半導体ウエハの全検査時間が大幅に短縮化
される。特に同時に検査する半導体チップの個数を増加
させる程、全検査時間が短縮される。
【００１０】
【発明が解決しようとする課題】マルチプロービング方
法で同時に検査できる半導体チップの個数は、半導体検
査装置で２、４、…という具合に２の階乗の値に決めら
れており、検査対象の半導体チップに応じて適当な個数
を選択した上で検査を行っていた。図５は従来のマルチ
プロービング方法で半導体ウエハを検査する時のグルー
プの配置と触針の軌跡を示す図である。４２は半導体ウ
エハの有効部分であり、４３で示した破線で示した部分
は半導体チップである。５４は同時に検査する半導体チ
ップのグループであり、ここでは８個の半導体チップが
同時に検査される。
法で同時に検査できる半導体チップの個数は、半導体検
査装置で２、４、…という具合に２の階乗の値に決めら
れており、検査対象の半導体チップに応じて適当な個数
を選択した上で検査を行っていた。図５は従来のマルチ
プロービング方法で半導体ウエハを検査する時のグルー
プの配置と触針の軌跡を示す図である。４２は半導体ウ
エハの有効部分であり、４３で示した破線で示した部分
は半導体チップである。５４は同時に検査する半導体チ
ップのグループであり、ここでは８個の半導体チップが
同時に検査される。
【００１１】従来のマルチプロービング方法は同時に検
査する８個の半導体チップの組を１つのチップと見な
し、単１チップを測定するのと同様にこれが碁盤の目の
ように配列されているものとして、図５に示すような順
番で検査を行っていた。従って１個の半導体チップも含
まない組はその組が存在しないものとして検査を行わな
いが、１個でも半導体チップを含む組に対しては触針の
接触動作を行い、検査を行っていた。
査する８個の半導体チップの組を１つのチップと見な
し、単１チップを測定するのと同様にこれが碁盤の目の
ように配列されているものとして、図５に示すような順
番で検査を行っていた。従って１個の半導体チップも含
まない組はその組が存在しないものとして検査を行わな
いが、１個でも半導体チップを含む組に対しては触針の
接触動作を行い、検査を行っていた。
【００１２】そのため、図５では半導体チップの総数は
２８４個であり、同時に８個検査できるものであれば３
６回で検査できるはずであるが、触針を接触させて検査
を行うという動作は合計４５回行っている。この動作回
数を低減して３６回に近づけられればその分だけ検査時
間が短縮されるわけであり、検査効率の向上のためこの
動作回数の低減が求められている。
２８４個であり、同時に８個検査できるものであれば３
６回で検査できるはずであるが、触針を接触させて検査
を行うという動作は合計４５回行っている。この動作回
数を低減して３６回に近づけられればその分だけ検査時
間が短縮されるわけであり、検査効率の向上のためこの
動作回数の低減が求められている。
【００１３】図６は図５と同じ半導体ウエハを、８個を
同時に検査するマルチプロービング方法によって検査す
る時の別の例を示す図である。触針を接触させて検査を
行う動作は４４回であり、図５に比べて１回減少し、そ
の分だけ検査効率が向上する。しかし、中央の最上部の
半導体チップを検査する時の触針の位置、すなわちプロ
ーブカードの中心位置は、図５に比べて上側へ移動して
いる。プローブカードの中心位置に対する半導体ウエハ
の中心位置が、ウエハ移動装置の移動範囲である。図６
ではこれが図５に比べて大きくなっており、その分だけ
移動範囲を大きくする必要がある。ウエハ移動装置は精
密な移動を行うものであり、移動範囲が大きくなると大
型化及びコスト増を招くという問題がある。
同時に検査するマルチプロービング方法によって検査す
る時の別の例を示す図である。触針を接触させて検査を
行う動作は４４回であり、図５に比べて１回減少し、そ
の分だけ検査効率が向上する。しかし、中央の最上部の
半導体チップを検査する時の触針の位置、すなわちプロ
ーブカードの中心位置は、図５に比べて上側へ移動して
いる。プローブカードの中心位置に対する半導体ウエハ
の中心位置が、ウエハ移動装置の移動範囲である。図６
ではこれが図５に比べて大きくなっており、その分だけ
移動範囲を大きくする必要がある。ウエハ移動装置は精
密な移動を行うものであり、移動範囲が大きくなると大
型化及びコスト増を招くという問題がある。
【００１４】本発明は上記問題点に鑑みてなされたもの
であり、半導体チップの検査を行う時に、高い検査効率
で、ウエハ移動装置の移動範囲の増加も招かないような
マルチプロービング半導体検査方法の実現を目的とす
る。
であり、半導体チップの検査を行う時に、高い検査効率
で、ウエハ移動装置の移動範囲の増加も招かないような
マルチプロービング半導体検査方法の実現を目的とす
る。
【００１５】
【課題を解決するための手段】本発明は、触針を半導体
ウエハ上の半導体チップの電極パッドに接触させ、テス
トヘッドが触針を介して試験信号の入出力を行うことで
半導体チップの電気的特性を順次検査する時に、隣接す
る複数個の半導体チップを同時に検査するため、触針を
複数個の半導体チップ分設け、テストヘッドは複数個の
半導体チップに対して同時に試験信号の入出力を行うマ
ルチプロービング半導体検査方法である。そして上記目
的を達成するため、同時に検査する半導体チップの個数
は、２の階乗の値に制限されることなく決定される。
ウエハ上の半導体チップの電極パッドに接触させ、テス
トヘッドが触針を介して試験信号の入出力を行うことで
半導体チップの電気的特性を順次検査する時に、隣接す
る複数個の半導体チップを同時に検査するため、触針を
複数個の半導体チップ分設け、テストヘッドは複数個の
半導体チップに対して同時に試験信号の入出力を行うマ
ルチプロービング半導体検査方法である。そして上記目
的を達成するため、同時に検査する半導体チップの個数
は、２の階乗の値に制限されることなく決定される。
【００１６】また別の態様では、同時に検査する半導体
チップが配列される方向の各チップ列を同時に検査する
グループに分割した時、両端のグループに属する半導体
チップの合計個数は、同時に検査する半導体チップの個
数より大きくなるようにする。更に別の態様では、同時
に検査する半導体チップが配列される方向の各チップ列
を同時に検査するグループに分割した時、両端のグルー
プに属する半導体チップの個数の差は１以下であるよう
にする。
チップが配列される方向の各チップ列を同時に検査する
グループに分割した時、両端のグループに属する半導体
チップの合計個数は、同時に検査する半導体チップの個
数より大きくなるようにする。更に別の態様では、同時
に検査する半導体チップが配列される方向の各チップ列
を同時に検査するグループに分割した時、両端のグルー
プに属する半導体チップの個数の差は１以下であるよう
にする。
【００１７】
【作用】同時に検査できる半導体チップの最大個数は、
テストヘッドの検査能力と半導体チップの仕様によって
決定される。例えばテストヘッドの入出力端子数と半導
体チップの電極パッド数である。しかし、これまでは、
最大個数以内で２の階乗になる個数に決められていた。
このような系列の個数に制限されてきたのは、テストヘ
ッドにおける個数入力がこのような値に制限されていた
等の理由であり、本質的な原因によってこのような個数
に制限されていたわけではない。
テストヘッドの検査能力と半導体チップの仕様によって
決定される。例えばテストヘッドの入出力端子数と半導
体チップの電極パッド数である。しかし、これまでは、
最大個数以内で２の階乗になる個数に決められていた。
このような系列の個数に制限されてきたのは、テストヘ
ッドにおける個数入力がこのような値に制限されていた
等の理由であり、本質的な原因によってこのような個数
に制限されていたわけではない。
【００１８】そこで同時に検査する半導体チップの個数
を、テストヘッドの検査能力と半導体チップの仕様によ
って決定される最大可能な個数とする。これによってマ
ルチプロービング方法で同時に検査する半導体チップの
個数が増加するため、検査効率が向上する。第２の態様
においては、従来のように同時に検査する半導体チップ
の組を１つのチップと見なし、それが碁盤の目のように
配列されていると考えない。各チップ列を同時に検査す
るグループに分割した時、両端のグループで実際に存在
する半導体チップの個数が、同時に検査する個数より少
なくなることが起きる。両端のグループに属する半導体
チップの合計個数が、同時に検査できる個数以下であれ
ば、そのチップ列は１個少ないグループに分割できるは
ずである。このような分割をすることにより、隣接する
チップ列とは分割位置が異なり、各グループは碁盤の目
のようには配列されなくなる。しかし実際の動作では、
各グループが碁盤の目のように配列される必要はなく、
グループの数が１個減少することにより、検査効率が向
上する。
を、テストヘッドの検査能力と半導体チップの仕様によ
って決定される最大可能な個数とする。これによってマ
ルチプロービング方法で同時に検査する半導体チップの
個数が増加するため、検査効率が向上する。第２の態様
においては、従来のように同時に検査する半導体チップ
の組を１つのチップと見なし、それが碁盤の目のように
配列されていると考えない。各チップ列を同時に検査す
るグループに分割した時、両端のグループで実際に存在
する半導体チップの個数が、同時に検査する個数より少
なくなることが起きる。両端のグループに属する半導体
チップの合計個数が、同時に検査できる個数以下であれ
ば、そのチップ列は１個少ないグループに分割できるは
ずである。このような分割をすることにより、隣接する
チップ列とは分割位置が異なり、各グループは碁盤の目
のようには配列されなくなる。しかし実際の動作では、
各グループが碁盤の目のように配列される必要はなく、
グループの数が１個減少することにより、検査効率が向
上する。
【００１９】第３の態様においては、各チップ列をグル
ープに分割した時、両端のグループに属する半導体チッ
プの個数の差を１以下とする。これにより両端のグルー
プは半導体ウエハの中心に対して、ほぼ対称な位置にあ
ることになるので、一方の端のグループのみが中心から
離れ、ウエハチャックの移動範囲を拡大させる必要を生
じることはない。
ープに分割した時、両端のグループに属する半導体チッ
プの個数の差を１以下とする。これにより両端のグルー
プは半導体ウエハの中心に対して、ほぼ対称な位置にあ
ることになるので、一方の端のグループのみが中心から
離れ、ウエハチャックの移動範囲を拡大させる必要を生
じることはない。
【００２０】
【実施例】図１は本発明の実施例におけるマルチプロー
ビング方法での同時に検査する半導体チップのグループ
の配置と触針の軌跡である。なお半導体検査装置として
図３に示したものが使用されるが、ここでは説明を省略
する。図１において、２は半導体ウエハであり、３は半
導体チップである。４はマルチプロービング方法で同時
に検査する半導体チップのグループである。５はプロー
ブカードのほぼ中心の位置の半導体ウエハ２に対する軌
跡である。
ビング方法での同時に検査する半導体チップのグループ
の配置と触針の軌跡である。なお半導体検査装置として
図３に示したものが使用されるが、ここでは説明を省略
する。図１において、２は半導体ウエハであり、３は半
導体チップである。４はマルチプロービング方法で同時
に検査する半導体チップのグループである。５はプロー
ブカードのほぼ中心の位置の半導体ウエハ２に対する軌
跡である。
【００２１】図１の半導体ウエハは図５のものと同じも
のである。本実施例では、テストヘッドの検査能力と半
導体チップの仕様から、同時に検査できる半導体チップ
の個数は１２個と定められた。中央の縦方向には、３４
個の半導体チップが存在するが、図示のように３グルー
プに分割され、上下のグループにはそれぞれ１１個の半
導体チップが存在する。
のである。本実施例では、テストヘッドの検査能力と半
導体チップの仕様から、同時に検査できる半導体チップ
の個数は１２個と定められた。中央の縦方向には、３４
個の半導体チップが存在するが、図示のように３グルー
プに分割され、上下のグループにはそれぞれ１１個の半
導体チップが存在する。
【００２２】検査は、図示のように右上のグループａか
ら左側に隣接する７個のグループを検査する。次のチッ
プ列は１２個の半導体チップが存在するだけであるか
ら、２つのグループに分割される。その上側のグループ
ｈを検査した後、グループｇの下側のグループから右側
で順次検査を行う。このような動作を順次行って、すべ
ての検査が終了する。
ら左側に隣接する７個のグループを検査する。次のチッ
プ列は１２個の半導体チップが存在するだけであるか
ら、２つのグループに分割される。その上側のグループ
ｈを検査した後、グループｇの下側のグループから右側
で順次検査を行う。このような動作を順次行って、すべ
ての検査が終了する。
【００２３】図１においては、触針を接触させて検査を
行う動作は、合計で２８回であり、図５及び図６に比べ
て大幅に減少する。本実施例では、同時に検査する半導
体チップの個数は１２個であり、各チップ列の両端のグ
ループに属する半導体チップの個数差は１以下であり、
更に各チップ列をできるだけ少ないグループに分割して
いる。そのため図１に示すように隣接するビット列でグ
ループ数が変化する時には、グループの中心はグループ
の長さの半ピッチ分、すなわち６個の半導体チップの幅
分だけずれる。もし同時に検査する半導体チップの個数
が１３個であれば、ずれる幅は６個又は７個の半導体チ
ップの幅になる。
行う動作は、合計で２８回であり、図５及び図６に比べ
て大幅に減少する。本実施例では、同時に検査する半導
体チップの個数は１２個であり、各チップ列の両端のグ
ループに属する半導体チップの個数差は１以下であり、
更に各チップ列をできるだけ少ないグループに分割して
いる。そのため図１に示すように隣接するビット列でグ
ループ数が変化する時には、グループの中心はグループ
の長さの半ピッチ分、すなわち６個の半導体チップの幅
分だけずれる。もし同時に検査する半導体チップの個数
が１３個であれば、ずれる幅は６個又は７個の半導体チ
ップの幅になる。
【００２４】図２は各チップ列の両端のグループに属す
る半導体チップの個数差が１以下になるようにする場合
と、そのような制限を設けずに一方の端から順にグルー
プに分割した場合の中央における比較を示している。上
側の一方の端から順にグループ４に分割した時を示して
おり、下側が両端のグループ２４での個数差を小さくし
た時を示している。図示のように、上側では右端のグル
ープが移動範囲２より大きくはみ出しているが、下側で
ははみ出しは小さい。プローブカードの中心が移動する
範囲を矢印で示したが、下側の方が移動範囲が左右で釣
り合っていることがわかる。移動範囲は中心から端まで
の距離で決まるため、上側の方がｘで示した分だけ移動
範囲を大きくする必要がある。
る半導体チップの個数差が１以下になるようにする場合
と、そのような制限を設けずに一方の端から順にグルー
プに分割した場合の中央における比較を示している。上
側の一方の端から順にグループ４に分割した時を示して
おり、下側が両端のグループ２４での個数差を小さくし
た時を示している。図示のように、上側では右端のグル
ープが移動範囲２より大きくはみ出しているが、下側で
ははみ出しは小さい。プローブカードの中心が移動する
範囲を矢印で示したが、下側の方が移動範囲が左右で釣
り合っていることがわかる。移動範囲は中心から端まで
の距離で決まるため、上側の方がｘで示した分だけ移動
範囲を大きくする必要がある。
【００２５】
【発明の効果】以上説明したように、本発明のマルチプ
ロービング半導体検査方法であれば、検査効率が大幅に
向上する。
ロービング半導体検査方法であれば、検査効率が大幅に
向上する。
【図１】本発明の実施例におけるマルチプロービング方
法での半導体チップの分割と触針の軌跡を示す図であ
る。
法での半導体チップの分割と触針の軌跡を示す図であ
る。
【図２】ウエハの移動範囲の差の説明図。
【図３】半導体検査装置の構成を示す図である。
【図４】半導体ウエハとその上に形成された半導体チッ
プの配列を示す図である。
プの配列を示す図である。
【図５】従来のマルチプロービング方法におけるチップ
の分割と触針の軌跡を示す図である。
の分割と触針の軌跡を示す図である。
【図６】従来のマルチプロービング方法の他の例を示す
図である。
図である。
３…半導体チップ ４…同時に測定するグループ ５…触針中心の軌跡
Claims (5)
- 【請求項１】 触針を半導体ウエハ上の半導体チップの
電極パッドに接触させ、テストヘッドが前記触針を介し
て試験信号の入出力を行うことで前記半導体チップの電
気的特性を順次検査する時に、隣接する複数個の前記半
導体チップを同時に検査するため、前記触針を複数個の
半導体チップ分設け、前記テストヘッドは複数個の半導
体チップに対して同時に試験信号の入出力を行うマルチ
プロービング半導体検査方法において、 同時に検査する半導体チップの個数は、２の階乗の値に
制限されることなく決定されることを特徴とするマルチ
プロービング半導体検査方法。 - 【請求項２】 同時に検査する前記半導体チップが配列
される方向の各チップ列を同時に検査するグループに分
割した時、両端のグループに属する半導体チップの合計
個数は、同時に検査する半導体チップの個数より大きい
ことを特徴とするマルチプロービング半導体検査方法。 - 【請求項３】 触針を半導体ウエハ上の半導体チップの
電極パッドに接触させ、テストヘッドが前記触針を介し
て試験信号の入出力を行うことで前記半導体チップの電
気的特性を順次検査する時に、隣接する複数個の前記半
導体チップを同時に検査するため、前記触針を複数個の
半導体チップ分設け、前記テストヘッドは複数個の半導
体チップに対して同時に試験信号の入出力を行うマルチ
プロービング半導体検査方法において、 同時に検査する前記半導体チップが配列される方向の各
チップ列を同時に検査するグループに分割した時、両端
のグループに属する半導体チップの合計個数は、同時に
検査する半導体チップの個数より大きいことを特徴とす
るマルチプロービング半導体検査方法。 - 【請求項４】 同時に検査する前記半導体チップが配列
される方向の各チップ列を同時に検査するグループに分
割した時、両端のグループに属する半導体チップの個数
の差は１以下であることを特徴とする請求項１から３の
いずれか１項に記載のマルチプロービング半導体検査装
置。 - 【請求項５】 触針を半導体ウエハ上の半導体チップの
電極パッドに接触させ、テストヘッドが前記触針を介し
て試験信号の入出力を行うことで前記半導体チップの電
気的特性を順次検査する時に、隣接する複数個の前記半
導体チップを同時に検査するため、前記触針を複数個の
半導体チップ分設け、前記テストヘッドは複数個の半導
体チップに対して同時に試験信号の入出力を行うマルチ
プロービング半導体検査方法において、 同時に検査する前記半導体チップが配列される方向の各
チップ列を同時に検査するグループに分離した時、両端
のグループに属する半導体チップの個数の差は１以下で
あることを特徴とするマルチプロービング半導体検査装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06168991A (ja) | 1992-11-30 | 1992-11-30 | マルチプロービング半導体検査方法 |
| US08/612,760 US5694050A (en) | 1992-11-30 | 1996-03-08 | Multiprobing semiconductor test method for testing a plurality of chips simultaneously |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06168991A (ja) | 1992-11-30 | 1992-11-30 | マルチプロービング半導体検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168991A true JPH06168991A (ja) | 1994-06-14 |
Family
ID=18117286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06168991A (ja) | 1992-11-30 | 1992-11-30 | マルチプロービング半導体検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5694050A (ja) |
| JP (1) | JPH06168991A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313494B2 (en) | 2004-11-02 | 2007-12-25 | Elpida Memory, Inc. | Semiconductor chip inspection supporting apparatus |
| JP2008070308A (ja) * | 2006-09-15 | 2008-03-27 | Tokyo Seimitsu Co Ltd | マルチチッププローバ |
| JP2010041002A (ja) * | 2008-08-08 | 2010-02-18 | Tokyo Electron Ltd | プローブ方法及びプローブ用プログラム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200916B1 (ko) * | 1995-11-16 | 1999-06-15 | 윤종용 | 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치 |
| JPH09321102A (ja) * | 1996-05-31 | 1997-12-12 | Tokyo Electron Ltd | 検査装置 |
| US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
| US7247035B2 (en) | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
| US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
| US7952373B2 (en) | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
| TWI226094B (en) * | 2003-07-21 | 2005-01-01 | Advanced Semiconductor Eng | Process for testing IC wafer |
| US20070046314A1 (en) * | 2004-07-21 | 2007-03-01 | Advanced Semiconductor Engineering, Inc. | Process for testing IC wafer |
| JP2011100906A (ja) * | 2009-11-09 | 2011-05-19 | Toshiba Corp | 半導体装置テスト接続体 |
| US9997423B2 (en) | 2014-04-08 | 2018-06-12 | Nxp Usa, Inc. | Semiconductor wafer and method of concurrently testing circuits formed thereon |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781683A (en) * | 1971-03-30 | 1973-12-25 | Ibm | Test circuit configuration for integrated semiconductor circuits and a test system containing said configuration |
| US4899107A (en) * | 1988-09-30 | 1990-02-06 | Micron Technology, Inc. | Discrete die burn-in for nonpackaged die |
| US4967146A (en) * | 1989-05-15 | 1990-10-30 | Rockwell International Corporation | Semiconductor chip production and testing processes |
| US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
-
1992
- 1992-11-30 JP JP43A patent/JPH06168991A/ja active Pending
-
1996
- 1996-03-08 US US08/612,760 patent/US5694050A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313494B2 (en) | 2004-11-02 | 2007-12-25 | Elpida Memory, Inc. | Semiconductor chip inspection supporting apparatus |
| JP2008070308A (ja) * | 2006-09-15 | 2008-03-27 | Tokyo Seimitsu Co Ltd | マルチチッププローバ |
| JP2010041002A (ja) * | 2008-08-08 | 2010-02-18 | Tokyo Electron Ltd | プローブ方法及びプローブ用プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5694050A (en) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| KR102047665B1 (ko) | 프로브 카드 및 이를 포함하는 테스트 장치 | |
| JPH07201935A (ja) | プローブカード及び検査方法 | |
| KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
| JP4859174B2 (ja) | プローブカード | |
| JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
| JP2933331B2 (ja) | 半導体装置の検査装置 | |
| JP5152941B2 (ja) | プローブカード | |
| JP2007067008A (ja) | 半導体検査のプローブ方法 | |
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JPH06196537A (ja) | 電気回路検査方法及び装置 | |
| JP2996219B2 (ja) | 半導体装置のテスト方法及びテスト治具 | |
| JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JPS6170735A (ja) | 電気測定用アライメントマ−クを有するウエハまたはチツプ | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPS59225538A (ja) | 半導体装置の検査方法 | |
| JPH03283599A (ja) | セラミック多層基板の導通検査方法 |