JP3135825B2 - プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 - Google Patents
プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法Info
- Publication number
- JP3135825B2 JP3135825B2 JP07249531A JP24953195A JP3135825B2 JP 3135825 B2 JP3135825 B2 JP 3135825B2 JP 07249531 A JP07249531 A JP 07249531A JP 24953195 A JP24953195 A JP 24953195A JP 3135825 B2 JP3135825 B2 JP 3135825B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- probe
- rows
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 title claims description 175
- 239000004065 semiconductor Substances 0.000 title claims description 93
- 238000010998 test method Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 29
- 230000004044 response Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000011111 cardboard Substances 0.000 description 18
- 238000005259 measurement Methods 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 17
- 230000002950 deficient Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 238000004378 air conditioning Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000123 paper Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Description
のプロービング試験に使用されるプローブカードと、そ
のプローブカードを使用したプロービング試験方法とに
関する。
ウェーハプロセス終了後、ダイシングする以前、即ち、
半導体集積回路が半導体ウェーハに行列状に形成された
状態で行われる、半導体集積回路の電気的特性試験であ
る。この試験によって、半導体集積回路の良否がウェー
ハ状態で判別され、不良な半導体集積回路チップが選別
される。不良なチップがウェーハ状態で判別されること
で、後のアセンブリ工程に不良なチップを回さずに済
み、生産コストの無用な増加を防止できる効果を得てい
る。
が増し、試験時間は長くなるばかりである。この対応と
して、従来、チップを一つ一つ試験していたところを、
複数のチップを同時に試験し、チップ一つ当たりの試験
時間を短縮するようにしている。
プローブカードによって試験される半導体ウェーハとを
示した斜視図である。
は、半導体集積回路チップ3が行列状に形成されてい
る。同図では、チップ3は、合計84個形成されてい
る。
されるプローブカード5には、一つの探針孔7が設けら
れており、この探針孔7からは、1列4行、合計4個の
チップ3a〜3dに対応した探針群9a〜9dが導出さ
れている。
使用して、4個のチップ3a〜3dの電気的特性を同時
に測定している。
半導体メモリを中心に、益々高まってきており、たとえ
図12に示すプローブカード5を使用したとしても、チ
ップ一つ当たりの試験時間は、再び増加に転じてきてい
る。
ために、1列当たりの対応チップの個数を増やし、同時
に測定できるチップ3の個数を増加させることを試み
た。
そのプローブカードによって試験される半導体ウェーハ
とを示した斜視図である。
では、一つの探針孔7からは、1列8行、合計8個のチ
ップ3a〜3hに対応した探針群9a〜9hが導出され
ていて、図12に示すプローブカード5に比較し、同時
に測定できるチップ3の個数が4個増加している。この
ようなプローブカード5´を使用することで、半導体ウ
ェーハ一枚当たりに要する試験時間は、再び短縮され
た。
ロービング試験を行うと、不良品の数が、若干ながらも
増加する傾向があることが発覚した。この傾向を裏付け
るために、チップを一つ一つ試験し直してみたところ、
プローブカード5´が使用された試験では不良品とされ
ていたチップの中にも、良品があることが判明した。
考えられるものを挙げるとするならば、次の通りであ
る。
プからの応答信号を、プローブカードを介して同時にテ
スタに伝える。テスタは、応答されてきた信号のレベ
ル、および応答されてきた信号の立ち上がり立ち下がり
時間をそれぞれ、ある許容範囲、もしくはある許容値と
比較して、チップが良品であるか不良品であるかを判断
する。
ローブカードをテスタに接触させるため接触子群11
に、カードの内部に設けられた図示せぬ配線を介して接
続されている。チップから応答されてきた信号のレベル
は、テスタに伝えられる以前にカード内の配線の抵抗に
よって当然に降下する。また、チップから応答されてき
た信号の立ち上がり立ち下がり時間も、カード内の配線
の容量によって当然に変化する。
たプローブカードは、カード径Dが大きい。カード径D
が大きくなると、カードの中央付近の探針群9(図13
では探針群9dおよび9e)と接触子群11とを接続す
るための配線の長さと、カードの端部付近にある探針群
9(図13では探針群9aおよび9h)と接触子群11
とを接続するための配線の長さとの差が大きくなってく
る。最長の配線と最短の配線との差が大きくなると、配
線群の抵抗および容量のばらつきが大きくなる。また、
配線長が長いと、微小な配線間クロストークが発生して
いる確率も高い。
ード自体が反り易くなる。カード自体が反ると、プロー
ブとチップパッドとの接触点、並びにプローブとテスタ
との接触点における接触抵抗値がそれぞればらつく。ま
た、カード自体の反りは、カード内に設けられている配
線群に応力を加えることにもなる。配線中、過剰な応力
が加わった部分では、配線の電気的特性が局部的に変化
することもある。
の問題が相乗効果を起こし、プロービング試験の精度を
劣化させる。
値と、多数の信号とを同時に比較する同時測定では、上
記の問題のいずれもが、無用な不良品を発生させる原因
になり得る。カード内に設けられている配線群の抵抗お
よび容量のばらつき、接触抵抗値のばらつき、配線群の
局部的な電気的特性の変化、微小な配線間クロストーク
のいずれもが、各チップ自身の、真の特性、あるいは真
の能力を隠すからである。
の劣化は、大規模容量化された半導体メモリ装置で顕著
である。この原因は、装置の動作が非常に高速であるた
めに、信号の立ち上がり立ち下がり時間の許容値、もし
くは許容範囲を厳しく設定していることである。大規模
容量化された半導体メモリ装置は、現在ある半導体装置
の中で最も繊細で敏感な装置の一つである。このため、
僅かな誤差が、予期せぬ誤動作に発展する可能性を持
つ。予期せぬ誤動作を防ぐためにも、プロービング試験
には、厳しい条件を与える。厳しい条件で試験するため
に、上記カード内に設けられている配線群で起こる問
題、たとえ僅かな問題であっても、良品、不良品の選別
に、より大きく反映されていくのである。
集積回路の生産性を高めるためにも、プロービング試験
時間は短縮させたい、という要求がある。この要求は、
同時に測定できるチップの個数を増加させることで満た
すことができた。
個数を増加させると、不良品が不必要に増加し、半導体
集積回路の生産コストが上昇する、という問題が新たに
発生した。
で、その目的は、半導体集積回路の生産性を向上できる
と同時に、半導体集積回路の生産コストを抑制すること
ができるプローブカードと、そのプローブカードを使用
した半導体集積回路のプロービング試験方法とを提供す
ることにある。
に、この発明に係るプローブカードでは、探針孔を有す
るカード基板と、前記カード基板の前記探針孔の一辺に
沿って設けられた、第1列めの前記半導体集積回路の接
続端子に対応する第1の探針群、および前記探針孔の一
辺に相対した他辺に沿って設けられた、第2列めの前記
半導体集積回路の接続端子に対応する第2の探針群を含
む、2列、かつ少なくとも2行以上の前記半導体集積回
路の接続端子に接触される複数の探針と、前記カード基
板のうち、前記探針孔を中心として2分割される一方側
の、前記一辺を含む区域に配置され、前記カード基板の
前記一辺を含む区域は、前記第1列め、かつ少なくとも
2行以上の前記半導体集積回路の各行に対応した配線区
域に分割され、前記第1列め、かつ少なくとも2行以上
の前記半導体集積回路の各行に対応した前記配線区域内
に配置された、前記第1列めの前記半導体集積回路の接
続端子に対応する第1の接触子群、および前記カード基
板のうち、前記探針孔を中心として2分割される他方側
の、前記他辺を含む区域に配置され、前記カード基板の
前記他辺を含む区域は、前記第2列め、かつ少なくとも
2行以上の前記半導体集積回路の各行に対応した配線区
域に分割され、前記第2列め、かつ少なくとも2行以上
の前記半導体集積回路の各行に対応した前記配線区域内
に配置された、前記第2列めの前記半導体集積回路の接
続端子に対応する第2の接触子群を含む、テスタに接触
される複数の接触子と、前記第1列め、かつ少なくとも
2行以上の前記半導体集積回路の各行に対応した前記配
線区域内に配置された、前記第1の探針群各々と前記第
1の接触子群各々とを互いに接続する第1の配線群、お
よび前記第2列め、かつ少なくとも2行以上の前記半導
体集積回路の各行に対応した前記配線区域内に配置され
た、前記第2の探針群各々と前記第2の接触子群各々と
を互いに接続する第2の配線群を含む、信号の種類ご
と、および電源の種類ごとに前記カード基板の内部で階
層分けされている複数の配線とを具備し、前記複数の配
線は、前記テスタからの試験信号を前記複数の接触子を
介して受け、前記試験信号を前記複数の探針を介して前
記2列、かつ少なくとも2行以上の前記半導体集積回路
へ同時に供給するとともに、前記試験信号に対する前記
2列、かつ少なくとも2行以上の前記半導体集積回路か
らの応答信号を前記複数の探針を介して受け、前記応答
信号を前記複数の接触子を介して前記テスタに供給する
ことを特徴としている。
いて説明する。この説明に際し、全ての図面において、
同一の部分には同一の参照符号を付し、重複する説明は
避けることにする。
ドの説明に先立ち、この発明の前提となるプローブカー
ドについて説明する。 (第1参考例) 図1は、この発明の前提となるプローブカード(以下第
1参考例と称す)と、そのプローブカードによって試験
される半導体ウェーハとの関係を示した斜視図、図2
は、図1に示すプローブカードの探針孔付近を拡大した
拡大図である。
は、半導体集積回路チップ3が行列状に形成されてい
る。本例では、従来と同じように、チップ3が、合計8
4個形成されている。
プローブカード15には、2列4行、合計8個のチップ
3a〜3hに対応した探針群19a〜19hが設けられ
ている。カード基板20には、一つの探針孔17が設け
られていて、この探針孔17の内部には、探針群19a
〜19hが導出されている。探針孔17は、この例では
2つの短辺と2つの長辺とを有する長方形に形成された
穿孔である。第1列めの半導体集積回路チップ3a〜3
dの外部パッド群31(図2参照)に対応した探針群1
9a〜19dは、2つの長辺のうちの一辺に沿って形成
され、第2列めの半導体集積回路チップ3e〜3hの外
部パッド群31に対応した探針群19e〜19hは、上
記一辺に相対した他辺に沿って形成されている。カード
基板20の表面に導出された、図示せぬテスタに接触さ
れる接触子群21はそれぞれ、カード基板20の縁に沿
って配置されている。探針群19は、接触子群21に、
カード基板20の内部、あるいはカード基板20の表面
に形成された図示せぬ配線を介して接続されている。図
示せぬテスタからの試験信号は、接触子群21に供給さ
れ、探針群19に伝えられる。そして、図示せぬテスタ
からの試験信号は、探針群19より、2列4行、合計8
個のチップ3a〜3hへ同時に供給される。試験信号を
受けたチップ3a〜3hはそれぞれ、応答信号を出力す
る。応答信号は、探針群19に供給され、接触子群21
に伝えられる。接触子群21に伝えられた応答信号は、
前記テスタへ供給される。テスタは、応答信号のレベ
ル、および応答信号の立ち上がり立ち下がり時間など
を、試験項目ごとにそれぞれ、ある許容範囲、もしくは
ある許容値と比較し、2列4行合計8個のチップ3a〜
3hがそれぞれ、良品であるか不良品であるかを、同時
に判断する。
ド15であると、従来の1列8行のプローブカード5´
と同様に、8個のチップ3a〜3hを同時に測定できる
ために、チップ一つ当たり試験時間が短縮され、結果と
して半導体ウェーハ一枚当たりの試験時間を短縮でき
る。
プローブカード5と、ほぼ同じカード径にできるため
に、カード基板20の内部、あるいは表面に形成された
図示せぬ配線群のうち、最長のものと最短のものとの差
が小さくなり、配線群の抵抗および容量のばらつきを小
さくできる。よって、各チップ自身の、真の特性、ある
いは真の能力を隠してしまう原因となる、カード基板2
0に設けられた配線間でのスキュー差が小さくなり、プ
ロービング試験の精度の劣化を抑制できる。また、カー
ド径Dは、小さいままであるので、カード基板20の反
りの問題も少ない。しかも、配線の長さが全体的に短い
ままであるので、微小な配線間クロストークも軽減され
る。
ブカード15によれば、生産性を向上できると同時に、
生産コストを抑制できる、という効果を得ることができ
る。
て説明するための図で、(a)図は従来のプロービング
試験の結果を示す図、(b)図は第1参考例のプロービ
ング試験の結果を示す図である。
示されたプローブカード5´を使用して1列8行のチッ
プ3a〜3hを同時測定したときには、8個のチップ当
たり、良品を3個採ることができた。
の能力を、破線により示されている。このようなチップ
の真の特性、あるいは真の能力からみれば、良品は、8
個のチップ当たり7個存在するはずである。図13に示
されたプローブカード5´を使用して同時測定すると、
4個が無用に不良と判断されてしまう。
考例に係るプローブカード15を使用して2列4行のチ
ップ3a〜3hを同時測定したときには、8個のチップ
当たり、良品を6個採ることができ、良品を3個増加さ
せることができた。
と、図3(b)に示すチップ3a〜3hとは、厳密には
同じチップではないが、図3(a)、(b)では、発明
の効果を説明するために、チップの真の特性、あるいは
真の能力を、あえて揃えてある。
ブカード5´を使用した同時測定では不良として認識さ
れていた、チップの真の特性、あるいは真の能力が合格
ライン付近にあるものを、第1参考例に係るプローブカ
ード15を使用した同時測定では良品として認識できる
ようになったことである。これによって、半導体集積回
路の歩留りが向上し、その生産コストを抑制することが
可能となる。
第2参考例と称す)について説明する。
の平面図である。
ようなプローブカード15において、カード基板20に
設けられた配線群の長さがそれぞれ最短とされるよう
に、配線群のレイアウトを工夫したものである。
の、探針孔17の長軸方向に沿った中心線30がある。
この中心線30を境にして、カード基板20の紙面右側
の領域33Rには、4つの配線区域35a〜35dが設
定され、一方、カード基板20の紙面左側の領域33L
には、他の4つの配線区域35e〜35hが設定されて
いる。配線区域35aには、チップ3aのパッドに対応
した探針群19a(図1、図2に図示、図4には図面が
繁雑化するのを避けるために図示せず)と、チップ3a
のパッドに対応した接触子群21aとを互いに接続する
配線群37aが形成されている。以下同様に、配線区域
35bには、図示せぬ探針群19bと接触子群21bと
を互いに接続する配線群37bが形成され、…、配線区
域35hには、図示せぬ探針群19hと接触子群21h
とを互いに接続する配線群37hが形成されている。
る探針群19a〜19d、接触子群21a〜21d、お
よび探針群19a〜19dと接触子群21a〜21dと
を互いに接続する配線群37a〜37dをそれぞれ探針
孔17の長軸方向に沿った中心線30を境として2分割
された一方の領域33Rに設け、チップ3e〜3hの列
に対応する探針群19e〜19h、接触子群21e〜2
1h、および探針群19e〜19hと接触子群21e〜
21hとを互いに接続する配線群37e〜37hを2分
割された他方の領域33Lに設けたプローブカードであ
ると、配線群37a〜37hそれぞれの長さを最短に設
定することができる。配線群37a〜37hそれぞれの
長さが最短に設定されることにより、特に配線群37の
抵抗および容量のばらつき、および配線間クロストーク
などをそれぞれ小さくすることができる。よって、より
精度の高いプロービングテストが可能となる、多数個の
チップ3a〜3hを同時に測定に使用されるプローブカ
ードを得ることができる。
ドについて説明する。
るプローブカードの平面図である。
明したようなプローブカード15において、配線間クロ
ストークが、より減少されるように、カード基板20の
構造を工夫したものである。
1層20-1、第2層20-2、第3層20-3、第4層20
-4、第5層20-5、第6層20-6、および第7層20-7
の7層に分けられている。第1層カード基板20-1には
接触子群21が設けられている。配線群37は、第1層
カード基板20-1より下層のカード基板20-2〜20-7
それぞれに、信号の種類ごとおよび電源の種類ごとに分
けられて設けられている。この形態に係るプローブカー
ド15は、半導体メモリ装置をテストするときに使用さ
れる。このため、配線群37は、アドレス信号用配線
群、データ信号用配線群、接地線(VSS)群、ロウア
ドレスストローブ信号、カラムアドレスストローブ信号
などのコントロール信号用配線群、電源線(VCC)
群、モニター用などのその他の配線群の7種類に分けら
れている。そして、アドレス信号用配線群は第2層カー
ド基板20-2に、データ信号用配線群は第3層カード基
板20-3に、接地線群は第4層カード基板20-4に、コ
ントロール信号用配線群は第5層カード基板20-5に、
電源線群は第6層カード基板20-6に、その他の配線群
は第7層カード基板20-7にそれぞれ設けられている。
カード基板20-2〜20-7各層に形成された配線群37
と、カード基板20-1に形成された接触子21とは、カ
ード基板20-1〜20-7に形成されたスルーホール39
を介して互いに接続される。
の内部で信号の種類および電源の種類ごとに階層分けし
たプローブカードであると、配線間クロストークを、よ
り効果的に減ずることができる。よって、さらに精度の
高いプロービングテストが可能となる、多数個のチップ
3a〜3hを同時に測定に使用されるプローブカードを
得ることができる。 次に、この発明に係るプローブカー
ドを使用したプロービング試験方法の例を、この発明の
第2、第3、第4の実施の形態として説明する。
グ試験方法の構成図である。
例で説明した同時測定より、同時に測定できるチップの
個数を、さらに増加できる例である。
に、複数のテストステーション43(43-1〜43-4)
を設け、各テストステーション43に一つずつ、プロー
ブカード15(15-1〜15-4)を取り付ける。そし
て、複数のウェーハ1(1-1〜1-4)を、テスト装置4
1により、テストステーション43およびプローブカー
ド15を介して同時に測定する。
と、1枚のプローブカード15で同時に測定できるチッ
プの数をL、テストステーション43の数をMとしたと
き、L×M個のチップを同時に測定できる。よって、測
定の精度の高いプロービングテストを、より多くのチッ
プで同時に行うことができる。
が8、上記テストステーション43の数Mが4であるの
で、32個のチップを、同時に測定することができる。
しかも、第1の実施の形態に係るプローブカードを使用
して測定されるので、32個という大量のチップを同時
に測定したとしても、その測定の精度が低下することは
ない。
グ試験方法の構成図である。
施の形態で説明した同時測定より、チップ一個当たりの
設備投資を抑制でき、コストパフォーマンスの良い試験
方法の例である。
に、一つのテストステーション43を設け、一つのテス
トステーション43に複数のプローブカード15(15
-1、15-2)を取り付ける。そして、一枚のウェーハ1
を、テスト装置41により、一つのテストステーション
43および複数のプローブカード15(15-1、15-
2)を介して同時に測定する。
と、1枚のプローブカード15で同時に測定できるチッ
プの数をL、プローブカードの取り付け枚数をNとした
とき、L×N個のチップを同時に測定できる。よって、
第2の実施の形態と同様に、測定の精度の高いプロービ
ングテストを、より多くのチップで同時に行うことがで
きる。
が8、上記取り付け枚数Nが2であるので、一台のテス
トステーション43で、16個のチップを同時に測定す
ることができる。しかも、その測定精度は、上述の測定
精度の良いプローブカードが二枚使用されるために、低
下することはない。
のテストステーションに取り付けられるので、一つのテ
ストステーション当たりのチップ同時測定数を増加させ
ることができるので、チップ一個当たりの設備投資を抑
制することができる。また、多数個のチップを同時に測
定できるプローバーでありながらも、テストステーショ
ンの数を少なくできるので、上記プローバーを配置する
ためのフロアを小さくできる。フロアを小さくできる
と、このフロアの空調コストを抑制できるとともに、空
調精度、特にフロア内の清浄度を上げることができる。
このため、プロービング試験のときに、フロア内に微量
ながらも存在する可能性のある半導体にとって有害な物
質、例えばナトリウムなどによるチップ汚染、および導
電性微粒子、例えばシリコンクズなどによる配線間の短
絡、これらのような事故の発生についても抑制すること
ができる。
の形態に係る試験方法は、ウェーハ1の口径φが大きく
なり、一枚のウェーハ1に形成されるチップ数が増加し
てきたときに、より有効となってくる。
グ試験方法の構成図である。
施の形態と第3の実施の形態とを組み合わせた例であ
る。
に、複数のテストステーション43(43-1、43-2)
を設け、各テストステーション43(43-1、43-2)
それぞれに、複数のプローブカード15(15-1〜15
-4)を取り付けている。そして、複数のウェーハ1(1
-1、1-2)を、テスト装置41により、複数のテストス
テーション43(43-1、43-2)および複数のプロー
ブカード15(15-1〜15-4)を介して同時に測定す
る。
と、1枚のプローブカード15で同時に測定できるチッ
プの数をL、テストステーションの数をM、プローブカ
ードの取り付け枚数をN、としたとき、L×M×N個の
チップを同時に測定できる。
の精度の高いプロービングテストを、より多くのチップ
で同時に行うことができ、しかも、第3の実施の形態と
同様に、コストパフォーマンスも良い。
るのに、好適な半導体集積回路チップを、この発明の第
5の実施の形態として説明する。
列、かつ少なくとも2行以上の半導体集積回路チップが
良品であるか不良であるかを同時に測定する。このよう
なカードでは、カード基板に設けられた探針孔の一辺に
沿って、第1列めのチップに対応したチップのパッドに
対応した探針群を設け、上記の一辺に対向した他辺に沿
って、第2列めのチップに対応したチップのパッドに対
応した探針群を設けることが好ましいとされる。なぜな
らば、第2参考例で説明したような、カード基板に形成
される配線群の長さを最小にできる配線群のレイアウト
を実現させるために、有効であるためである。
集積回路チップでは、パッドが一列に配置されているこ
とが望ましい。
パッドとの対応関係を示す図である。
半導体集積回路チップ3があり、このチップ3の長軸方
向の中心線に沿って、一列に並んでパッド31が配置さ
れている。一般に、センターパッド型と呼ばれているチ
ップである。
ると、パッド31が一列であるために、これらのパッド
に、探針群19を接触させやすい。特に図2にも示され
ていたように、チップ3a〜3hが2列であっても、パ
ッド31の列は2列としかならないので、上記のような
探針孔17の相対向した2つの辺に沿って設けられた探
針群19a〜19hを実現するのに好適である。
ば大規模容量の半導体メモリ装置に、使われることが多
い。
は、厳密に一列に配置されている必要はなく、千鳥型に
配置されていても良い。
この発明の第6の実施の形態として説明する。
係るプローブカードの平面図である。
ド15では、2列4行、合計8個のチップを同時に測定
可能なものであった。この第6の実施の形態に係るプロ
ーブカード15は、図11に示すように、2列8行、合
計16個のチップを同時に測定可能とするものである。
は、カード径Dが増加し、図13に示されたプローブカ
ード5´を使用した同時測定と同様な問題が生ずる。
ードの精度が、今後のプローブカード技術の進展によ
り、現在の4行を同時に測定するプローブカードと同程
度の精度まで向上された場合には、図11に示すよう
に、第6の実施の形態に係るプローブカードは、2列8
行、合計16個のチップを同時に測定可能とするように
改良されても良い。この場合の効果は、第1の実施の形
態と同様に、16個のチップを同時に測定可能とするた
めに、1列16行とされたプローブカードよりも、カー
ド径Dを小さくでき、半導体集積回路の生産性の向上
と、半導体集積回路の生産コストの抑制を同時に達成で
きることである。
ドは、2列4行に限られるものではなく、プローブカー
ド技術の進展に応じて、行数を順次増加させることが可
能である。
ブカード15は、接触子21が外周一列とされている
が、接触子21の数が増加し、外周一列では配置しきれ
なくなってきたときには、接触子21を、例えば同心円
状に複数列設けるようにしても良い。
ば、半導体集積回路の生産性を向上できると同時に、半
導体集積回路の生産コストを抑制することができるプロ
ーブカードと、そのプローブカードを使用した半導体集
積回路のプロービング試験方法とを提供できる。
プローブカードを示した斜視図。
近の拡大図。
示す図、図3(b)は第1参考 例に係るプロービング試
験の結果を示す図。
プローブカードの平面図。
ーブカードの斜視図。
ービング試験方法の構成図。
ービング試験方法の構成図。
ービング試験方法の構成図。
群とチップのパッドとの対応関係を示す図。
探針群とチップのパッドとの対応関係の他の例を示す
図。
プローブカードの斜視図。
図。
斜視図。
導体集積回路チップ、15、15-1〜15-4…プローブ
カード、17…探針孔、19、19a〜19h…探針
群、20、20-1〜20-7…カード基板、21、21a
〜21h…接触子群、31…外部パッド群、35a〜3
5h…配線区域、37a〜37h…配線群。41…テス
ト装置、43、43-1〜43-4…テストステーション。
Claims (3)
- 【請求項1】 半導体集積回路が半導体ウェーハに行列
状に形成された状態で行う半導体集積回路のプロービン
グ試験方法に使用されるプローブカードであって、 探針孔を有するカード基板と、 前記カード基板の前記探針孔の一辺に沿って設けられ
た、第1列めの前記半導体集積回路の接続端子に対応す
る第1の探針群、および前記探針孔の一辺に相対した他
辺に沿って設けられた、第2列めの前記半導体集積回路
の接続端子に対応する第2の探針群を含む、2列、かつ
少なくとも2行以上の前記半導体集積回路の接続端子に
接触される複数の探針と、 前記カード基板のうち、前記探針孔を中心として2分割
される一方側の、前記一辺を含む区域に配置され、前記
カード基板の前記一辺を含む区域は、前記第1列め、か
つ少なくとも2行以上の前記半導体集積回路の各行に対
応した配線区域に分割され、前記第1列め、かつ少なく
とも2行以上の前記半導体集積回路の各行に対応した前
記配線区域内に配置された、前記第1列めの前記半導体
集積回路の接続端子に対応する第1の接触子群、および
前記カード基板のうち、前記探針孔を中心として2分割
される他方側の、前記他辺を含む区域に配置され、前記
カード基板の前記他辺を含む区域は、前記第2列め、か
つ少なくとも2行以上の前記半導体集積回路の各行に対
応した配線区域に分割され、前記第2列め、かつ少なく
とも2行以上の前記半導体集積回路の各行に対応した前
記配線区域内に配置された、前記第2列めの前記半導体
集積回路の接続端子に対応する第2の接触子群を含む、
テスタに接触される複数の接触子と、 前記第1列め、かつ少なくとも2行以上の前記半導体集
積回路の各行に対応した前記配線区域内に配置された、
前記第1の探針群各々と前記第1の接触子群各々とを互
いに接続する第1の配線群、および前記第2列め、かつ
少なくとも2行以上の前記半導体集積回路の各行に対応
した前記配線区域内に配置された、前記第2の探針群各
々と前記第2の接触子群各々とを互いに接続する第2の
配線群を含む、信号の種類ごと、および電源の種類ごと
に前記カード基板の内部で階層分けされている複数の配
線とを具備し、 前記複数の配線は、前記テスタからの試験信号を前記複
数の接触子を介して受け、前記試験信号を前記複数の探
針を介して前記2列、かつ少なくとも2行以上の前記半
導体集積回路へ同時に供給するとともに、前記試験信号
に対する前記2列、かつ少なくとも2行以上の前記半導
体集積回路からの応答信号を前記複数の探針を介して受
け、前記応答信号を前記複数の接触子を介して前記テス
タに供給することを特徴とするプローブカード。 - 【請求項2】 前記探針孔は矩形であり、前記探針孔の
一辺および他辺はそれぞれ、前記探針孔の長軸方向に沿
っていることを特徴とする請求項1に記載のプローブカ
ード。 - 【請求項3】 半導体集積回路が半導体ウェーハに行列
状に形成された状態で行う半導体集積回路のプロービン
グ試験方法であって、 探針孔を有するカード基板と、 前記カード基板の前記探針孔の一辺に沿って設けられ
た、第1列めの前記半導体集積回路の接続端子に対応す
る第1の探針群、および前記探針孔の一辺に相対した他
辺に沿って設けられた、第2列めの前記半導体集積回路
の接続端子に対応する第2の探針群を含む、2列、かつ
少なくとも2行以上の前記半導体集積回路の接続端子に
接触される複数の探針と、 前記カード基板のうち、前記探針孔を中心として2分割
される一方側の、前記一辺を含む区域に配置され、前記
カード基板の前記一辺を含む区域は、前記第1列め、か
つ少なくとも2行以上の前記半導体集積回路の各行に対
応した配線区域に分割され、前記第1列め、かつ少なく
とも2行以上の前記半導体集積回路の各行に対応した前
記配線区域内に配置された、前記第1列めの前記半導体
集積回路の接続端子に対応する第1の接触子群、および
前記カード基板のうち、前記探針孔を中心として2分割
される他方側の、前記他辺を含む区域に配置され、前記
カード基板の前記他辺を含む区域は、前記第2列め、か
つ少なくとも2行以上の前記半導体集積回路の各行に対
応した配線区域に分割され、前記第2列め、かつ少なく
とも2行以上の前記半導体集積回路の各行に対応した前
記配線区域内に配置された、前記第2列めの前記半導体
集積回路の接続端子に対応する第2の接触子群を含む、
テスタに接触される複数の接触子と、 前記第1列め、かつ少なくとも2行以上の前記半導体集
積回路の各行に対応した前記配線区域内に配置された、
前記第1の探針群各々と前記第1の接触子群各々とを互
いに接続する第1の配線群、および前記第2列め、かつ
少なくとも2行以上の前記半導体集積回路の各行に対応
した前記配線区域内に配置された、前記第2の探針群各
々と前記第2の接触子群各々とを互いに接続する第2の
配線群を含む、信号の種類ごと、および電源の種類ごと
に前記カード基板の内部で階層分けされている複数の配
線とを具備するプローブカードを用い、 前記複数の探針を、2列、かつ少なくとも2行以上の半
導体集積回路の接続端子に接触させ、 テスタからの試験信号を、前記複数の接触子、前記複数
の配線、および前記複数の探針を介して前記2列、かつ
少なくとも2行以上の前記半導体集積回路へ同時に供給
し、 前記試験信号に対する前記2列、かつ少なくとも2行以
上の前記半導体集積回路からの応答信号を、前記複数の
探針、前記複数の配線、および前記複数の接触子を介し
てテスタに供給し、 前記2列、かつ少なくとも2行以上の前記半導体集積回
路の電気的特性を同時に測定することを特徴とする半導
体集積回路のプロービング試験方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07249531A JP3135825B2 (ja) | 1995-09-27 | 1995-09-27 | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
US08/718,660 US5818249A (en) | 1995-09-27 | 1996-09-23 | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits |
KR1019960042426A KR100328408B1 (ko) | 1995-09-27 | 1996-09-25 | 프로브카드 및 반도체 집적회로의 프로빙시험방법 |
TW085112468A TW409335B (en) | 1995-09-27 | 1996-10-12 | Probe card and probe test method for semiconductor integrated circuit using the probe card |
US09/686,200 USRE40105E1 (en) | 1995-09-27 | 2000-10-05 | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits |
US10/952,594 USRE41016E1 (en) | 1995-09-27 | 2005-01-18 | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07249531A JP3135825B2 (ja) | 1995-09-27 | 1995-09-27 | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000233129A Division JP2001077162A (ja) | 2000-08-01 | 2000-08-01 | 半導体集積回路のプロービング試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0992694A JPH0992694A (ja) | 1997-04-04 |
JP3135825B2 true JP3135825B2 (ja) | 2001-02-19 |
Family
ID=17194374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07249531A Expired - Fee Related JP3135825B2 (ja) | 1995-09-27 | 1995-09-27 | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US5818249A (ja) |
JP (1) | JP3135825B2 (ja) |
KR (1) | KR100328408B1 (ja) |
TW (1) | TW409335B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3135825B2 (ja) | 1995-09-27 | 2001-02-19 | 株式会社東芝 | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
US6750527B1 (en) | 1996-05-30 | 2004-06-15 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method |
JPH1070243A (ja) * | 1996-05-30 | 1998-03-10 | Toshiba Corp | 半導体集積回路装置およびその検査方法およびその検査装置 |
DE69722765T2 (de) * | 1996-10-11 | 2004-06-03 | Koninklijke Philips Electronics N.V. | Verfahren zur bestimmung der stiftgeschwindigkeit entlang einer graphischen tafel und für das ausführen des verfahrens adaptierte graphische tafel |
US6196677B1 (en) | 1998-05-20 | 2001-03-06 | Advanced Micro Devices, Inc. | Parallel test method |
US6134685A (en) * | 1998-03-16 | 2000-10-17 | Advanced Micro Devices, Inc. | Package parallel test method and apparatus |
US6256882B1 (en) * | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6281694B1 (en) * | 1999-11-30 | 2001-08-28 | United Microelectronics Corp. | Monitor method for testing probe pins |
TW442880B (en) * | 2000-02-02 | 2001-06-23 | Promos Technologies Inc | Method for automatically classifying the wafer with failure mode |
US6724209B1 (en) * | 2000-04-13 | 2004-04-20 | Ralph G. Whitten | Method for testing signal paths between an integrated circuit wafer and a wafer tester |
US6714828B2 (en) * | 2001-09-17 | 2004-03-30 | Formfactor, Inc. | Method and system for designing a probe card |
JP4667679B2 (ja) * | 2001-09-27 | 2011-04-13 | Okiセミコンダクタ株式会社 | プローブカード用基板 |
DE10241141B4 (de) * | 2002-09-05 | 2015-07-16 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen |
WO2005013332A2 (en) * | 2003-07-28 | 2005-02-10 | Nextest Systems Corporation | Apparatus for planarizing a probe card and method using same |
US6943573B1 (en) * | 2004-03-23 | 2005-09-13 | Texas Instruments Incorporated | System and method for site-to-site yield comparison while testing integrated circuit dies |
US7282933B2 (en) * | 2005-01-03 | 2007-10-16 | Formfactor, Inc. | Probe head arrays |
JP2007121180A (ja) | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | 半導体装置の試験装置及び半導体装置の試験方法 |
KR100772547B1 (ko) | 2006-08-31 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 장치 및 그의 테스트 방법 |
US7649366B2 (en) | 2006-09-01 | 2010-01-19 | Formfactor, Inc. | Method and apparatus for switching tester resources |
US7852094B2 (en) * | 2006-12-06 | 2010-12-14 | Formfactor, Inc. | Sharing resources in a system for testing semiconductor devices |
JP4850284B2 (ja) * | 2007-03-28 | 2012-01-11 | 富士通セミコンダクター株式会社 | 半導体装置の試験装置 |
KR100791945B1 (ko) * | 2007-08-23 | 2008-01-04 | (주)기가레인 | 프로브 카드 |
KR100907003B1 (ko) * | 2007-11-09 | 2009-07-08 | 주식회사 하이닉스반도체 | 테스트 회로 및 이를 포함하는 반도체 장치 |
JP5069542B2 (ja) | 2007-12-03 | 2012-11-07 | 株式会社日本マイクロニクス | プローブカード |
KR100925372B1 (ko) * | 2008-01-14 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 장치 및 이를 이용한 테스트방법 |
KR101147677B1 (ko) * | 2008-06-02 | 2012-05-21 | 가부시키가이샤 어드밴티스트 | 시험 시스템 및 시험용 기판 유닛 |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
KR20100067861A (ko) * | 2008-12-12 | 2010-06-22 | 주식회사 하이닉스반도체 | 프로브 카드 및 그 제조방법 |
KR20100069300A (ko) * | 2008-12-16 | 2010-06-24 | 삼성전자주식회사 | 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법 |
EP2246708A1 (de) * | 2009-04-30 | 2010-11-03 | Micronas GmbH | Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen |
US8278958B2 (en) * | 2009-05-01 | 2012-10-02 | Cambridge Silicon Radio Ltd. | Semiconductor test system and method |
KR101069677B1 (ko) * | 2009-06-09 | 2011-10-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이를 위한 프로브 테스트 제어 회로 |
JP2011226809A (ja) * | 2010-04-15 | 2011-11-10 | Toshiba Corp | 半導体試験方法および半導体試験システム |
US8836363B2 (en) * | 2011-10-14 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card partition scheme |
JP5870188B2 (ja) * | 2012-06-18 | 2016-02-24 | シャープ株式会社 | 検査装置 |
TWI491887B (zh) * | 2013-01-21 | 2015-07-11 | Mjc Probe Inc | 探針模組 |
US9508618B2 (en) * | 2014-04-11 | 2016-11-29 | Globalfoundries Inc. | Staggered electrical frame structures for frame area reduction |
KR102388044B1 (ko) * | 2015-10-19 | 2022-04-19 | 삼성전자주식회사 | 테스트 장치 및 이를 포함하는 테스트 시스템 |
WO2020063483A1 (en) * | 2018-09-28 | 2020-04-02 | Changxin Memory Technologies, Inc. | Chip test method, apparatus, device, and system |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5661136A (en) * | 1979-10-25 | 1981-05-26 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor test equipment |
US4523144A (en) * | 1980-05-27 | 1985-06-11 | Japan Electronic Materials Corp. | Complex probe card for testing a semiconductor wafer |
US4994735A (en) * | 1988-05-16 | 1991-02-19 | Leedy Glenn J | Flexible tester surface for testing integrated circuits |
JPH0287643A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体ウェーハ試験装置 |
US5012187A (en) * | 1989-11-03 | 1991-04-30 | Motorola, Inc. | Method for parallel testing of semiconductor devices |
US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
US5148103A (en) * | 1990-10-31 | 1992-09-15 | Hughes Aircraft Company | Apparatus for testing integrated circuits |
JP2925337B2 (ja) | 1990-12-27 | 1999-07-28 | 株式会社東芝 | 半導体装置 |
JP3135135B2 (ja) * | 1991-04-18 | 2001-02-13 | 三菱電機株式会社 | 半導体装置,その製造方法,その試験方法及びその試験装置 |
JPH05113451A (ja) | 1991-10-22 | 1993-05-07 | Nippon Maikuronikusu:Kk | プローブボード |
JP3293995B2 (ja) * | 1994-03-10 | 2002-06-17 | 株式会社東芝 | プロ−ビング装置およびプロ−ビング方法 |
EP0707214A3 (en) * | 1994-10-14 | 1997-04-16 | Hughes Aircraft Co | Multiport membrane probe to test complete semiconductor plates |
US5642054A (en) * | 1995-08-08 | 1997-06-24 | Hughes Aircraft Company | Active circuit multi-port membrane probe for full wafer testing |
US5736850A (en) * | 1995-09-11 | 1998-04-07 | Teradyne, Inc. | Configurable probe card for automatic test equipment |
JP3135825B2 (ja) | 1995-09-27 | 2001-02-19 | 株式会社東芝 | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
-
1995
- 1995-09-27 JP JP07249531A patent/JP3135825B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-23 US US08/718,660 patent/US5818249A/en not_active Ceased
- 1996-09-25 KR KR1019960042426A patent/KR100328408B1/ko not_active IP Right Cessation
- 1996-10-12 TW TW085112468A patent/TW409335B/zh active
-
2000
- 2000-10-05 US US09/686,200 patent/USRE40105E1/en not_active Expired - Lifetime
-
2005
- 2005-01-18 US US10/952,594 patent/USRE41016E1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5818249A (en) | 1998-10-06 |
KR970018326A (ko) | 1997-04-30 |
USRE41016E1 (en) | 2009-12-01 |
KR100328408B1 (ko) | 2002-07-06 |
USRE40105E1 (en) | 2008-02-26 |
TW409335B (en) | 2000-10-21 |
JPH0992694A (ja) | 1997-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
CN101358999B (zh) | 探针组合体 | |
EP0374466B1 (en) | In-line process monitors for thin film wiring | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
JP4041663B2 (ja) | 半導体装置及びその検査装置 | |
JP2951166B2 (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 | |
JP2003100820A (ja) | プローブカード用基板 | |
JP2003050262A (ja) | 高周波icソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法 | |
JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
JPS6379337A (ja) | 半導体基板 | |
JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
JPH06308155A (ja) | プローブ装置 | |
JP3135135B2 (ja) | 半導体装置,その製造方法,その試験方法及びその試験装置 | |
JPS59208469A (ja) | プロ−ブカ−ド | |
JPH065674A (ja) | 半導体集積回路装置 | |
JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 | |
JPH03284861A (ja) | プローブカード | |
JPH0680708B2 (ja) | 半導体チツプの検査方法 | |
JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
JPS58161336A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |