JP4041663B2 - 半導体装置及びその検査装置 - Google Patents
半導体装置及びその検査装置 Download PDFInfo
- Publication number
- JP4041663B2 JP4041663B2 JP2001276530A JP2001276530A JP4041663B2 JP 4041663 B2 JP4041663 B2 JP 4041663B2 JP 2001276530 A JP2001276530 A JP 2001276530A JP 2001276530 A JP2001276530 A JP 2001276530A JP 4041663 B2 JP4041663 B2 JP 4041663B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pads
- inspection
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1206—Location of test circuitry on chip or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその検査装置に関する。
【０００２】
【従来の技術】
半導体装置を用いた電子機器等の高密度実装、高機能化等を反映して、半導体装置自体の高集積化の要求が増加している。
【０００３】
一般に、半導体装置の高集積化は、半導体装置を構成する回路素子の微細化により達成される。すなわち、回路素子を構成する配線あるいは接続孔等の微細加工により高集積化が図られる。
【０００４】
一方、半導体装置のコスト削減、歩留まりの向上を図るためには、1枚のウエハ内に形成される半導体チップの数をできるだけ増加させる技術が必要とされる。すなわち、同一機能を実現できる回路をできるだけ小さなチップ面積で実現するように設計及び製造プロセスを最適化して微細化する技術が必要となる。
【０００５】
例えば、ＤＲＡＭ(Dynamic Random Access Memory)のように、同一機能が実現される同一世代の製品群では、市場投入の初期の段階では比較的設計ルールの緩い条件で設計が行われる。このため、チップサイズは比較的大きくなり、コストもそれに対応して幾分高くなる。
【０００６】
ところが、市場投入の中期あるいは後期の段階では、微細化の努力の結果、チップサイズが縮小され、チップ1個あたりのコストの削減と歩留まりの向上とが同時に達成されるようになる。
【０００７】
このようなチップサイズの縮小は、同一世代の製品群で数次にわたって実施され、また、製品の世代が変わるごとにチップサイズの縮小が繰り返される。この結果、チップ表面に形成される配線パターンも同時に縮小され、それに従い、半導体装置を検査するための検査用パッドのサイズ及びパッドピッチも必然的に縮小される。
【０００８】
このように、パッドピッチの縮小、１ウエハ当たりのチップ数の増加による検査パッドの増加により、これまでの検査方式では検査すること自体が困難となっている。
【０００９】
そこで、特開平１１−２７４２５１号公報に記載されているように、半導体装置と同じシリコン基板にプローブ、梁、配線、２次電極パッドが検査用基板に形成され、複数の梁のそれぞれに形成された突起状のプローブが、半導体装置に形成された所定のパッドに接触されて、検査を行う方法などが開発されている。
【００１０】
また、特開２０００−２２７４５９号公報に記載されているように、半導体チップにＢＩＳＴ(Built-In Self Test)回路を組み込んで、簡単な検査を行えるような工夫がされているものも有る。
【００１１】
【発明が解決しようとする課題】
しかしながら、さらに半導体装置における高集積化が望まれており、パッド数の増加と配置領域の縮小化に伴い、パッドピッチのさらなる縮小化が必要となっているが、半導体装置のパッドピッチの縮小化に対応可能な検査装置の検査用基板の製作が困難となる恐れがある。
【００１２】
つまり、上述したように、半導体装置の検査装置は、シリコン基板にプローブ、梁、配線、２次電極パッドが形成されるが、プローブ半導体装置のパッドピッチに縮小化に伴い、複数の梁も、その幅を狭くする必要があり、従来と同様なパッドの配置のままであると、それに対応させて形成する複数の梁は強度的に問題があり、制作困難となる。
【００１３】
本発明の目的は、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、検査装置により有効に検査可能な半導体装置及びその検査装置を実現することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成される。
（１）半導体基板の主面上に複数の入出力用のパッドを有する半導体装置において、ＢＩＳＴ回路を備え、上記複数の入出力用のパッドは、上記主面の両端部に分割して、少なくとも一列に配置され、これら複数のパッドは半導体装置の電気的検査に用いられる複数の検査用パッドを含み、これら検査用パッドは２つの群に分割され、上記主面を、この主面の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域に形成された複数のパッドに、上記２つに分割された検査用パッドのそれぞれが含まれ、かつ、上記対角配置となる領域のいずれか一方の領域に形成された検査用パッドは上記ＢＩＳＴ回路専用のパッドである。
【００１５】
（２）複数の梁と、これら複数の梁のそれぞれに形成され、半導体装置に形成される電気的検査用のパッドに接触されるプローブと、これらのプローブに接続線を介して電気的に接続され、信号の入出力用の複数の２次電極パッドとを有する基板を備え、上記（１）に記載の半導体装置の検査を行う検査装置において、上記複数の梁は、２つの群に分割され、上記基板を、この基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、上記プローブが基板の端部領域に位置するように形成される。
【００１６】
（３）複数の梁と、これら複数の梁のそれぞれに形成され、半導体装置に形成される電気的検査用のパッドに接触されるプローブと、これらのプローブに接続線を介して電気的に接続され、信号の入出力用の複数の２次電極パッドとを有する基板を備え、上記（ 1 ）に記載の半導体装置の検査を行う検査装置において、上記複数の梁は、２つの群に分割され、上記基板を、この基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、上記プローブが基板の中央領域の近辺に位置するように形成される。
【００１９】
検査用パッドが半導体装置の、対角配置となる領域に形成されると、これら検査用パッドに接触するための検査装置のプローブが形成される複数の梁が、対角領域に二分割することができる。上記複数の梁を、対角配置ではなく、対向配置とすると、強度的に問題があり、検査装置の制作が困難となる。
【００２０】
対角配置の領域に梁を形成することにより、検査装置における基板の強度的な問題は解消し、検査装置の制作上の困難性も解消することができる。
【００２１】
【発明の実施の形態】
以下、本発明に係る実施の形態を添付図面を参照して説明する。
図１は、本発明の一実施形態である半導体装置のパッド位置の説明図である。図１において、半導体基板１の主面上の両端部には、複数のパッド２ａ、２ｂが一列に形成されている。これは、半導体装置の縮小化、回路素子の増加に伴い、パッドの増加及びパッドピッチが縮小化され、これに対処すべく、複数のパッドを両端部に分離して配置したものである。
【００２２】
そして、入力パッド群２ａが図１の半導体装置１の左端に配置され、入出力パッド群２ｂが図１の半導体装置１の右端に配置される。
【００２３】
また、ＢＩＳＴ(Built-In Self Test)回路１０は、図１の半導体装置１の左端上側部分に配置され、このＢＩＳＴ回路１０の近辺に位置されたパッドがＢＩＳＴ専用パッド３ａとなる。
【００２４】
ここで、ＢＩＳＴ用のパッドは、多数必要であるが、上述したように、入力パッド等の増加に伴い、ＢＩＳＴ用のパッドを配置する領域が制限され、全てのＢＩＳＴ用のパッドを半導体装置１の一端側に一列に配置することはできない。
【００２５】
このため、ＢＩＳＴ用のパッドの配置領域を半導体装置の両端部に分割し、かつ、ＢＩＳＴ回路１０の近辺に配置されたものを、ＢＩＳＴ専用パッド３ａとし、他の領域に配置されるものをＢＩＳＴ用と他の用途の共用パッド３ｂとする。
【００２６】
さらに、ＢＩＳＴ専用パッド３ａと３ｂとは、半導体装置１の上領域と下領域とに分割して配置する。したがって、ＢＩＳＴ専用パッド３ａは、半導体装置１の左端上領域に配置され、共用パッド３ｂは、半導体装置１の右端下領域に配置される。
【００２７】
その理由は、ＢＩＳＴ専用パッド３ａを半導体装置１の左端上領域に配置し、共用パッド３ｂを半導体装置１の右端上領域に配置すると、パッド３ａに接触するための検査装置のプローブが形成される梁と、パッド３ｂ接触するためのプローブが形成される梁とは、共にシリコン基板からなる検査装置の上領域に形成されることとなる。
【００２８】
上記多数の梁を全て、検査装置の上領域に形成すると、強度的に問題があり、検査装置の制作が困難となる。
【００２９】
そこで、ＢＩＳＴ専用パッド３ａを半導体装置１の左端上領域に配置し、共用パッド３ｂを半導体装置１の右端下領域に配置することにより、検査装置の多数の梁を、そのシリコン基板の左端上領域と、右端下領域とに分けて配置する。これにより、検査装置のシリコン基板の上領域のみ、又は下領域のみに、多数の梁を形成する必要はないので、強度的な問題は解消し、検査装置の制作上の困難性も解消することができる。
【００３０】
ここで、左端上領域とは、半導体基板１の図１上の左端面から測定して、１パッド分の寸法の距離の位置から１〜２パッド分の寸法までの端部側領域であって、半導体基板１を図１上の上下方向に二分割したときの上領域とする。
【００３１】
また、右端下領域とは、半導体基板１の図１上の右端面から測定して、１パッド分の寸法の距離の位置から１〜２パッド分の寸法までの端部側領域であって、半導体基板１を図１上の上下方向に二分割したときの下領域とする。
【００３２】
したがって、パッド３ａと３ｂとは、半導体装置１の主面を、この主面の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域に形成されたパッド群に含まれることとなる。
【００３３】
図２は、本発明の一実施形態である検査装置の一方の面からみた平面図である。また、図３は、本発明の一実施形態である検査装置の他方の面からみた平面図である。
図３において、シリコン基板４の他方の面の左端上領域と、右端下領域とに分割して複数の梁６が形成されている。そして、これら複数の梁のそれぞれにプローブ５が形成されている。これら複数のプローブ５が、半導体装置のＢＩＳＴ専用パッド３ａ及び共用パッド３ｂに接触するように、これらパッド３ａ及び３ｂの位置に対応する位置に配置されている。
【００３４】
プローブ５は、金属配線９と接続され、この金属配線９は、貫通孔７を介して、シリコン基板４の一方の面に延びている。
【００３５】
そして、図２に示すように、金属配線９は、２次電極パッド８に接続される。この２次電極パッド８には、検査信号発生回路（図示せず）からの検査信号が供給される。
【００３６】
さて、一般に半導体装置は次のような検査を受けるが、この検査は、半導体基板上に形成された複数の検査用パッド３ａ、３ｂと、テスタとの導通を得ることにより行われる。
【００３７】
Ｐ検と呼ばれる各素子の電気信号の導通を検査するものや、バーンインと呼ばれる、回路に熱的、電気的ストレスを付与して不良を加速選別するものなどがある。Ｐ検は通常、プローブ装置を用いて各プローブを回路中の電極パッドに一つずつ接触させて行われる。
【００３８】
一方、バーンイン検査では、ＢＩＳＴ回路１０を用いることにより、検査に必要なパッドを1チップあたり６個程度に抑えることができる。ＢＩＳＴ回路とは、半導体装置自体に予め作り込まれた、検査を行うための回路のことをいい、ここでは最低限検査に必要な電源線と信号線のみをまとめて引き出すための回路である。
【００３９】
上述したような検査が図２及び図３に示した検査装置により行われる。
【００４０】
以上のように、本発明の一実施形態である半導体装置によれば、入出力用の多数のパッドを半導体装置の両端部に分割して配列し、これら多数のパッドのうち、ＢＩＳＴ用のパッドの配置領域を半導体装置の一方端の上領域と他方端の下領域とに分割して配置し、一方の領域に配置されるＢＩＳＴ用のパッドを、他の用途と共用とされる。
【００４１】
これにより、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、検査装置により有効に検査可能な半導体装置を実現することができる。
【００４２】
また、半導体装置の検査装置において、多数の梁を、シリコン基板の左端上領域と、右端下領域とに分けて配置することにより、つまり、多数の梁を、２つの群に分割し、上記シリコン基板を、このシリコン基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、プローブがシリコン基板の端部領域に位置するように形成することにより、シリコン基板の上領域のみ、又は下領域のみに多数の梁を形成する必要はなく、強度的な問題は解消し、検査装置の制作上の困難性も解消することができる。
【００４３】
したがって、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００４４】
さて、複数の半導体装置を複数の検査装置により、一括して検査する方式、つまり、チップ単位に切断される前の、ウエハ上の複数の半導体装置を複数の検査装置により検査する方式が近年採用されている。
【００４５】
この場合の、本発明の他の実施形態である検査装置について説明する。
図４は、本発明の一実施形態である半導体装置１が複数個配置されて、検査される場合の状態の説明図である。
【００４６】
複数の半導体装置１は互いに隣接して配置され、一つの検査装置により、一方の半導体装置１の共用パッド３ｂと隣接する他方の半導体装置１のＢＩＳＴ専用パッド３ａとが検査される。
【００４７】
図５は、本発明の他の実施形態である検査装置の一方の面の平面図であり、図６は、本発明の上記他の実施形態である検査装置の他方の面の平面図である。
【００４８】
図６において、シリコン基板４の他方の面の中央左側上領域と、中央右側下領域とに分割して複数の梁６が形成されている。そして、これら複数の梁６のそれぞれにプローブ５が形成されている。これら複数のプローブ５が、一方の半導体装置１のＢＩＳＴ専用パッド３ａ及び他方の半導体装置１の共用パッド３ｂに接触するように、これらパッド３ａ及び３ｂの位置に対応する位置に配置されている。
【００４９】
つまり、多数の梁６は、２つの群に分割され、基板４を、この基板４の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、プローブ５が基板の中央領域の近辺に位置するように形成される。
【００５０】
プローブ５は、金属配線９と接続され、この金属配線９は、貫通孔７を介して、シリコン基板４の一方の面に延びている。
【００５１】
そして、図５に示すように、金属配線９は、シリコン基板４の両端側に配置された２次電極パッド８に接続される。この２次電極パッド８には、検査信号発生回路（図示せず）からの検査信号が供給される。
【００５２】
以上のように、本発明の他の実施形態である検査装置によれば、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００５３】
図７は、本発明の他の実施形態である半導体装置のパッド位置の説明図である。図７において、半導体基板１の両端部には、複数のパッド２ａ、２ｂが形成されている。
【００５４】
そして、半導体装置１の中央部には、ＢＩＳＴ専用パッド３ａ（プローブ接触用パッド）と、共用パッド３ｂ（プローブ接触用パッド）とが形成されており、ＢＩＳＴ専用パッド３ａは、半導体装置１の左端上領域のパッド２ａに配線１０により接続され、共用パッド３ｂは、半導体装置１の右端下領域のパッド２ｂに配線１０により接続されている。
【００５５】
この図７の例は、半導体装置１の中央領域にパッド３ａ、３ｂを形成可能な空き領域が存在する場合やＷＰＰ（Wafer Process Package）のように、半導体装置上にさらに一層再配線層を形成し、半導体装置の中央領域にパッドを形成可能な場合の例である。
【００５６】
図８は、図７に示した半導体装置１を検査するための検査装置であって、本発明のさらに他の実施形態である検査装置の一方の面の平面図であり、図９は、図８に示した検査装置の他方の面の平面図である。
【００５７】
図９において、シリコン基板４の他方の面の中央領域に複数の梁６が形成されている。そして、これら複数の梁６のそれぞれにプローブ５が形成されている。これら複数のプローブ５が、半導体装置１のＢＩＳＴ専用パッド３ａ及び共用パッド３ｂに接触するように、これらパッド３ａ及び３ｂの位置に対応する位置に配置されている。
【００５８】
プローブ５は、金属配線９と接続され、この金属配線９は、貫通孔７を介して、シリコン基板４の一方の面に延びている。
【００５９】
そして、図８に示すように、金属配線９は、シリコン基板４の両端側に配置された２次電極パッド８に接続される。この２次電極パッド８には、検査信号発生回路（図示せず）からの検査信号が供給される。
【００６０】
以上のように、本発明の他の実施形態である半導体装置によれば、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００６１】
また、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００６２】
また、本発明のさらに他の実施形態である検査装置によれば、多数の梁６が２箇所に分割されず形成されるので、検査装置全体の面積を小さくすることができ、検査のための位置決めスペースを多く確保することができる。
【００６３】
なお、本発明の実施形態である半導体装置において、入出力パッド群２ａ、２ｂは、半導体基板２の端面からどの位の位置まで形成し得るかにより、パッドの形成領域が決定され、形成し得るパッドの数も決定される。本発明の実子形態においては、半導体基板２の端面から１パッド分の寸法まで、パッドを形成し得る領域とすることができる。
【００６４】
【発明の効果】
本発明によれば、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、検査装置により有効に検査可能な半導体装置及びその検査装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置のパッド位置の説明図である。
【図２】本発明の一実施形態である検査装置の一方の面からみた平面図である。
【図３】本発明の一実施形態である検査装置の他方の面からみた平面図である。
【図４】本発明の他の実施形態である検査装置の説明図である。
【図５】本発明の他の実施形態である検査装置の一方の面からみた平面図である。
【図６】本発明の他の実施形態である検査装置の他方の面からみた平面図である。
【図７】本発明の他の実施形態である半導体装置のパッド位置の説明図である。
【図８】本発明のさらに他の実施形態である検査装置の一方の面からみた平面図である。
【図９】本発明のさらに他の実施形態である検査装置の他方の面からみた平面図である。
【符号の説明】
１ 半導体装置基板
２ａ、２ｂ パッド群
３ａ ＢＩＳＴ専用パッド
３ｂ 共用パッド
４ シリコン基板
５ プローブ
６ 梁
７ 貫通孔
８ ２次電極パッド
９ 配線
１０ ＢＩＳＴ回路
【発明の属する技術分野】
本発明は、半導体装置及びその検査装置に関する。
【０００２】
【従来の技術】
半導体装置を用いた電子機器等の高密度実装、高機能化等を反映して、半導体装置自体の高集積化の要求が増加している。
【０００３】
一般に、半導体装置の高集積化は、半導体装置を構成する回路素子の微細化により達成される。すなわち、回路素子を構成する配線あるいは接続孔等の微細加工により高集積化が図られる。
【０００４】
一方、半導体装置のコスト削減、歩留まりの向上を図るためには、1枚のウエハ内に形成される半導体チップの数をできるだけ増加させる技術が必要とされる。すなわち、同一機能を実現できる回路をできるだけ小さなチップ面積で実現するように設計及び製造プロセスを最適化して微細化する技術が必要となる。
【０００５】
例えば、ＤＲＡＭ(Dynamic Random Access Memory)のように、同一機能が実現される同一世代の製品群では、市場投入の初期の段階では比較的設計ルールの緩い条件で設計が行われる。このため、チップサイズは比較的大きくなり、コストもそれに対応して幾分高くなる。
【０００６】
ところが、市場投入の中期あるいは後期の段階では、微細化の努力の結果、チップサイズが縮小され、チップ1個あたりのコストの削減と歩留まりの向上とが同時に達成されるようになる。
【０００７】
このようなチップサイズの縮小は、同一世代の製品群で数次にわたって実施され、また、製品の世代が変わるごとにチップサイズの縮小が繰り返される。この結果、チップ表面に形成される配線パターンも同時に縮小され、それに従い、半導体装置を検査するための検査用パッドのサイズ及びパッドピッチも必然的に縮小される。
【０００８】
このように、パッドピッチの縮小、１ウエハ当たりのチップ数の増加による検査パッドの増加により、これまでの検査方式では検査すること自体が困難となっている。
【０００９】
そこで、特開平１１−２７４２５１号公報に記載されているように、半導体装置と同じシリコン基板にプローブ、梁、配線、２次電極パッドが検査用基板に形成され、複数の梁のそれぞれに形成された突起状のプローブが、半導体装置に形成された所定のパッドに接触されて、検査を行う方法などが開発されている。
【００１０】
また、特開２０００−２２７４５９号公報に記載されているように、半導体チップにＢＩＳＴ(Built-In Self Test)回路を組み込んで、簡単な検査を行えるような工夫がされているものも有る。
【００１１】
【発明が解決しようとする課題】
しかしながら、さらに半導体装置における高集積化が望まれており、パッド数の増加と配置領域の縮小化に伴い、パッドピッチのさらなる縮小化が必要となっているが、半導体装置のパッドピッチの縮小化に対応可能な検査装置の検査用基板の製作が困難となる恐れがある。
【００１２】
つまり、上述したように、半導体装置の検査装置は、シリコン基板にプローブ、梁、配線、２次電極パッドが形成されるが、プローブ半導体装置のパッドピッチに縮小化に伴い、複数の梁も、その幅を狭くする必要があり、従来と同様なパッドの配置のままであると、それに対応させて形成する複数の梁は強度的に問題があり、制作困難となる。
【００１３】
本発明の目的は、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、検査装置により有効に検査可能な半導体装置及びその検査装置を実現することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成される。
（１）半導体基板の主面上に複数の入出力用のパッドを有する半導体装置において、ＢＩＳＴ回路を備え、上記複数の入出力用のパッドは、上記主面の両端部に分割して、少なくとも一列に配置され、これら複数のパッドは半導体装置の電気的検査に用いられる複数の検査用パッドを含み、これら検査用パッドは２つの群に分割され、上記主面を、この主面の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域に形成された複数のパッドに、上記２つに分割された検査用パッドのそれぞれが含まれ、かつ、上記対角配置となる領域のいずれか一方の領域に形成された検査用パッドは上記ＢＩＳＴ回路専用のパッドである。
【００１５】
（２）複数の梁と、これら複数の梁のそれぞれに形成され、半導体装置に形成される電気的検査用のパッドに接触されるプローブと、これらのプローブに接続線を介して電気的に接続され、信号の入出力用の複数の２次電極パッドとを有する基板を備え、上記（１）に記載の半導体装置の検査を行う検査装置において、上記複数の梁は、２つの群に分割され、上記基板を、この基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、上記プローブが基板の端部領域に位置するように形成される。
【００１６】
（３）複数の梁と、これら複数の梁のそれぞれに形成され、半導体装置に形成される電気的検査用のパッドに接触されるプローブと、これらのプローブに接続線を介して電気的に接続され、信号の入出力用の複数の２次電極パッドとを有する基板を備え、上記（ 1 ）に記載の半導体装置の検査を行う検査装置において、上記複数の梁は、２つの群に分割され、上記基板を、この基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、上記プローブが基板の中央領域の近辺に位置するように形成される。
【００１９】
検査用パッドが半導体装置の、対角配置となる領域に形成されると、これら検査用パッドに接触するための検査装置のプローブが形成される複数の梁が、対角領域に二分割することができる。上記複数の梁を、対角配置ではなく、対向配置とすると、強度的に問題があり、検査装置の制作が困難となる。
【００２０】
対角配置の領域に梁を形成することにより、検査装置における基板の強度的な問題は解消し、検査装置の制作上の困難性も解消することができる。
【００２１】
【発明の実施の形態】
以下、本発明に係る実施の形態を添付図面を参照して説明する。
図１は、本発明の一実施形態である半導体装置のパッド位置の説明図である。図１において、半導体基板１の主面上の両端部には、複数のパッド２ａ、２ｂが一列に形成されている。これは、半導体装置の縮小化、回路素子の増加に伴い、パッドの増加及びパッドピッチが縮小化され、これに対処すべく、複数のパッドを両端部に分離して配置したものである。
【００２２】
そして、入力パッド群２ａが図１の半導体装置１の左端に配置され、入出力パッド群２ｂが図１の半導体装置１の右端に配置される。
【００２３】
また、ＢＩＳＴ(Built-In Self Test)回路１０は、図１の半導体装置１の左端上側部分に配置され、このＢＩＳＴ回路１０の近辺に位置されたパッドがＢＩＳＴ専用パッド３ａとなる。
【００２４】
ここで、ＢＩＳＴ用のパッドは、多数必要であるが、上述したように、入力パッド等の増加に伴い、ＢＩＳＴ用のパッドを配置する領域が制限され、全てのＢＩＳＴ用のパッドを半導体装置１の一端側に一列に配置することはできない。
【００２５】
このため、ＢＩＳＴ用のパッドの配置領域を半導体装置の両端部に分割し、かつ、ＢＩＳＴ回路１０の近辺に配置されたものを、ＢＩＳＴ専用パッド３ａとし、他の領域に配置されるものをＢＩＳＴ用と他の用途の共用パッド３ｂとする。
【００２６】
さらに、ＢＩＳＴ専用パッド３ａと３ｂとは、半導体装置１の上領域と下領域とに分割して配置する。したがって、ＢＩＳＴ専用パッド３ａは、半導体装置１の左端上領域に配置され、共用パッド３ｂは、半導体装置１の右端下領域に配置される。
【００２７】
その理由は、ＢＩＳＴ専用パッド３ａを半導体装置１の左端上領域に配置し、共用パッド３ｂを半導体装置１の右端上領域に配置すると、パッド３ａに接触するための検査装置のプローブが形成される梁と、パッド３ｂ接触するためのプローブが形成される梁とは、共にシリコン基板からなる検査装置の上領域に形成されることとなる。
【００２８】
上記多数の梁を全て、検査装置の上領域に形成すると、強度的に問題があり、検査装置の制作が困難となる。
【００２９】
そこで、ＢＩＳＴ専用パッド３ａを半導体装置１の左端上領域に配置し、共用パッド３ｂを半導体装置１の右端下領域に配置することにより、検査装置の多数の梁を、そのシリコン基板の左端上領域と、右端下領域とに分けて配置する。これにより、検査装置のシリコン基板の上領域のみ、又は下領域のみに、多数の梁を形成する必要はないので、強度的な問題は解消し、検査装置の制作上の困難性も解消することができる。
【００３０】
ここで、左端上領域とは、半導体基板１の図１上の左端面から測定して、１パッド分の寸法の距離の位置から１〜２パッド分の寸法までの端部側領域であって、半導体基板１を図１上の上下方向に二分割したときの上領域とする。
【００３１】
また、右端下領域とは、半導体基板１の図１上の右端面から測定して、１パッド分の寸法の距離の位置から１〜２パッド分の寸法までの端部側領域であって、半導体基板１を図１上の上下方向に二分割したときの下領域とする。
【００３２】
したがって、パッド３ａと３ｂとは、半導体装置１の主面を、この主面の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域に形成されたパッド群に含まれることとなる。
【００３３】
図２は、本発明の一実施形態である検査装置の一方の面からみた平面図である。また、図３は、本発明の一実施形態である検査装置の他方の面からみた平面図である。
図３において、シリコン基板４の他方の面の左端上領域と、右端下領域とに分割して複数の梁６が形成されている。そして、これら複数の梁のそれぞれにプローブ５が形成されている。これら複数のプローブ５が、半導体装置のＢＩＳＴ専用パッド３ａ及び共用パッド３ｂに接触するように、これらパッド３ａ及び３ｂの位置に対応する位置に配置されている。
【００３４】
プローブ５は、金属配線９と接続され、この金属配線９は、貫通孔７を介して、シリコン基板４の一方の面に延びている。
【００３５】
そして、図２に示すように、金属配線９は、２次電極パッド８に接続される。この２次電極パッド８には、検査信号発生回路（図示せず）からの検査信号が供給される。
【００３６】
さて、一般に半導体装置は次のような検査を受けるが、この検査は、半導体基板上に形成された複数の検査用パッド３ａ、３ｂと、テスタとの導通を得ることにより行われる。
【００３７】
Ｐ検と呼ばれる各素子の電気信号の導通を検査するものや、バーンインと呼ばれる、回路に熱的、電気的ストレスを付与して不良を加速選別するものなどがある。Ｐ検は通常、プローブ装置を用いて各プローブを回路中の電極パッドに一つずつ接触させて行われる。
【００３８】
一方、バーンイン検査では、ＢＩＳＴ回路１０を用いることにより、検査に必要なパッドを1チップあたり６個程度に抑えることができる。ＢＩＳＴ回路とは、半導体装置自体に予め作り込まれた、検査を行うための回路のことをいい、ここでは最低限検査に必要な電源線と信号線のみをまとめて引き出すための回路である。
【００３９】
上述したような検査が図２及び図３に示した検査装置により行われる。
【００４０】
以上のように、本発明の一実施形態である半導体装置によれば、入出力用の多数のパッドを半導体装置の両端部に分割して配列し、これら多数のパッドのうち、ＢＩＳＴ用のパッドの配置領域を半導体装置の一方端の上領域と他方端の下領域とに分割して配置し、一方の領域に配置されるＢＩＳＴ用のパッドを、他の用途と共用とされる。
【００４１】
これにより、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、検査装置により有効に検査可能な半導体装置を実現することができる。
【００４２】
また、半導体装置の検査装置において、多数の梁を、シリコン基板の左端上領域と、右端下領域とに分けて配置することにより、つまり、多数の梁を、２つの群に分割し、上記シリコン基板を、このシリコン基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、プローブがシリコン基板の端部領域に位置するように形成することにより、シリコン基板の上領域のみ、又は下領域のみに多数の梁を形成する必要はなく、強度的な問題は解消し、検査装置の制作上の困難性も解消することができる。
【００４３】
したがって、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００４４】
さて、複数の半導体装置を複数の検査装置により、一括して検査する方式、つまり、チップ単位に切断される前の、ウエハ上の複数の半導体装置を複数の検査装置により検査する方式が近年採用されている。
【００４５】
この場合の、本発明の他の実施形態である検査装置について説明する。
図４は、本発明の一実施形態である半導体装置１が複数個配置されて、検査される場合の状態の説明図である。
【００４６】
複数の半導体装置１は互いに隣接して配置され、一つの検査装置により、一方の半導体装置１の共用パッド３ｂと隣接する他方の半導体装置１のＢＩＳＴ専用パッド３ａとが検査される。
【００４７】
図５は、本発明の他の実施形態である検査装置の一方の面の平面図であり、図６は、本発明の上記他の実施形態である検査装置の他方の面の平面図である。
【００４８】
図６において、シリコン基板４の他方の面の中央左側上領域と、中央右側下領域とに分割して複数の梁６が形成されている。そして、これら複数の梁６のそれぞれにプローブ５が形成されている。これら複数のプローブ５が、一方の半導体装置１のＢＩＳＴ専用パッド３ａ及び他方の半導体装置１の共用パッド３ｂに接触するように、これらパッド３ａ及び３ｂの位置に対応する位置に配置されている。
【００４９】
つまり、多数の梁６は、２つの群に分割され、基板４を、この基板４の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、プローブ５が基板の中央領域の近辺に位置するように形成される。
【００５０】
プローブ５は、金属配線９と接続され、この金属配線９は、貫通孔７を介して、シリコン基板４の一方の面に延びている。
【００５１】
そして、図５に示すように、金属配線９は、シリコン基板４の両端側に配置された２次電極パッド８に接続される。この２次電極パッド８には、検査信号発生回路（図示せず）からの検査信号が供給される。
【００５２】
以上のように、本発明の他の実施形態である検査装置によれば、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００５３】
図７は、本発明の他の実施形態である半導体装置のパッド位置の説明図である。図７において、半導体基板１の両端部には、複数のパッド２ａ、２ｂが形成されている。
【００５４】
そして、半導体装置１の中央部には、ＢＩＳＴ専用パッド３ａ（プローブ接触用パッド）と、共用パッド３ｂ（プローブ接触用パッド）とが形成されており、ＢＩＳＴ専用パッド３ａは、半導体装置１の左端上領域のパッド２ａに配線１０により接続され、共用パッド３ｂは、半導体装置１の右端下領域のパッド２ｂに配線１０により接続されている。
【００５５】
この図７の例は、半導体装置１の中央領域にパッド３ａ、３ｂを形成可能な空き領域が存在する場合やＷＰＰ（Wafer Process Package）のように、半導体装置上にさらに一層再配線層を形成し、半導体装置の中央領域にパッドを形成可能な場合の例である。
【００５６】
図８は、図７に示した半導体装置１を検査するための検査装置であって、本発明のさらに他の実施形態である検査装置の一方の面の平面図であり、図９は、図８に示した検査装置の他方の面の平面図である。
【００５７】
図９において、シリコン基板４の他方の面の中央領域に複数の梁６が形成されている。そして、これら複数の梁６のそれぞれにプローブ５が形成されている。これら複数のプローブ５が、半導体装置１のＢＩＳＴ専用パッド３ａ及び共用パッド３ｂに接触するように、これらパッド３ａ及び３ｂの位置に対応する位置に配置されている。
【００５８】
プローブ５は、金属配線９と接続され、この金属配線９は、貫通孔７を介して、シリコン基板４の一方の面に延びている。
【００５９】
そして、図８に示すように、金属配線９は、シリコン基板４の両端側に配置された２次電極パッド８に接続される。この２次電極パッド８には、検査信号発生回路（図示せず）からの検査信号が供給される。
【００６０】
以上のように、本発明の他の実施形態である半導体装置によれば、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００６１】
また、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、有効に検査可能な検査装置を実現することができる。
【００６２】
また、本発明のさらに他の実施形態である検査装置によれば、多数の梁６が２箇所に分割されず形成されるので、検査装置全体の面積を小さくすることができ、検査のための位置決めスペースを多く確保することができる。
【００６３】
なお、本発明の実施形態である半導体装置において、入出力パッド群２ａ、２ｂは、半導体基板２の端面からどの位の位置まで形成し得るかにより、パッドの形成領域が決定され、形成し得るパッドの数も決定される。本発明の実子形態においては、半導体基板２の端面から１パッド分の寸法まで、パッドを形成し得る領域とすることができる。
【００６４】
【発明の効果】
本発明によれば、チップサイズが縮小化され、パッドピッチが縮小化された半導体装置であっても、検査装置により有効に検査可能な半導体装置及びその検査装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置のパッド位置の説明図である。
【図２】本発明の一実施形態である検査装置の一方の面からみた平面図である。
【図３】本発明の一実施形態である検査装置の他方の面からみた平面図である。
【図４】本発明の他の実施形態である検査装置の説明図である。
【図５】本発明の他の実施形態である検査装置の一方の面からみた平面図である。
【図６】本発明の他の実施形態である検査装置の他方の面からみた平面図である。
【図７】本発明の他の実施形態である半導体装置のパッド位置の説明図である。
【図８】本発明のさらに他の実施形態である検査装置の一方の面からみた平面図である。
【図９】本発明のさらに他の実施形態である検査装置の他方の面からみた平面図である。
【符号の説明】
１ 半導体装置基板
２ａ、２ｂ パッド群
３ａ ＢＩＳＴ専用パッド
３ｂ 共用パッド
４ シリコン基板
５ プローブ
６ 梁
７ 貫通孔
８ ２次電極パッド
９ 配線
１０ ＢＩＳＴ回路
Claims (3)
- 半導体基板の主面上に複数の入出力用のパッドを有する半導体装置において、
ＢＩＳＴ回路を備え、
上記複数の入出力用のパッドは、上記主面の両端部に分割して、少なくとも一列に配置され、これら複数のパッドは半導体装置の電気的検査に用いられる複数の検査用パッドを含み、これら検査用パッドは２つの群に分割され、上記主面を、この主面の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域に形成された複数のパッドに、上記２つに分割された検査用パッドのそれぞれが含まれ、かつ、上記対角配置となる領域のいずれか一方の領域に形成された検査用パッドは上記ＢＩＳＴ回路専用のパッドであることを特徴とする半導体装置。 - 複数の梁と、これら複数の梁のそれぞれに形成され、半導体装置に形成される電気的検査用のパッドに接触されるプローブと、これらのプローブに接続線を介して電気的に接続され、信号の入出力用の複数の２次電極パッドとを有する基板を備え、請求項 1 に記載の半導体装置の検査を行う検査装置において、
上記複数の梁は、２つの群に分割され、上記基板を、この基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、上記プローブが基板の端部領域に位置するように形成されることを特徴とする半導体装置の検査装置。 - 複数の梁と、これら複数の梁のそれぞれに形成され、半導体装置に形成される電気的検査用のパッドに接触されるプローブと、これらのプローブに接続線を介して電気的に接続され、信号の入出力用の複数の２次電極パッドとを有する基板を備え、請求項 1 に記載の半導体装置の検査を行う検査装置において、
上記複数の梁は、２つの群に分割され、上記基板を、この基板の四隅のうちの一つをそれぞれ含む４つの領域に分割したとき、対角配置となる領域であって、上記プローブが基板の中央領域の近辺に位置するように形成されることを特徴とする半導体装置の検査装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276530A JP4041663B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置及びその検査装置 |
| TW091113300A TW546756B (en) | 2001-09-12 | 2002-06-18 | Semiconductor device and test device thereof |
| US10/218,596 US6885208B2 (en) | 2001-09-12 | 2002-08-15 | Semiconductor device and test device for same |
| CNB021421846A CN1213470C (zh) | 2001-09-12 | 2002-08-29 | 半导体器件及其检查装置 |
| KR10-2002-0054725A KR100467913B1 (ko) | 2001-09-12 | 2002-09-10 | 반도체장치 및 그 검사장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276530A JP4041663B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置及びその検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003084042A JP2003084042A (ja) | 2003-03-19 |
| JP4041663B2 true JP4041663B2 (ja) | 2008-01-30 |
Family
ID=19101212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276530A Expired - Fee Related JP4041663B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置及びその検査装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6885208B2 (ja) |
| JP (1) | JP4041663B2 (ja) |
| KR (1) | KR100467913B1 (ja) |
| CN (1) | CN1213470C (ja) |
| TW (1) | TW546756B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004102653A1 (ja) * | 2003-05-15 | 2006-07-13 | 新光電気工業株式会社 | 半導体装置およびインターポーザー |
| KR20050011082A (ko) * | 2003-07-21 | 2005-01-29 | 매그나칩 반도체 유한회사 | 확장된 내부 프로빙 패드를 갖는 반도체 칩 |
| JP2005136246A (ja) * | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| BRPI0620316A2 (pt) * | 2005-12-21 | 2011-11-08 | Wyeth Corp | formulações de proteìnas com viscosidades reduzida e seus usos |
| US8399973B2 (en) * | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
| KR101212723B1 (ko) * | 2010-05-31 | 2012-12-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR102107147B1 (ko) | 2013-02-01 | 2020-05-26 | 삼성전자주식회사 | 패키지 온 패키지 장치 |
| CN108206140B (zh) * | 2016-12-19 | 2020-11-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA954635A (en) * | 1972-06-06 | 1974-09-10 | Microsystems International Limited | Mounting leads and method of fabrication |
| JPS61148829A (ja) * | 1984-12-24 | 1986-07-07 | Toshiba Seiki Kk | ワイヤボンデイング方法 |
| JPS63148829A (ja) * | 1986-12-11 | 1988-06-21 | 古河電池株式会社 | 定電流回路 |
| JPH04174538A (ja) * | 1990-08-02 | 1992-06-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04278560A (ja) * | 1991-03-07 | 1992-10-05 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH09107048A (ja) * | 1995-03-30 | 1997-04-22 | Mitsubishi Electric Corp | 半導体パッケージ |
| US5929650A (en) * | 1997-02-04 | 1999-07-27 | Motorola, Inc. | Method and apparatus for performing operative testing on an integrated circuit |
| JPH1154562A (ja) * | 1997-08-05 | 1999-02-26 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
| US6427222B1 (en) * | 1997-09-30 | 2002-07-30 | Jeng-Jye Shau | Inter-dice wafer level signal transfer methods for integrated circuits |
| JPH11243120A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JP4006081B2 (ja) | 1998-03-19 | 2007-11-14 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JPH11281757A (ja) * | 1998-03-30 | 1999-10-15 | Fujitsu Ltd | 大気汚染物質測定システム |
| US6061814A (en) * | 1998-04-21 | 2000-05-09 | Lsi Logic Corporation | Test circuitry for determining the defect density of a semiconductor process as a function of individual metal layers |
| US6456099B1 (en) * | 1998-12-31 | 2002-09-24 | Formfactor, Inc. | Special contact points for accessing internal circuitry of an integrated circuit |
| JP2000227459A (ja) | 1999-02-05 | 2000-08-15 | Sharp Corp | 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具 |
| JP2000332077A (ja) | 1999-05-17 | 2000-11-30 | Sony Corp | 半導体集積回路の配線欠陥検査方法および構造 |
| JP2001091543A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置 |
| JP2002110751A (ja) * | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の検査装置および製造方法 |
| JP2003208686A (ja) * | 2002-01-10 | 2003-07-25 | Moritoshi Sato | 大気汚染観測データ送受信システム |
-
2001
- 2001-09-12 JP JP2001276530A patent/JP4041663B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-18 TW TW091113300A patent/TW546756B/zh not_active IP Right Cessation
- 2002-08-15 US US10/218,596 patent/US6885208B2/en not_active Expired - Fee Related
- 2002-08-29 CN CNB021421846A patent/CN1213470C/zh not_active Expired - Fee Related
- 2002-09-10 KR KR10-2002-0054725A patent/KR100467913B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030047731A1 (en) | 2003-03-13 |
| TW546756B (en) | 2003-08-11 |
| KR20030023510A (ko) | 2003-03-19 |
| JP2003084042A (ja) | 2003-03-19 |
| KR100467913B1 (ko) | 2005-01-24 |
| US6885208B2 (en) | 2005-04-26 |
| CN1404123A (zh) | 2003-03-19 |
| CN1213470C (zh) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| US5262719A (en) | Test structure for multi-layer, thin-film modules | |
| JP4041663B2 (ja) | 半導体装置及びその検査装置 | |
| US4778771A (en) | Process of forming input/output wiring areas for semiconductor integrated circuit | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| EP0374466B1 (en) | In-line process monitors for thin film wiring | |
| JP3453526B2 (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
| US9069015B2 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding probe head | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
| CN1249534A (zh) | 在晶片阶段内测试集成电路的方法和系统 | |
| JP5333829B2 (ja) | プローブ組立体 | |
| JP2012023278A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20050029066A (ko) | 프로브 카드 | |
| KR100519658B1 (ko) | 프로브 카드 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JP2007086044A (ja) | プローバ装置及びこれに用いるプローブ組立体 | |
| KR100794629B1 (ko) | 전기 검사 장치와 그 제조 방법 | |
| JP2006278374A (ja) | 半導体装置及びその実装構造 | |
| CN222994543U (zh) | 探针组件结构 | |
| JP7488492B2 (ja) | 半導体ウエハ | |
| EP2872906B1 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding testing head | |
| KR200423446Y1 (ko) | 프로브 카드 | |
| KR100679167B1 (ko) | 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드 | |
| JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |