KR100906498B1 - 복합 반도체 장치 - Google Patents
복합 반도체 장치 Download PDFInfo
- Publication number
- KR100906498B1 KR100906498B1 KR1020020041807A KR20020041807A KR100906498B1 KR 100906498 B1 KR100906498 B1 KR 100906498B1 KR 1020020041807 A KR1020020041807 A KR 1020020041807A KR 20020041807 A KR20020041807 A KR 20020041807A KR 100906498 B1 KR100906498 B1 KR 100906498B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy metal
- signal
- space
- disposed
- internal probing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (5)
- 반도체 메모리 소자 및 로직 회로를 포함하는 복합 반도체 장치에 있어서,상기 반도체 메모리 소자의 신호용 배선들;상기 신호용 배선 사이의 공간에, 상기 신호용 배선의 간격에 맞추어 인터날 프로빙 패드로서 배치된 제1 더미 메탈; 및상기 신호용 배선 사이의 공간 중 상기 제1 더미 메탈이 배치된 나머지 공간에 배치된 제2 더미 메탈을 포함하는 것을 특징으로 하는 복합 반도체 장치.
- 제 1항에 있어서,상기 제1 더미 메탈의 배치 공간이 부족할 경우, 여러 신호용 배선 사이의 공간에 공통으로 사용되는 인터날 프로빙 패드용 제1 더미 메탈이 배치되는 것을 특징으로 하는 복합 반도체 장치.
- 제 2항에 있어서,상기 공통으로 사용되는 인터날 프로빙 패드용 제1 더미 메탈은 각 신호용 배선과의 공간이 동일하도록 배치되는 것을 특징으로 하는 복합 반도체 장치.
- 제 1항에 있어서,상기 신호용 배선과 상기 제1 더미 메탈이 서로 연결되어 있거나, 이후 불량 측정시 상기 신호용 배선과 상기 제1 더미 메탈이 서로 연결되도록 하는 것을 특징으로 하는 복합 반도체 장치.
- 제 2항에 있어서,상기 여러 신호용 배선 사이의 공간에 공통으로 사용되는 인터날 프로빙 패드용 제1 더미 메탈을 임의의 신호용 배선에 연결시키고, 이후 불량 측정시 상기 연결 부위를 커팅하고 원하는 신호용 배선과 상기 제1 더미 메탈이 서로 연결되도록 하는 것을 특징으로 하는 복합 반도체 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020041807A KR100906498B1 (ko) | 2002-07-16 | 2002-07-16 | 복합 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020041807A KR100906498B1 (ko) | 2002-07-16 | 2002-07-16 | 복합 반도체 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040007149A KR20040007149A (ko) | 2004-01-24 |
KR100906498B1 true KR100906498B1 (ko) | 2009-07-08 |
Family
ID=37316969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020041807A KR100906498B1 (ko) | 2002-07-16 | 2002-07-16 | 복합 반도체 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100906498B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8056025B1 (en) * | 2008-02-21 | 2011-11-08 | Altera Corporation | Integration of open space/dummy metal at CAD for physical debug of new silicon |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990018725A (ko) * | 1997-08-28 | 1999-03-15 | 윤종용 | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 |
JP2000294730A (ja) * | 1999-04-09 | 2000-10-20 | Mitsubishi Electric Corp | システムlsiチップ及びその製造方法 |
JP2001044285A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | 半導体集積回路のテスト素子パターンのレイアウト方法 |
KR20020092783A (ko) * | 2001-06-05 | 2002-12-12 | 후지쯔 가부시끼가이샤 | 더미 패턴 발생 공정과 lcr 추출 공정을 포함하는lsi 설계 방법 및 그것을 실행하는 컴퓨터 프로그램 |
-
2002
- 2002-07-16 KR KR1020020041807A patent/KR100906498B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990018725A (ko) * | 1997-08-28 | 1999-03-15 | 윤종용 | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 |
JP2000294730A (ja) * | 1999-04-09 | 2000-10-20 | Mitsubishi Electric Corp | システムlsiチップ及びその製造方法 |
JP2001044285A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | 半導体集積回路のテスト素子パターンのレイアウト方法 |
KR20020092783A (ko) * | 2001-06-05 | 2002-12-12 | 후지쯔 가부시끼가이샤 | 더미 패턴 발생 공정과 lcr 추출 공정을 포함하는lsi 설계 방법 및 그것을 실행하는 컴퓨터 프로그램 |
Also Published As
Publication number | Publication date |
---|---|
KR20040007149A (ko) | 2004-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
KR100809340B1 (ko) | 반도체 집적 회로 장치의 불량 분석 방법 및 시스템 | |
KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
US9291669B2 (en) | Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device | |
JP2011139040A (ja) | 半導体装置、そのプローブテスト方法及びその製造方法 | |
EP1284499B1 (en) | Semiconductor wafer for in-process testing an integrated circuit and corresponding manufacturing method | |
US5952838A (en) | Reconfigurable array of test structures and method for testing an array of test structures | |
US8056025B1 (en) | Integration of open space/dummy metal at CAD for physical debug of new silicon | |
US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
US8673657B2 (en) | Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same | |
US8487641B2 (en) | Pad structure and test method | |
KR100906498B1 (ko) | 복합 반도체 장치 | |
US6977512B2 (en) | Method and apparatus for characterizing shared contacts in high-density SRAM cell design | |
JP4041663B2 (ja) | 半導体装置及びその検査装置 | |
US20070111340A1 (en) | Method for in-line testing of semiconductor wafers | |
JP2006344635A (ja) | 評価用半導体装置 | |
US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
KR100531956B1 (ko) | 메모리에서 각 층별 특성을 파악할 수 있는 다층 패드 | |
JP3466289B2 (ja) | 半導体装置 | |
US20080122446A1 (en) | Test pattern | |
JP3139433B2 (ja) | 半導体装置及びその製造方法 | |
KR20060044085A (ko) | 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법 | |
JPH02284439A (ja) | 半導体装置およびその検査方法 | |
JP2021052107A (ja) | 半導体集積回路のパターンレイアウト方法、半導体チップの製造方法、半導体チップの評価方法および半導体チップ | |
KR20030056013A (ko) | 반도체 소자의 인터라인 프로빙 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 11 |