KR100906498B1 - 복합 반도체 장치 - Google Patents

복합 반도체 장치 Download PDF

Info

Publication number
KR100906498B1
KR100906498B1 KR1020020041807A KR20020041807A KR100906498B1 KR 100906498 B1 KR100906498 B1 KR 100906498B1 KR 1020020041807 A KR1020020041807 A KR 1020020041807A KR 20020041807 A KR20020041807 A KR 20020041807A KR 100906498 B1 KR100906498 B1 KR 100906498B1
Authority
KR
South Korea
Prior art keywords
dummy metal
signal
space
disposed
internal probing
Prior art date
Application number
KR1020020041807A
Other languages
English (en)
Other versions
KR20040007149A (ko
Inventor
장윤영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020041807A priority Critical patent/KR100906498B1/ko
Publication of KR20040007149A publication Critical patent/KR20040007149A/ko
Application granted granted Critical
Publication of KR100906498B1 publication Critical patent/KR100906498B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 복합 반도체 장치는 반도체 메모리 소자의 신호용 배선들과, 신호용 배선 사이의 공간에, 신호용 배선의 간격에 맞추어 인터날 프로빙 패드로서 배치된 제1 더미 메탈, 및 신호용 배선 사이의 공간 중 제1 더미 메탈이 배치된 나머지 공간에 배치된 제2 더미 메탈을 포함한다. 본 발명에 의하면, 반도체 메모리 소자에 삽입되는 최종 배선 중 더미 메탈의 일부를 불량 측정용 인터날 프로빙 패드로 설계 배치함으로써, 설계 검증 및 제조 불량 측정시 최종 배선대신에 인터날 프로빙 패드용 더미 메탈에 마이크로 프로버를 접촉함으로써 배선보다 충분한 크기와 폭을 갖는 더미 메탈을 이용하여 불량 측정을 하기 때문에 칩의 손상없이 정확하게 신호 측정이 가능하다.

Description

복합 반도체 장치{Merged Memory and Logic Device}
도 1은 일반적인 복합 반도체 장치의 반도체 메모리 소자와 로직 회로 사이의 다층 배선 배치를 나타낸 도면,
도 2는 일반적인 복합 반도체 장치의 반도체 메모리 소자와 로직 회로 사이의 배선 밀도차를 줄이기 위하여 삽입되는 더미 메탈을 나타낸 도면,
도 3a 및 도 3b는 본 발명에 따른 더미 메탈을 이용한 복합 반도체 장치의 인터날 프로빙 패드 설계 과정을 나타낸 도면들,
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 복합 반도체 장치의 신호용 배선이 일정간격으로 배치될 경우 인터날 프로빙 패드로 사용되는 더미 메탈이 배치되는 것을 나타낸 도면들,
도 5a 및 도 5b는 본 발명의 다른 실시예에 따라 복합 반도체 장치의 신호용 배선 공간이 충분하지 않을 경우 공통 인터날 프로빙 패드로 사용되는 더미 메탈이 배치되는 것을 나타낸 도면들,
도 6은 본 발명의 일 실시에 따라 인터날 프로빙 패드로 사용되는 더미 메탈과 신호용 배선 사이의 연결 상태를 나타낸 도면,
도 7a 및 도 7b는 본 발명의 다른 실시예에 따라 공통 인터날 프로빙 패드로 사용되는 더미 메탈과 신호용 배선 사이의 연결 상태를 나타낸 도면들.
＜도면의 주요부분에 대한 부호의 설명＞
1 : 신호용 배선
3 : 일반 더미 메탈
5 : 인터날 프로빙 패드용 더미 메탈
7 : 인터날 프로빙 패드용 더미 메탈과 신호용 배선의 연결 부분
10 : 반도체 메모리 소자 부분
20 : 로직 회로 부분
본 발명은 반도체 메모리 소자와 로직 회로를 갖는 복합 반도체 장치(Merged Memory and Logic)에 관한 것으로서, 특히 메모리 소자의 인터날 프로빙 패드를 통한 설계 검증 및 제조시 불량 측정에 소용되는 시간의 단축 및 측정 결과의 정확성을 향상시킬 수 있는 복합 반도체 장치에 관한 것이다.
복합 반도체 장치는 한 칩(chip) 내에 반도체 메모리 소자, 예를 들어 DRAM(Dynamic Random Access Memory) 등과 로직 회로가 함께 존재함에 따라, 각각의 회로 성능과 제조 원가를 희생하지 않고 소자의 고집적화 및 고속화를 효과적으로 달성할 수 있다.
복합 반도체 장치를 개발하는 경우 먼저 기술 개발을 하며 그 후에 개발이 완료된 기술을 이용하여 특정 용도에 사용되는 복합 반도체 장치를 설계 및 실제 반도체 웨이퍼에 구현하게 된다. 기술 개발시에는 반도체 메모리 소자와 로직 회로 부분을 따로 설계하게 되며 동일한 마스크에 다른 칩(chip)의 형태로 구현되는 콤보 칩(combo chip)의 형태로 반도체 웨이퍼에 구현된다.
도 1은 일반적인 복합 반도체 장치의 반도체 메모리 소자와 로직 회로 사이의 다층 배선 배치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 복합 반도체 장치를 구성하는 반도체 메모리 소자 부분(10)은 셀 트랜지스터 및 비트 라인 및 스토리지노드 등을 위한 다층의 폴리실리콘막(예를 들어 4층)과 소층의 배선(예를 들어 2층)(1)을 이용하고 로직 회로 부분(20)은 로직 트랜지스터를 위한 한층의 폴리실리콘막과 다층의 배선(예를 들어 4층)(1)을 이용하게 된다. 따라서 복합 반도체 장치는 원 칩에 반도체 메모리 소자와 로직 회로를 같이 구현하게 되어 결국 다층 폴리실리콘막과 다층의 배선이 적용된다.
그러므로 복합 반도체 장치의 메모리 소자는 배선 밀도가 작으나 로직 회로는 배선 밀도가 높기 때문에 메모리 소자에 배선 밀도를 높여주기 위하여 아무런 역할을 하지 않는 더미 메탈(dummy metal)을 추가 삽입된다.
도 2는 일반적인 복합 반도체 장치의 반도체 메모리 소자와 로직 회로 사이의 배선 밀도 차를 줄이기 위하여 삽입되는 더미 메탈을 나타낸 도면이다. 도 2를 참조하면, 반도체 메모리 소자의 배선(1) 사이에는 더미 메탈(3)을 삽입하여 배선 밀도를 높여준다. 이때 더미 메탈은 예를 들어 10㎛×10㎛의 크기를 가지고 배선(1)과의 5㎛ 간격을 띄워서 규칙적으로 반복되게 배치된다.
한편, 복합 반도체 장치의 설계가 완료되고 반도체 웨이퍼에 제조되어 공정이 완료(fab-out)될 경우 불량 측정을 하게 되는데, 주로 사용되는 PCM(Process Control Monitor)이나 테스트 장비를 이용한 측정 결과만으로 복합 반도체 장치의 불량을 분석하는데는 한계가 있으며 실제로 칩을 테스트 장비에서 신호를 반복적으로 동작시킨 상태에서 외부 패드 및 인터날 배선에서의 변화되는 신호의 조합으로 불량 분석을 해야한다.
그러나, 종래 복합 반도체 장치의 불량 측정시 작은 폭(예를 들어 0.3㎛∼0.4㎛)을 갖는 배선을 손상없이 마이크로 프로버(micro-prober)로 측정하는데 어려움이 많으며 그 정확성도 떨어지게 된다.
본 발명의 목적은 반도체 메모리 소자에 삽입되는 최종 배선 중 더미 메탈의 일부를 불량 측정용 인터날 프로빙 패드로 설계 배치함으로써 반도체 메모리 소자의 인터날 프로빙 패드를 통한 설계 검증 및 제조시 불량 측정에 소용되는 시간의 단축 및 측정 결과의 정확성을 향상시킬 수 있는 복합 반도체 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 메모리 소자 및 로직 회로를 포함하는 복합 반도체 장치에 있어서, 반도체 메모리 소자의 신호용 배선들과, 신호용 배선 사이의 공간에, 신호용 배선의 간격에 맞추어 인터날 프로빙 패드로서 배치된 제1 더미 메탈, 및 신호용 배선 사이의 공간 중 제1 더미 메탈이 배치된 나머지 공간에 배치된 제2 더미 메탈을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
본 발명은 더미 메탈 중 일부를 이용하여 불량 측정시 테스트 장치의 마이크로 프로버가 접촉되는 인터날 프로빙 패드로 사용될 수 있도록 더미 메탈을 최종 배선 사이에 배치시킨다. 이때 인터날 프로빙 패드로 사용되는 더미 메탈은 배선보다 큰 폭을 갖고 있기 때문에 불량 측정시 칩의 손상없이 정확하게 신호 측정이 가능하게 된다.
도 3a 내지 도 3b는 본 발명에 따른 복합 반도체 장치의 인터날 프로빙 패드 설계 과정을 나타낸 도면들이다.
도 3a에 도시된 바와 같이, 반도체 메모리 소자의 최종 배선 사이의 공간 중에서 신호용 배선(1)에 인접해서 인터날 프로빙 패드로 사용되는 더미 메탈(5)을 배치한다.
그리고 도 3b에 도시된 바와 같이, 신호용 배선(1)과 인터날 프로빙 패드용 더미 메탈(5) 사이의 나머지 공간에 대해 배선 밀도를 높이기 위한 일반 더미 메탈(3)이 설정된 룰에 맞추어 배치한다.
한편, 본 발명의 인터날 프로빙 패드용 더미 메탈(5)을 배치하는 방법은 신호용 배선(1) 분포 상태에 따라서 다음과 같이 구분한다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 복합 반도체 장치의 신호용 배선이 일정간격으로 배치될 경우 인터날 프로빙 패드로 사용되는 더미 메탈이 배치되는 것을 나타낸 도면들이다.
도 4a에 도시된 바와 같이, 불량을 측정할 신호용 배선들(1) 사이의 공간이 충분할 경우, 도 4b와 같이 각각의 신호 배선(1) 근처에 인터날 프로빙 패드용 더미 메탈(5)이 배치된다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따라 복합 반도체 장치의 신호용 배선 공간이 충분하지 않을 경우 공통 인터날 프로빙 패드로 사용되는 더미 메탈이 배치되는 것을 나타낸 도면들이다.
도 5a에 도시된 바와 같이, 불량을 측정할 신호용 배선들(1) 사이에 각각 인터날 프로빙 패드용 더미 메탈(5)이 삽입될 공간이 충분하지 않을 경우에는, 도 5b와 같이 여러 신호용 배선(Line 1, Line 2, Line 3, Line 4) 사이의 공간에 공통으로 사용되는 인터날 프로빙 패드용 더미 메탈(5a)을 배치한다. 라인(Line) 5 및 라인(Line) 6 사이의 공간에도 공통으로 사용되는 하나의 인터날 프로빙 패드용 더미 메탈(5b)을 배치한다. 도 5b에서 미설명된 도면 부호 5c, 5는 불량 측정할 신호용 배선들(1) 사이의 공간이 충분할 경우 신호용 배선(1)에 각각 배치된 인터날 프로빙 패드용 더미 메탈을 나타낸 것이다.
도 5b에 도시된 공통 인터날 프로빙 패드용 더미 메탈(5a)은 라인(Line) 1, 라인(Line) 2, 라인(Line) 3, 라인(Line) 4의 신호용 배선과 서로 연결하기에 어려움이 없도록 각 배선과의 공간이 동일하도록 더미 메탈의 크기와 모양을 변경할 수 있다. 그리고 라인(Line) 5 및 라인(Line) 6의 신호용 배선에 공통으로 사용되는 인터날 프로빙 패드용 더미 메탈(5b)도 가로 폭을 늘려 라인(Line) 5, 라인(Line) 6과의 공간이 동일하게 만들어준다.
이상과 같이 본 발명은 복합 반도체 장치의 제조 공정시 신호용 배선과 인터날 프로빙 패드용 더미 메탈을 제조하면서 이들 사이를 메탈 공정으로 서로 연결시키거나, 제조 공정이 완료(fab-out)된 후에 반도체 웨이퍼를 불량 측정하고자 하는 부분에 FIB 장비를 이용하여 메탈 공정으로 신호용 배선과 인터날 프로빙 패드용 더미 메탈 사이를 서로 연결시킬 수 있다.
도 6은 본 발명의 일 실시에 따라 인터날 프로빙 패드로 사용되는 더미 메탈과 신호용 배선 사이의 연결 상태를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 복합 반도체 장치의 제조 공정시 반도체 소자의 최종 신호용 배선(1)과 인터날 프로빙 패드로 사용되는 더미 메탈(5)이 서로 연결(7)되도록 한다. 혹은 도면에 도시하지 않았지만, 불량 측정시 신호용 배선(1)과 인터날 프로빙 패드용 더미 메탈(5)이 메탈 공정으로 서로 연결(7)되도 록 할 수도 있다.
한편, 본 발명의 복합 반도체 장치에 있어서 신호용 배선 분포가 불규칙할 경우 여러 신호용 배선과 공통 인터날 프로빙 패드로 사용되는 더미 메탈의 연결을 다음과 같이 할 수 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따라 공통 인터날 프로빙 패드로 사용되는 더미 메탈과 신호용 배선 사이의 연결 상태를 나타낸 도면들이다.
도 7a에 도시된 바와 같이, 복합 반도체 장치의 불량 측정할 신호용 배선들(1) 사이에 각각 인터날 프로빙 패드용 더미 메탈(5)이 삽입될 공간이 충분하지 않으면 여러 신호용 배선(Line 1, Line 2, Line 3, Line 4)(Line 5, Line6) 사이의 공간에 공통으로 사용되는 인터날 프로빙 패드용 더미 메탈(5a)(5b)을 배치한다. 그러므로 본 발명은 복합 반도체 장치의 임의의 신호용 배선(Line 1, Line 5)에 공통 인터날 프로빙 패드용 더미 메탈(5a, 5b)을 메탈 공정으로 서로 연결(7)한다.
도 7b에 도시된 바와 같이, 복합 반도체 장치의 불량 측정시 라인(Line) 1과 공통 인터날 플로빙 패드용 더미 메탈(5a)이 서로 연결된 부위를 FIB 장비로 커팅하고 측정 대상의 신호용 배선(Line 4)과 공통 인터날 프로빙 패드용 더미 메탈(5a)에 메탈 공정을 진행하여 서로 연결(7)되도록 한다.
이상 설명한 바와 같이, 반도체 메모리 소자에 삽입되는 최종 배선 중 더미 메탈의 일부를 불량 측정용 인터날 프로빙 패드로 설계 배치함으로써 설계 검증 및 제조 불량 측정시 최종 배선 대신에 인터날 프로빙 패드용 더미 메탈에 마이크로 프로버를 접촉함으로써 배선보다 충분한 크기와 폭을 갖는 더미 메탈을 이용하여 불량 측정을 하기 때문에 칩의 손상없이 정확하게 신호 측정이 가능하다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (5)

  1. 반도체 메모리 소자 및 로직 회로를 포함하는 복합 반도체 장치에 있어서,
    상기 반도체 메모리 소자의 신호용 배선들;
    상기 신호용 배선 사이의 공간에, 상기 신호용 배선의 간격에 맞추어 인터날 프로빙 패드로서 배치된 제1 더미 메탈; 및
    상기 신호용 배선 사이의 공간 중 상기 제1 더미 메탈이 배치된 나머지 공간에 배치된 제2 더미 메탈을 포함하는 것을 특징으로 하는 복합 반도체 장치.
  2. 제 1항에 있어서,
    상기 제1 더미 메탈의 배치 공간이 부족할 경우, 여러 신호용 배선 사이의 공간에 공통으로 사용되는 인터날 프로빙 패드용 제1 더미 메탈이 배치되는 것을 특징으로 하는 복합 반도체 장치.
  3. 제 2항에 있어서,
    상기 공통으로 사용되는 인터날 프로빙 패드용 제1 더미 메탈은 각 신호용 배선과의 공간이 동일하도록 배치되는 것을 특징으로 하는 복합 반도체 장치.
  4. 제 1항에 있어서,
    상기 신호용 배선과 상기 제1 더미 메탈이 서로 연결되어 있거나, 이후 불량 측정시 상기 신호용 배선과 상기 제1 더미 메탈이 서로 연결되도록 하는 것을 특징으로 하는 복합 반도체 장치.
  5. 제 2항에 있어서,
    상기 여러 신호용 배선 사이의 공간에 공통으로 사용되는 인터날 프로빙 패드용 제1 더미 메탈을 임의의 신호용 배선에 연결시키고, 이후 불량 측정시 상기 연결 부위를 커팅하고 원하는 신호용 배선과 상기 제1 더미 메탈이 서로 연결되도록 하는 것을 특징으로 하는 복합 반도체 장치.
KR1020020041807A 2002-07-16 2002-07-16 복합 반도체 장치 KR100906498B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020041807A KR100906498B1 (ko) 2002-07-16 2002-07-16 복합 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020041807A KR100906498B1 (ko) 2002-07-16 2002-07-16 복합 반도체 장치

Publications (2)

Publication Number Publication Date
KR20040007149A KR20040007149A (ko) 2004-01-24
KR100906498B1 true KR100906498B1 (ko) 2009-07-08

Family

ID=37316969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020041807A KR100906498B1 (ko) 2002-07-16 2002-07-16 복합 반도체 장치

Country Status (1)

Country Link
KR (1) KR100906498B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8056025B1 (en) * 2008-02-21 2011-11-08 Altera Corporation Integration of open space/dummy metal at CAD for physical debug of new silicon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018725A (ko) * 1997-08-28 1999-03-15 윤종용 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JP2000294730A (ja) * 1999-04-09 2000-10-20 Mitsubishi Electric Corp システムｌｓｉチップ及びその製造方法
JP2001044285A (ja) * 1999-07-29 2001-02-16 Nec Corp 半導体集積回路のテスト素子パターンのレイアウト方法
KR20020092783A (ko) * 2001-06-05 2002-12-12 후지쯔 가부시끼가이샤 더미 패턴 발생 공정과 ｌｃｒ 추출 공정을 포함하는ｌｓｉ 설계 방법 및 그것을 실행하는 컴퓨터 프로그램

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018725A (ko) * 1997-08-28 1999-03-15 윤종용 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JP2000294730A (ja) * 1999-04-09 2000-10-20 Mitsubishi Electric Corp システムｌｓｉチップ及びその製造方法
JP2001044285A (ja) * 1999-07-29 2001-02-16 Nec Corp 半導体集積回路のテスト素子パターンのレイアウト方法
KR20020092783A (ko) * 2001-06-05 2002-12-12 후지쯔 가부시끼가이샤 더미 패턴 발생 공정과 ｌｃｒ 추출 공정을 포함하는ｌｓｉ 설계 방법 및 그것을 실행하는 컴퓨터 프로그램

Also Published As

Publication number Publication date
KR20040007149A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
KR100809340B1 (ko) 반도체 집적 회로 장치의 불량 분석 방법 및 시스템
KR100356637B1 (ko) 시스템 ｌｓｉ 칩 및 그 제조 방법
US9291669B2 (en) Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device
JP2011139040A (ja) 半導体装置、そのプローブテスト方法及びその製造方法
EP1284499B1 (en) Semiconductor wafer for in-process testing an integrated circuit and corresponding manufacturing method
US5952838A (en) Reconfigurable array of test structures and method for testing an array of test structures
US8056025B1 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
US6136618A (en) Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof
US8673657B2 (en) Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
US8487641B2 (en) Pad structure and test method
KR100906498B1 (ko) 복합 반도체 장치
US6977512B2 (en) Method and apparatus for characterizing shared contacts in high-density SRAM cell design
JP4041663B2 (ja) 半導体装置及びその検査装置
JP2006344635A (ja) 評価用半導体装置
US20030080335A1 (en) Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device
KR100531956B1 (ko) 메모리에서 각 층별 특성을 파악할 수 있는 다층 패드
JP3466289B2 (ja) 半導体装置
US20080122446A1 (en) Test pattern
JP3139433B2 (ja) 半導体装置及びその製造方法
KR20060044085A (ko) 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법
JPH02284439A (ja) 半導体装置およびその検査方法
JP2021052107A (ja) 半導体集積回路のパターンレイアウト方法、半導体チップの製造方法、半導体チップの評価方法および半導体チップ
KR20030056013A (ko) 반도체 소자의 인터라인 프로빙 방법
JP2005056993A (ja) 半導体装置及び半導体装置の試験方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 11