KR19990018725A

KR19990018725A - 반도체 웨이퍼 및 그의 전기적 특성 검사 방법

Info

Publication number: KR19990018725A
Application number: KR1019970041948A
Authority: KR
Inventors: 서경민; 오선주; 강제봉
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-08-28
Filing date: 1997-08-28
Publication date: 1999-03-15

Abstract

본 발명은 반도체 웨이퍼 및 그의 전기적 특성 검사 방법에 관한 것으로, 탐침 카드를 이용한 전기적 특성 검사 공정에서 반도체 칩의 칩 패드가 손상되는 것을 억제하기 위하여, 웨이퍼 상에 반도체 칩을 제조하는 FAB 공정에서 외부 접속 단자와 전기적으로 연결되는 칩 패드와, 그 칩 패드와 연결된 더미 패드를 갖는 반도체 칩이 형성된 웨이퍼를 제조한다. 특히, 본 발명에서는 반도체 칩의 더미 패드를 탐침하여 전기적 특성 검사 공정이 이루어지는 것을 특징으로 한다. 즉, 전기적 특성 검사 공정을 진행하기 위하여 칩 패드와 전기적으로 연결된 더미 패드를 형성한 것이며, 더미 패드를 탐침하기 때문에 외부 접속 단자와의 전기적으로 연결되는 칩 패드는 손상되지 않는다.

Description

반도체 웨이퍼 및 그의 전기적 특성 검사 방법

본 발명은 웨이퍼 및 그의 전기적 특성 검사 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 상의 반도체 칩의 전기적 특성 검사시 반도체 칩의 칩 패드의 손상에 따른 손상된 칩 패드와 본딩 와이어 사이의 본딩성이 떨어지는 문제점을 해결하기 위한 더미 패드를 갖는 반도체 칩 및 그의 전기적 특성 검사 방법에 관한 것이다.

반도체 제조 공정에 있어서, FAB(Fabrication) 공정에 의해 웨이퍼(Wafer) 상에 복수개의 반도체 칩이 형성되며, 복수개의 반도체 칩은 전기적 특성 검사(Electrical Die Sorting;; EDS)를 통하여 양, 불량을 선별하게 된다. 이와 같은 전기적 특성 검사를 하는 목적은 1) 전술된 바와 같이 웨이퍼 상의 각각의 반도체 칩의 양, 불량품을 선별하기 위해서이며, 2) 불량 반도체 칩 중에서 수리 가능한 반도체 칩의 수리를 위해서이며, 3) FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 4) 불량 칩의 조기 제거로 조립(Assembly) 및 검사(Package Test)에서의 원가 절감을 위해서이다.

전형적인 탐침 카드(Probe Card)를 이용한 전기적 특성 검사 방법을 도 1 및 도 2에 도시하였다. 도 1 및 도 2를 참조하면, 웨이퍼(20) 상에 복수개의 반도체 칩(10)이 형성되어 있으며, 각각의 반도체 칩(10)은 활성면에 복수개의 칩 패드(12; Chip Pad)가 형성되어 있으며, 각각의 반도체 칩(10)은 스크라이브 라인(15; Scribe line)에 의해 구분되어진다. 그리고, 웨이퍼 상의 칩 패드를 제외한 전 영역에 보호층(16; Passivation)이 형성된다. 이와 같이 웨이퍼(20) 상에 복수개의 반도체 칩(10)을 형성한 상태에서 탐침(30) 카드를 이용하여 반도체 칩(10)의 전기적 특성 검사를 실시하게 된다. 즉, 탐침 카드의 탐침(30)을 반도체 칩의 칩 패드(12)에 접촉시킨 상태에서 테스트 신호를 입력하여 그에 따른 출력 신호를 체크함으로써 반도체 칩(10)의 양, 불량 여부를 결정하게 된다. 여기서, 탐침 카드는 아주 가는 탐침(30)을 PCB(Printed Circuit Board; 도시안됨)에 고정시켜 놓은 것으로 테스트 신호가 탐침(30)까지 전달되고, 그 탐침(30)이 웨이퍼(20) 상의 칩 패드(12)에 접촉되어 반도체 칩(10) 내부의 회로에 전기 신호가 전달되도록 하는 역할을 수행한다.

한편, 통상적으로 반도체 칩(10)은 외부 전자 장치와의 매개체로서 외부 접속 단자인 복수개의 리드가 형성된 리드 프레임이 사용되며, 반도체 칩의 칩 패드와 리드 프레임의 리드의 전기적 연결 수단으로 본딩 와이어를 주로 사용하게 된다. 또는 반도체 칩의 칩 패드(12)에 외부 접속 단자로서 직접 금속 범프를 형성할 수도 있다. 그러나, 전기적 특성 검사 공정은 반도체 칩의 칩 패드(12)가 탐침 카드의 탐침(30)에 접촉된 상태에서 검사가 진행되며, 접촉 저항과 임피던스(Impedance)를 고려하여 칩 패드(12)와 실질적으로 접촉되는 탐침(30)의 끝부분이 칩 패드(12)의 상부면을 소정의 압력을 가지고 찍어서 접촉하게 된다. 도 2의 도면부호 14는 탐침(30)에 찍힌 자국을 도시하고 있다.

그리고, 다기능을 하는 반도체 칩의 증가로 인하여 전기적 특성 검사에서 여러번의 탐침(Multi Probing)이 이루어진다. 즉, 일반적인 반도체 칩은 최고 3회까지로 탐침하는 것을 제한하고 있으나, 일부 다기능을 하고 있는 반도체 칩에서는 4회 이상의 탐침함으로써 칩 패드의 손상과 같은 문제가 발생된다.

따라서, 반도체 칩의 칩 패드는 여러번의 탐침에 의한 충격에 의해 칩 패드가 손상되거나 크랙(Creak)을 유발하게 된다. 이와 같은 불량은 와이어 본딩 공정에서 칩 패드와 본딩 와이어 사이의 접착력이 떨어지거나, 범프를 형성하는 과정에서 칩 패드와 범프 사이의 접착력이 떨어지는 문제점을 발생시키게 된다.

따라서, 본 발명은 탐침 카드를 이용한 전기적 특성 검사에서 웨이퍼 상의 반도체 칩의 칩 패드가 손상되는 억제할 수 있는 더미 패드(Dummy Pad)를 갖는 반도체 칩이 형성된 웨이퍼 및 그의 전기적 특성 검사 방법을 제공하는 데 있다.

도 1은 종래 기술에 따른 탐침 카드를 이용한 전기적 특성 검사 상태를 나타내는 평면도,

도 2는 도 1의 반도체 칩의 칩 패드에 탐침이 접속된 상태를 나타내는 부분 단면도,

도 3은 본 발명에 따른 더미 패드를 갖는 반도체 칩이 형성된 웨이퍼를 나타내는 평면도,

도 4는 도 3의 더미 패드에 탐침 카드의 탐침이 접속되어 전기적 특성 검사가 이루어지는 상태를 나타내는 부분 단면도,

도 5는 도 4의 반도체 칩의 더미 패드에 탐침이 접속된 상태를 나타내는 부분 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

10, 110 : 반도체 칩 12, 112 : 본딩 패드

15, 115 : 스크라이브 라인 16, 116 : 보호층

20, 120 : 웨이퍼 30, 130 : 탐침

113 : 더미 패드

상기 목적을 달성하기 위하여, 웨이퍼 상에 반도체 칩을 제조하는 FAB 공정에서 외부 접속 단자와 전기적으로 연결되는 칩 패드와, 그 칩 패드와 각기 연결된 더미 패드를 갖는 반도체 칩이 형성된 웨이퍼를 제공한다. 특히, 본 발명에서는 더미 패드를 탐침함으로써 전기적 특성 검사 공정이 이루어지는 것을 특징으로 한다. 즉, 전기적 특성 검사 공정을 진행하기 위하여 칩 패드와 전기적으로 연결된 더미 패드를 형성한 것이며, 더미 패드에 탐침하기 때문에 외부 접속 단자와의 전기적으로 연결되는 칩 패드는 손상되지 않는다.

그리고, 칩 크기의 증가를 최소화할 수 있는 방향으로 더미 패드를 칩 상에 형성하는 것이 바람직하다.

이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.

도 3은 본 발명에 따른 더미 패드를 갖는 반도체 칩이 형성된 웨이퍼를 나타내는 평면도이다. 도 3을 참조하면, FAB 공정에 의해 웨이퍼(120) 상에 복수개의 반도체 칩(110)이 형성되며, 반도체 칩(110)들을 구분하는 스크라이브 라인(115)이 형성된다. 반도체 칩(110)은 외부 접속 단자와 전기적으로 연결되는 복수개의 칩 패드(112)가 소정의 간격을 두고 배열 형성된다. 그리고, 칩 패드(112)의 외측에 칩 패드(112)와 각기 연결된 더미 패드(113)가 칩 패드(112)의 간격과 동일한 간격을 가지고 형성된다. 그리고, 칩 패드(112)와 더미 패드(113) 부분을 제외한 웨이퍼(120) 상에 보호층(도 5의 116)을 형성한다. 여기서, 칩 패드(112) 및 더미 패드(113)는 금속 배선(Metal Line)의 형성 과정에 최종적으로 형성된 외부 접속 단자이다.

한편, 더미 패드(113)는 반도체 칩 크기의 증가를 최소화 할 수 있는 방향으로 반도체 칩(110) 상에 형성하는 것이 바람직하다. 예를 들면, 반도체 칩(110) 설계 상 칩 패드(112)와 연결된 금속 선(Metal Line)을 이용하여 더미 패드(113)를 형성한다.

이와 같은 구조로 제조된 웨이퍼(120)를 탐침 카드를 이용한 전기적 특성 검사 공정을 도 4 및 도 5를 참조하여 설명하면, FAB 공정에 의해 도 3에 도시된 웨이퍼(120)가 제조된 상태에서 탐침 카드의 탐침(130)을 반도체 칩의 더미 패드(113)에 소정의 압력으로 찍어서 접촉시킨 상태에서 테스트 신호를 입력하여 그에 따른 출력 신호를 체크함으로써 반도체 칩(110)의 양, 불량 여부를 결정하게 된다. 즉, 본 발명에서는 칩 패드(112)와 전기적으로 연결된 더미 패드(113)를 FAB 공정에서 형성하여 통상적으로 칩 패드에 탐침을 하는 대신에 더미 패드(113)에 탐침함으로써 칩 패드(112)가 전기적 특성 검사 공정에서 손상되는 것을 막을 수 있다. 물론, 더미 패드(113)가 칩 패드(112)와 각각 전기적으로 연결되어 있기 때문에 더미 패드(113)를 탐침함으로써 반도체 칩(110)의 전기적 특성 검사가 이루어질 수 있다. 그리고, 전기적 특성 검사 후에 불량 반도체 칩으로 선별된 반도체 칩 상에 잉크를 찍어 육안으로 불량 반도체 칩을 식별할 수 있도록 한다.

따라서, 본 발명의 구조를 따르면 반도체 칩의 더미 패드에서 전기적 특성 검사를 위한 탐침이 이루어지기 때문에 반도체 칩의 칩 패드는 손상되지 않으며, 그에 따른 외부 접속 단자와의 전기적 연결을 위한 본딩 와이어, 금속 범프와 같은 전기적 연결 수단과의 양호한 본딩성을 유지할 수 있다.

Claims

일면에 형성된 복수개의 칩 패드와, 상기 칩 패드와 각기 연결된 복수개의 더미 패드를 갖는 복수개의 반도체 칩 및 상기 반도체 칩들을 각각 구분하는 스크라이브 라인을 포함하며, 탐침 카드를 이용한 반도체 칩의 전기적 특성 검사는 상기 더미 패드에 탐침함으로써 전기적 특성 검사가 이루어지는 특징으로 하는 더미 패드를 갖는 반도체 웨이퍼.
제 1항에 있어서, 상기 더미 패드 사이의 간격은 상기 칩 패드 사이의 간격에 비례하는 것을 특징으로 하는 반도체 웨이퍼.
일면에 형성된 복수개의 칩 패드와, 상기 칩 패드와 각기 연결된 복수개의 더미 패드를 갖는 복수개의 반도체 칩 및 상기 반도체 칩들을 각각 구분하는 스크라이브 라인을 포함하는 반도체 웨이퍼가 구비되는 단계, 상기 더미 패드에 각기 대응되는 침이 형성된 탐침 카드를 상기 웨이퍼 상에 정렬하는 단계, 상기 침을 각기 대응되는 상기 더미 패드에 찍어서 접촉시키는 단계;를 포함하며, 상기 침이 상기 더미 패드에 찍어서 접촉된 상태에서 테스트 신호가 인가 및 그에 출력 신호를 체크하여 반도체 칩의 양, 불량을 선별하는 전기적 특성 검사 방법.
제 1항에 있어서, 상기 더미 패드 사이의 간격은 상기 칩 패드 사이의 간격에 비례하는 것을 특징으로 하는 전기적 특성 검사 방법.