JP2001110858A

JP2001110858A - 半導体装置およびその製造方法、ならびにバーンイン装置

Info

Publication number: JP2001110858A
Application number: JP28501699A
Authority: JP
Inventors: Tomoyuki Sasaki; 智之佐々木; Mei Arita; 盟在田; Shinji Hashimoto; 真司橋本; Takeshi Nakano; 武志中野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-10-06
Filing date: 1999-10-06
Publication date: 2001-04-20

Abstract

(57)【要約】【課題】使用可能な最大端子数の制限を緩和させた半
導体装置を提供すること。【解決手段】複数のパッド電極１２が配列された主面
を有する半導体素子１１と、半導体素子１１の主面上に
形成された第１絶縁層１３および第２絶縁層２０と、絶
縁層２０上に二次元的に配列され、複数のパッド電極１
２の少なくとも１つに各々が電気的に接続された複数の
第１取出し電極１５と、隣接する複数の第１取出し電極
１５の間に位置する複数の第２取出し電極１６とを備え
た半導体装置である。複数の取出し電極１６のそれぞれ
は、複数のパッド電極１５の少なくとも１つに各々が電
気的に接続されており、第２取出し電極１６の面積は、
第１取出し電極１５の面積よりも小さい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法、ならびにバーンイン装置に関する。

【０００２】

【従来の技術】近年、半導体集積回路装置（以下、「半
導体装置」と称する。）を搭載した電子機器の小型化及
び低価格化の進展は目ざましく、これに伴って、半導体
装置に対する小型化及び低価格化の要求が強くなってい
る。

【０００３】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態（パッケージされた
状態）で供給され、プリント基板に実装される。ところ
が、電子機器の小型化の要求から、半導体ウェハから切
り出した半導体チップ（ダイチップ）のサイズでパッケ
ージを施した半導体装置（以下、このパッケージ形態ま
たは半導体装置を「ＣＳＰ（チップ・サイズ・パッケー
ジ）」と称する。）をプリント基板に直接実装する方法
が開発され、この方法が主流になってきている。

【０００４】しかしながら、ＣＳＰを一個ずつ個別に取
り扱うことは時間的にもコスト的にも問題が多い。特
に、半導体装置の初期不良を短期に除去するために実行
されるバーンインなどの検査工程では、ＣＳＰを個別に
取り扱うのに特別の治具を用いるため、多くのコストが
かかる。また、検査工程を簡略化してＣＳＰに対してバ
ーンインなどの検査を充分に行わない状態でＣＳＰを電
子機器に実装した場合には、実装された電子機器の検査
工程において多くの不良が検出されることになる。その
結果、不良基板の廃棄やリワークを行う必要が生じ、多
大な損害が発生する。そこで、ＣＳＰを個別で取り扱う
工程を減らすために、ウェハ状態のまま複数のＣＳＰを
製造する技術やウェハ状態で検査を行う技術が提案され
ている。

【０００５】以下、図１３（ａ）および（ｂ）を参照し
ながら、従来の技術を説明する。なお、本明細書におい
ては、ダイシング等によって最終的にウェハから切り出
されるチップを、ウェハから切り出される前の状態にお
いても、「チップ」と呼ぶこととする。また、ウェハ状
態のＣＳＰをウェハレベルＣＳＰと呼び、ウェハ状態で
のバーンインのことをウェハレベルバーンインと呼ぶこ
ととする。

【０００６】ウェハ状態のまま複数のＣＳＰを製造する
技術は、特開平８−１０２４６６号公報に開示されてい
る。図１３（ａ）は、従来のウェハレベルＣＳＰ１００
の断面を模式的に示している。同図では１つのウェハレ
ベルＣＳＰ１００を示しているが、ウェハレベルＣＳＰ
１００は、一枚の半導体ウェハにおいて複数形成されて
いる。

【０００７】ウェハレベルＣＳＰ１００は、半導体ウェ
ハ１０１と、半導体ウェハ１０１上に形成された第１絶
縁層１０３および第２絶縁層１０４と、第１絶縁層１０
３と第２絶縁層１０４との間に位置する金属配線１０５
とを有している。半導体ウェハ１０１の主面には、チッ
プ単位ごとに複数のパッド電極１０２が配列されてお
り、パッド電極１０２は内部回路（不図示）に電気的に
接続されている。パッド電極１０２は、配線１０５に電
気的に接続されており、配線１０５の一部は、第２絶縁
層１０４に設けられた開口部１０６内で露出している。
開口部１０６内で露出している配線１０５の一部は、配
線基板（プリント基板など）に電気的に接続可能な取出
し電極として機能する。ウェハレベルＣＳＰ１００にお
いては、従来のパッケージ形態で使用されていたリード
フレームの代わりに配線１０５を用いてパッド電極１０
２と取出し電極との間を電気的に接続するとともに、樹
脂封止を行うことの代わりに絶縁層を形成することによ
って、ウェハ状態で複数のＣＳＰが製造される。

【０００８】ウェハ状態で検査を行うために、フレキシ
ブル基板上にバンプが設けられた薄膜型のプローブカー
ドからなるコンタクタが提案されている（日東技報 Vo
l.28,No.2（Oct. 1990 PP.57-62）参照）。図１３
（ｂ）は、カード型のコンタクタ１１０を用いてウェハ
状態で検査を行う状態を模式的に示している。

【０００９】コンタクタ１１０は、ポリイミド基板１１
１と、ポリイミド基板１１１上に形成された配線１１２
およびスルホール配線１１４と、スルホール配線１１４
に電気的に接続されたバンプ１１３とを備えている。バ
ンプ１１３は、プローブ端子として機能し、半導体ウェ
ハ１０１に設けられた検査用電極として機能するパッド
１１６に電気的に接続される。コンタクタ１１０のバン
プ１１３を半導体ウェハ１０１のパッド１１６に押し付
けた後、配線１１２を介して電源電圧または信号電圧を
バンプ１１３に印加すると、バーンインなどの検査を行
うことができる。バーンインなどの検査を行うことによ
って、チップ状態で品質保証がされたＫＧＤ（Ｋｎｏｗ
ｎＧｏｏｄＤｉｅ）が得られる。

【００１０】

【発明が解決しようとする課題】ＫＧＤやウェハレベル
ＣＳＰの絶対サイズは、ダイチップサイズによって決定
されてしまう。このため、これらの半導体装置を機能さ
せるために必要な端子（取出し電極）は、ダイチップサ
イズによって決定されたサイズ内にて配置されていなけ
ればならない。一方、半導体装置に使用可能な最小端子
ピッチは、コスト的制約および製造技術的な制約により
決定される配線基板の最小端子ピッチによって規定され
る。従って、ダイチップサイズと配線基板の最小端子ピ
ッチとによって、使用できる最大総端子数は決定される
ことになる。例えば、標準的な８ｍｍ×８ｍｍのダイサ
イズを有する半導体装置において、端子ピッチを０．８
ｍｍとし、周辺余裕を１ｍｍとした場合、使用できる最
大総端子数は４９パットとなる。このパット数は一般に
実際に必要とされるパット数よりも遙かに少ない。この
ように、従来のＫＧＤやウェハレベルＣＳＰでは使用で
きる最大端子数は極めて制限されている。

【００１１】また、ウエハレベルバーンインを実行する
場合には次の問題がある。ウエハレベルバーンインを行
うためには、図１３（ｂ）に示すコンタクタ１１０のバ
ンプ１１３と半導体ウェハ１０１のパッド１１６との間
に安定なコンタクトを形成する必要がある。このため、
コンタクタ１１０のバンプ１１３を半導体ウェハ１０１
に対して強く押圧しなければならない。しかしながら、
単位面積当たりの圧力に制約があるため、単位面積当た
りのパッド数が増加すると、バンプ１１３とパッド１１
６と間に印加される１ピン当たりの圧力は逆比例的に低
下することになる。例えば、界面が不安定なアルミパッ
ド１１６に対して大気圧を用いて押圧する方法の場合、
１平方ｍｍ当たり０．７パッド程度しか安定なコンタク
トを得ることができない。従って、この場合、ダイチッ
プサイズが標準的な８ｍｍ×８ｍｍの寸法であるときに
は、ウェハレベルバーンインを実行することができるパ
ット数は１チップ当たり４５パッド程度に制限される。
その結果、ウェハレベルバーンインを実行可能にするた
めに、最大端子数が制限されたウェハレベルＣＳＰしか
製造することができなかった。

【００１２】本発明は斯かる諸点に鑑みてなされたもの
であり、その主な目的は、使用可能な最大端子数の制限
を緩和させた半導体装置を提供することにある。

【００１３】

【課題を解決するための手段】本発明による半導体装置
は、複数のパッド電極が配列された主面を有する半導体
素子と、前記半導体素子の前記主面上に形成された絶縁
層と、前記絶縁層上に二次元的に配列され、前記複数の
パッド電極の少なくとも１つに各々が電気的に接続され
た複数の第１取出し電極と、隣接する前記複数の第１取
出し電極の間に位置し、前記複数のパッド電極の少なく
とも１つに各々が電気的に接続された複数の第２取出し
電極とを備え、前記第２取出し電極の面積は、前記第１
取出し電極の面積より小さい。

【００１４】本発明による他の半導体装置は、複数のパ
ッド電極が配列された主面を有する半導体素子と、前記
半導体素子の前記主面上に形成された絶縁層と、前記絶
縁層上に二次元的に配列され、前記複数のパッド電極の
少なくとも１つに各々が電気的に接続された複数の第１
取出し電極と、前記複数の第１取出し電極の内の前記主
面の最外周にある第１取出し電極より外周に位置するよ
うに前記絶縁層上に形成され、前記複数のパッド電極の
少なくとも１つに各々が電気的に接続された複数の第２
取出し電極とを備え、前記第２取出し電極の面積は、前
記第１取出し電極の面積より小さい。前記複数のパッド
電極が前記主面の外周領域に配列されいる場合、前記複
数の第２取出し電極は、前記主面の前記外周領域上に配
列されていることが好ましい。

【００１５】前記第２取出し電極の面積は、前記第１取
出し電極の面積の半分以下であることが好ましい。

【００１６】前記複数の第２取出し電極の少なくとも一
部は絶縁層で被覆されていてもよい。

【００１７】本発明による半導体装置の製造方法は、複
数のパッド電極を有する複数の半導体素子が二次元的に
配列された半導体ウェハを用意する工程と、前記複数の
半導体素子の前記複数のパッド電極を露出している絶縁
層を前記半導体ウェハ上に形成する工程と、露出されて
いる前記複数のパッド電極の少なくとも一つに各々が電
気的に接続される複数の取出し電極を前記絶縁層上に形
成する工程と、前記複数の半導体素子の内の或る半導体
素子の複数のパッド電極に電気的に接続された前記複数
の取出し電極の少なくとも一つと、前記或る半導体素子
に隣接する半導体素子の複数のパッド電極に電気的に接
続された前記複数の取出し電極の少なくとも一つとを電
気的に接続する配線を形成する工程と、前記配線が形成
された前記半導体ウェハに対してウェハ状態での測定検
査を行う工程と、前記半導体ウェハから前記複数の半導
体素子のそれぞれを分離する工程とを包含する。

【００１８】本発明によるバーンイン装置は、複数のパ
ッド電極を有する複数の半導体素子が二次元的に配列さ
れた半導体ウェハに対してウェハ状態でのバーンインを
行うバーンイン装置であり、バーンインされる前記半導
体ウェハにおける前記複数の半導体素子の前記複数のパ
ッド電極の少なくとも一つに各々が電気的に接続された
複数の取出し電極に対して、電気的に接続可能な複数の
プローブ端子を有するコンタクタを備え、前記複数のプ
ローブ端子の総数は、前記複数の取出し電極の総数の半
分以下である。

【００１９】前記複数のプローブ端子は、バーンインさ
れる半導体ウェハにおける複数の半導体素子の列に対し
て一列飛ばし毎又は二列以上飛ばし毎にて列状に配列さ
れていることが好ましい。

【００２０】前記プローブ端子は、バーンインされる半
導体ウェハにおける複数の半導体素子に対して千鳥格子
状に配列されていてもよい。

【００２１】前記コンタクタは、楕円状の外形を有する
ことが好ましい。

【００２２】本発明による他のバーンイン装置は、第１
機能を有する複数の半導体素子から構成される列と、前
記第１機能と異なる第２機能を有する複数の半導体素子
から構成される列とを含む半導体ウェハに対して、ウェ
ハ状態でのバーンインを行うバーンイン装置であって、
前記第１機能を有する複数の半導体素子の前記列に対し
て電気的に接続可能な複数のプローブ端子が列状に配列
された第１コンタクタと、前記第２機能を有する複数の
半導体素子の前記列に対して電気的に接続可能な複数の
プローブ端子が列状に配列された第２コンタクタとを備
える。

【００２３】本発明のよるバーンイン装置は、第１機能
を有する複数の半導体素子が千鳥格子状に配列され、且
つ前記第１機能と異なる第２機能を有する複数の半導体
素子が千鳥格子状に配列された半導体ウェハに対して、
ウェハ状態でのバーンインを行うバーンイン装置であっ
て、前記第１機能を有する複数の半導体素子に対して電
気的に接続可能な複数のプローブ端子が千鳥格子状に配
列された第１コンタクタと、前記第２機能を有する複数
の半導体素子に対して電気的に接続可能な複数のプロー
ブ端子が千鳥格子状に配列された第２コンタクタとを備
える。

【００２４】前記第１および第２コンタクタは、楕円状
の外形を有していてもよい。

【００２５】本発明による別のバーンイン装置は、複数
のパッド電極を有する複数の半導体素子が二次元的に配
列された半導体ウェハであって、前記複数のパッド電極
の少なくとも一つに各々が電気的に接続された複数の取
出し電極を前記複数の半導体素子の各々は有しており、
且つ前記複数の取出し電極は第１機能を有する複数の第
１取出し電極と、前記第１機能と異なる第２機能を有す
る第２取出し電極とを含む半導体ウェハに対して、ウェ
ハ状態でのバーンインを行うバーンイン装置であり、バ
ーンインされる半導体ウェハにおける前記複数の半導体
素子の前記複数のパッド電極に電気的に接続された前記
複数の取出し電極に接続可能な複数のプローブ端子と、
前記複数のプローブ端子に電気的に接続された配線とを
有するコンタクタを備え、前記コンタクタの前記配線
は、前記複数の第１取出し電極に電気的に接続可能な複
数のプローブ端子の各々に電気的に接続された共通配線
を含む。ある実施形態では、前記複数の第１取出し電極
は、データ入力端子またはデータ入出力端子として機能
する。

【００２６】本発明による更に別のバーンイン装置は、
複数のパッド電極を有する複数の半導体素子が二次元的
に配列された半導体ウェハであって、前記複数のパッド
電極の少なくとも一つに各々が電気的に接続された複数
の取出し電極を前記複数の半導体素子の各々は有してお
り、且つ前記複数の取出し電極は第１機能を有する第１
取出し電極と、前記第１機能と異なる第２機能を有する
第２取出し電極とを含む半導体ウェハに対して、ウェハ
状態でのバーンインを行うバーンイン装置であり、バー
ンインされる半導体ウェハにおける前記複数の半導体素
子の前記複数のパッド電極に電気的に接続された前記複
数の取出し電極に接続可能な複数のプローブ端子と、前
記複数のプローブ端子に電気的に接続された配線とを有
するコンタクタを備え、前記コンタクタの前記配線は、
第１取出し電極に電気的に接続可能な第１プローブ端子
と、第２取出し電極に電気的に接続可能な第２プローブ
端子とに電気的に接続された共通配線を含み、前記共通
配線は、共通電源配線または共通接地配線として機能す
る。

【００２７】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。以下の図面においては、簡単さ
のために、実質的に同一の機能を有する構成要素を同一
の参照符号で示す。（実施形態１）図１から図４を参照しながら、本発明に
よる実施形態１を説明する。本実施形態による半導体装
置の説明を容易にするために、まず、第１取出し電極１
５が形成された半導体装置１０ａの説明をする。図１
（ａ）は、半導体装置１０ａの上面を模式的に示し、図
１（ｂ）は、図１（ａ）における１ｂ−１ｂ’線に沿っ
た断面を模式的に示している。図１（ｃ）は、図１
（ｂ）における１ｃ−１ｃ’線に沿った断面図であり、
半導体チップの主面に形成されたパッド電極のレイアウ
ト１０ｂを示している。

【００２８】半導体装置１０ａは、半導体チップ（半導
体素子）１１と、複数のパッド電極１２が形成された半
導体チップ１１の主面の上に形成された第１絶縁層１３
と、第１絶縁層１３上に形成され、パッド電極（電極部
パッド）１２に電気的に接続された配線１４と、配線１
４の一部に電気的に接続された第１取出し電極１５を備
えている。第１取出し電極１５は、配線１４を覆うよう
に第１絶縁層１３上に形成された第２絶縁層２０の上に
形成されており、配線基板（プリント基板など）に電気
的に接続可能な外部端子として機能する。第１絶縁層１
３は、パッド電極１２を露出するコンタクトホールを有
しており、第２絶縁層２０は、配線１４と第１取出し電
極１５とを電気的に接続するためのコンタクトホールを
有している。

【００２９】半導体チップ１１のパッド電極１２は、半
導体チップ１１内の内部回路（不図示）に電気的に接続
されている。パッド電極１２は、例えば、１００μｍ程
度の端子ピッチにて、半導体チップ１１の主面の外周領
域に配列されている。なお、パッド電極１２は半導体チ
ップ１１における主面の外周領域に設けられている必要
はない。

【００３０】第１取出し電極１５は、パッド電極１２の
少なくとも１つに配線１４を介して電気的に接続されて
いる。例えば、パッド電極１２ａと取出し電極１５Ａと
が電気的に接続され、パッド電極１２ｂと取出し電極１
５Ｂとが電気的に接続されている。同様に、パッド電極
１２ｃ〜１２ｚのそれぞれと取出し電極１５Ｃ〜Ｚのそ
れぞれとが電気的に接続されている。なお、配線１４の
接続を変更することによって、パッド電極１２と取出し
電極１５との電気的接続は任意に変更することができ
る。

【００３１】第１取出し電極１５は、第２絶縁層２０上
に二次元的に配列されている。第１取出し電極１５の総
端子数は、半導体チップ１１のダイチップサイズや第１
取出し電極１５の端子ピッチによって決定された個数と
なる。図１（ａ）には、総端子数４８個（６個×８個）
の第１取出し電極１５が例示されている。

【００３２】第１取出し電極１５の形状は例えば円形
（直径：４００μｍ程度）であり、第１取出し電極１５
の端子ピッチは、例えば８００μｍ程度である。隣接す
る第１取出し電極１５同士の間（例えば第１取出し電極
１５Ａと１５Ｂとの間）には、例えば４００μｍ程度の
隙間（端子間隔）が設けられている。また、最外周にあ
る第１取出し電極（例えば、取出し電極１５Ａ〜Ｆ）と
第２絶縁層２０の外縁との間には、周辺余裕として１ｍ
ｍ程度の隙間が設けられている。なお、これらの条件
は、半導体装置を実装する配線基板の制約および製造技
術上の制約によって設定されるものであるため、上記形
状および数値に限定されるものではない。特に、第１取
出し電極１５の端子間隔は、微細化技術の進展によって
４００μｍ程度よりも小さくなり得るため、第１取出し
電極１５の端子間隔は４００μｍ程度に限定されない。

【００３３】次に、図１（ｄ）および（ｅ）を参照しな
がら、本実施形態による半導体装置１０の説明をする。
図１（ｄ）は、半導体装置１０の上面を模式的に示し、
図１（ｅ）は、図１（ｄ）における１ｅ−１ｅ’線に沿
った断面を模式的に示している。

【００３４】半導体装置１０は、第１取出し電極１５に
加えて、第２取出し電極１６および第３取出し電極１７
を有している点において図１（ａ）および（ｂ）に示し
た半導体装置１０ａと異なる。第２取出し電極１６は、
隣接する第１取出し電極１５の間に位置するように形成
されいる。一方、第３取出し電極１７は、最外周にある
第１取出し電極１５よりも外周に位置するように形成さ
れている。

【００３５】隣接する第１取出し電極１５の間に位置す
る第２取出し電極１６の面積は、第１取出し電極１５の
面積よりも小さい。その理由は、配線基板の制約などに
よって決定された所定の端子間隔を有する第１取出し電
極１５同士の間に、第２取出し電極１６を形成するため
である。第１取出し電極が形成できないような狭い領域
に第２取出し電極を形成するために、第２取出し電極１
６の面積は、第１取出し電極１５の面積の半分以下であ
ることが好ましい。

【００３６】第２取出し電極の形状は、例えば円形であ
り、第１取出し電極１５同士の隙間が４００μｍ程度で
あるとき、第２取出し電極の直径は例えば５０〜２００
μｍ程度である。第２取出し電極の端子数は、半導体素
子１１のパッド電極１２の端子数などに応じて適宜設定
すればよい。

【００３７】第２取出し電極１６の各々は、半導体チッ
プ１１の主面上にあるパッド電極１２の少なくとも１つ
に電気的に接続されている。第２取出し電極１６は、第
１取出し電極１５に電気的に接続されたパッド電極１２
ａ〜１２ｚを除くパッド電極１２のいずれかに電気的に
接続されていても良いし、パッド電極１２ａ〜１２ｚの
いずれかに電気的に接続されていても良い。

【００３８】最外周にある第１取出し電極１５よりも外
周に位置する第３取出し電極１７の面積は、第１取出し
電極１５の面積よりも小さい。その理由は、最外周にあ
る第１取出し電極と第２絶縁層２０の外縁との間の周辺
余裕に第３取出し電極１６を形成するためである。第１
取出し電極が形成できないような狭い領域に第３取出し
電極を形成するために、第３取出し電極１６の面積は、
第１取出し電極１５の面積の半分以下であることが好ま
しい。

【００３９】第３取出し電極の形状は例えば正方形であ
り、最外周にある第１取出し電極と第２絶縁層２０の外
縁との間の周辺余裕が１ｍｍ程度であるとき、第３取出
し電極の一辺の長さは例えば５０〜２００μｍ程度であ
る。第３取出し電極の端子数は、半導体素子１１のパッ
ド電極１２の端子数などに応じて適宜設定すればよい。

【００４０】第３取出し電極１７の各々は、半導体チッ
プ１１の主面上にあるパッド電極１２の少なくとも１つ
に電気的に接続されている。第３取出し電極１６は、第
１取出し電極１５と電気的に接続されたパッド電極１２
ａ〜１２ｚを除くパッド電極１２のいずれかに電気的に
接続されていても良いし、パッド電極１２ａ〜１２ｚの
いずれかに電気的に接続されていても良い。

【００４１】本実施形態の半導体装置１０には、第１取
出し電極１５に加えて、第２取出し電極１６および第３
取出し電極１７が形成されているので、第１取出し電極
１５の総端子数よりも多くの端子数を使用することがで
きる。具体的には、図２に示すように、半導体装置１０
の製造工程中に実行される半導体装置の検査・測定を行
うとき、第１取出し電極１５の総端子数よりも多くの端
子数を検査用端子として使用することができる。従っ
て、電気特性の検査・測定を行う検査装置１９に電気的
に接続されたプローブ１８を、第１取出し電極１５だけ
でなく第２取出し電極１６および第３取出し電極１７に
も接触させて、半導体装置１０の検査・測定を行うこと
ができる。図２に示す半導体装置１０がウェハレベルＣ
ＳＰのときには、第１取出し電極１５の総端子数よりも
多くの端子数を使用してウェハ状態での検査・測定を行
うことができる。

【００４２】なお、第２取出し電極１６および第３取出
し電極１７は、検査用端子だけでなく、電気的ストレス
を印加するための端子（例えば、バーンイン端子）とし
ても使用することができる。図２に示す半導体装置１０
がウェハレベルＣＳＰのときには、第１取出し電極１５
の総端子数よりも多くの端子数を使用してウェハレベル
バーンインを行うことができる。また、第２取出し電極
１６および第３取出し電極１７は、半導体装置１０の電
気信号用端子、グランド用端子、電源接続用端子として
使用することも可能であり、さらにチップコンデンサの
実装エリアとしても使用することもできる。チップコン
デンサの実装エリアとは、信号配線／電源配線の不要な
変動をおさえるために実装する小型のコンデンサの実装
エリアのことを意味する。

【００４３】図１（ｄ）および（ｅ）に示したように第
２取出し電極１６および第３取出し電極１７の両方を設
けなくとも、第２取出し電極１６または第３取出し電極
１７のいずれか一方だけを設けても本発明の効果を得る
ことができる。また、第２取出し電極１６および第３取
出し電極１７のそれぞれをバンプ電極１２に電気的に接
続するだけでなく、第１取出し電極１５、第２取出し電
極１６および第３取出し電極１７を相互に電気的に接続
してもよい。第１取出し電極１５、第２取出し電極１６
および第３取出し電極１７の形状は、円形、矩形（正方
形）などに限定されず、適宜、所望の電極形状にすれば
よい。さらに、第１取出し電極、第２取出し電極１６お
よび第３取出し電極１７は、ランド型の電極でも、スタ
ッドバンプ型の電極でもよく、また両者を組み合わせた
ものであってもよい。

【００４４】また、図３に示すように、パッド電極１２
が半導体チップ１１の主面の外周領域に配列されている
場合、パッド電極１２が配列された外周領域上に第３取
出し電極１７が形成された構成を有する半導体装置１０
ｃにすることが好適である。さらに好適には、外周領域
に配列された複数のパッド電極１２の一部の位置または
全ての位置の上に第３取出し電極１７が形成された構成
にする。このような構成にすることによって、半導体素
子の製造工程中に用いた試験治具や試験装置を図３に示
す半導体装置にも利用することが可能になる。特に、ウ
ェハレベルＣＳＰを作製する場合、半導体ウェハの検査
工程で用いたプローブ配置をウェハレベルＣＳＰにも利
用できるため、半導体ウェハの検査工程で使用した試験
治具や試験装置を半導体装置にも利用することができ
る。

【００４５】パッド電極１２上に形成された第３取出し
電極１７と、パッド電極１２とを電気的に接続する目的
のために、パッド電極１２を露出する第１絶縁層１２の
コンタクトホール上に第２絶縁層２０のコンタクトホー
ルが形成されることが好ましい。このようにコンタクト
ホールが形成された場合、パッド電極１２と第３取出し
電極１７との間は、例えば、第１絶縁層１２のコンタク
トホールに充填された配線１４ａと、第１絶縁層１２上
に形成された１４ｂと、第２絶縁層２０のコンタクトホ
ールに充填された配線１４ｃとによって電気的に接続す
る。

【００４６】また、半導体装置の検査工程やバーンイン
工程を実行した後は、図４に示すように、配線基板の実
装に使用されない取出し電極を絶縁層２０ａによって被
覆した構成を有する半導体装置１０ｄにすることができ
る。このような構成にすれば、配線基板の実装に使用さ
れない取出し電極（以下、「未実装取出し電極」とい
う。）が電気的に絶縁されるため、未実装取出し電極の
接触リークを防止することができる。具体的には、半導
体装置１０ｄを配線基板に半田実装する場合、未実装取
出し電極と取出し電極との間の好ましくない半田ブリッ
ジ、配線基板の配線（例えば信号線）と未実装取出し電
極との間の好ましくない半田ブリッジ、または導電性異
物による電気的ショートなどの電気的傷害を防止するこ
とができる。なお、全ての未実装取出し電極に絶縁層２
０ａを被覆しなくとも、一部の未実装取出し電極だけに
絶縁層２０ａを被覆しても良い。（実施形態２）図５を参照しながら、本発明による実施
形態２を説明する。図５は、複数のウェハレベルＣＳＰ
が形成された半導体ウェハ３０の上面を模式的に示して
いる。

【００４７】半導体ウェハ３０は、互いに隣接するウェ
ハレベルＣＳＰ２１および２２を有している。図示して
いないが、半導体ウェハ３０には更に他の複数のウェハ
レベルＣＳＰが形成されている。ウェハレベルＣＳＰ２
１および２２のそれぞれは、複数の取出し電極１５０を
絶縁層２００上に有している。

【００４８】複数の取出し電極１５０の内の取出し電極
２３および取出し電極２４は、それぞれウェハレベルＣ
ＳＰ２１の入力端子Ａおよび入力端子Ｂとして機能す
る。一方、複数の取出し電極１５０の内の取出し電極２
５および２６は、それぞれウェハレベルＣＳＰ２２の入
力端子Ａおよび入力端子Ｂとして機能する。入力端子Ａ
として機能する取出し電極２３および２５は、共通の信
号配線２７によって電気的に接続されており、入力端子
Ｂとして機能する取出し電極２４および２６は、共通の
信号配線２８によって電気的に接続されている。

【００４９】なお、本明細書において、入力端子として
機能する取出し電極を「入力端子としての機能を有する
取出し電極」と呼ぶ場合がある。また、例えば入力端子
としての機能を有する取出し電極同士を、同一機能を有
する取出し電極と呼ぶ場合がある。

【００５０】図５に示す半導体ウェハ３０は、次のよう
にして作製される。まず、複数のパッド電極を有する複
数の半導体チップ（半導体素子）が二次元的に配列され
た半導体ウェハを用意した後、半導体チップのパッド電
極を露出する絶縁層２００を半導体ウェハ上に形成す
る。次に、露出されている複数のパッド電極の少なくと
も１つに各々が電気的に接続される複数の取出し電極１
５０を絶縁層２００上に形成することによって、複数の
ウェハレベルＣＳＰが形成された半導体ウェハを得る。
次に、複数のウェハレベルＣＳＰの内のウェハレベルＣ
ＳＰ２１の取出し電極２３と、ウェハレベルＣＳＰ２１
に隣接するウェハレベルＣＳＰ２２の取出し電極２５と
を電気的に接続する信号配線２７を形成する。同様にし
て、ウェハレベルＣＳＰ２２の取出し電極２４と、ウェ
ハレベルＣＳＰ２２の取出し電極２６とを電気的に接続
する信号配線２７を形成する。このようにして、図３に
示す半導体ウェハ３０が得られる。なお、先に信号配線
２７および２８を形成した後に取出し電極１５０を形成
してもよい。

【００５１】次に、信号配線２７および２８が形成され
た半導体ウェハ３０に対してウェハ状態での測定検査を
行う。ウェハレベルＣＳＰ２１および２２の入力端子Ａ
（取出し電極２３および２５）は、共通の信号配線２７
によって電気的に接続されているので、何れか一方のウ
ェハレベルＣＳＰの入力端子Ａに対して、検査装置のコ
ンタクタに設けられたプローブ端子を接触させて信号入
力を行えば、同時に他方のウェハレベルＣＳＰの入力端
子Ａにも信号入力を行うことができる。同様に、何れか
一方のウェハレベルＣＳＰの入力端子Ｂに対して信号入
力を行えば、同時に他方のウェハレベルＣＳＰの入力端
子Ｂに信号入力を行うことができる。従って、入力端子
の総数よりも少ない数のプローブ端子を設けたコンタク
タ用いて、ウェハ状態での測定検査を行うことが可能と
なる。

【００５２】半導体ウェハ３０に対してウェハ状態で測
定検査を行った後、半導体ウェハ３０から複数のウェハ
レベルＣＳＰを分離することによって、半導体装置を得
る。分離するときに信号配線２７および２８は切断され
るため、隣接するウェハレベルＣＳＰ２１および２２の
間の電気的接続は切断されることになる。

【００５３】なお、本実施形態では、入力端子Ａおよび
Ｂについて説明したが、他の入力端子に対しても共通の
信号配線を設けることができる。接触リークを防止する
ために、信号配線２７および２８は絶縁層によって被覆
されていてもよい。

【００５４】本実施形態では、隣接するウェハレベルＣ
ＳＰ間に共通配線を形成し、且つ隣接するウェハレベル
ＣＳＰのそれぞれに含まれる同一機能を有する取出し電
極（例えば、取出し電極２３と２５、または取出し電極
２４と２６）と共通配線とを電気的に接続する。このた
め、ウェハレベルＣＳＰを形成した半導体ウェハに対し
てウェハ状態での測定検査を行うとき、検査測定に用い
られるコンタクタに形成されているプローブ端子の個数
を従来の構成よりも削減することができる。（実施形態
３）図６（ａ）および（ｂ）を参照しながら、本発明に
よる実施形態３を説明する。図６（ａ）は、バーンイン
される半導体ウェハ３２の上面を模式的に示している。
図６（ｂ）は、ウェハレベルバーンインを行うバーンイ
ン装置（以下、「ＷＬＢＩ装置」と呼ぶ。）のコンタク
タ３１を模式的に示している。

【００５５】バーンインされる半導体ウェハ３２には、
複数のウェハレベルＣＳＰが形成されている。ウェハレ
ベルＣＳＰのそれぞれは、複数の取出し電極（不図示）
を備えており、取出し電極は、ウェハレベルＣＳＰ内の
半導体チップのパッド電極に電気的に接続されている。
なお、以下においてウェハレベルＣＳＰを単に「チッ
プ」と呼ぶこととする。

【００５６】ＷＬＢＩ装置のコンタクタ３１は、チップ
１個分に対応するチップコンタクタ３３を複数備えてい
る。複数のチップコンタクタ３３のそれぞれは、チップ
の取出し電極に電気的に接続可能な複数のプローブ端子
１３３を有している。チップコンタクタ３３は、バーン
インされる半導体ウェハ３２におけるチップの列に対し
て一列飛ばし毎にて列状に配列されている。従って、コ
ンタクタ３１に含まれるプローブ端子１３３の総数は、
取出し電極の総数の半分以下にされている。

【００５７】ＷＬＢＩ装置のコンタクタ３１を用いるウ
ェハレベルバーンインは、次のように実行される。ま
ず、１回目に測定可能な半導体ウェハ３２のポジション
３４にコンタクタ３１上のチップコンタクタ３３を移動
させた後、ポジション３４に位置するチップの複数の取
出し電極のそれぞれに、チップコンタクタ３３の複数の
プローブ端子１３３のそれぞれを電気的に接触させ、１
回目のバーンインを行う。次に、２回目に測定可能なポ
ジション３５にチップコンタクタ３３を移動させた後、
ポジション３５に位置するチップの複数の取出し電極の
それぞれに、チップコンタクタ３３の複数のプローブ端
子１３３のそれぞれを電気的に接触させて２回目のバー
ンインを行う。このようにして２回のバーンインを行う
ことによって、半導体ウェハ３２の全面をバーンインす
る。

【００５８】本実施形態では、コンタクタ３１に含まれ
るプローブ端子１３３の総数が取出し電極の総数の半分
以下であるため、１ピン当たりの圧力を従来よりも増大
させることができる。このため、取出し電極の数が多い
チップに対してウェハレベルバーンインをする場合であ
っても、バーンインされる半導体ウェハの取出し電極と
プローブ端子との間に安定したコンタクトを形成するこ
とができる。

【００５９】なお、コンタクタ３１では、１列飛ばし毎
にてチップコンタクタ３３を列状に配列したが、２列飛
ばし以上毎にてチップコンタクタ３３を列状に配列して
もよい。コンタクタ３１に含まれるプローブ端子１３３
の総数をさらに減らすことによって、取出し電極の数が
さらに多い場合であっても、取出し電極とプローブ端子
との間に安定したコンタクトを形成することが可能にな
る。２列飛ばし以上毎にてチップコンタクタを列３３状
に配列した場合には、３回以上ポジションを移動させて
バーンインを行えば、半導体ウェハ３２の全面をバーン
インすることができる。

【００６０】次に、バーンインされる半導体ウェハ３２
の左端周辺に対してバーンインを行うのに好適なコンタ
クタについて説明する。

【００６１】図７（ａ）に示すように、バーンインされ
る半導体ウェハ３２の左端周辺においては、列Ａのポジ
ション３９にチップが存在しない領域がある。図７
（ｂ）に示すように、列Ａおよび列Ｃのチップ配列に対
応させたコンタクタ３６を用いてバーンインを行うと、
１回目の列Ａおよび列Ｃに対するバーンインは適切に行
えるけれども、２回目の列Ｂおよび列Ｄに対するバーン
インは、Ｂ列のポジション３７に位置するチップに対し
てバーンインを行うことができない。従って、２回目の
バーンインを適切に行うために、図７（ｃ）に示すよう
に、１回目のバーンインにおいて接触するチップが存在
しないポジションにダミーチップコンタクタ３３ａを設
けたコンタクタ４０が好適に用いられる。

【００６２】なお、半導体ウェハ３２の左端領域の場合
について説明したが、半導体ウェハ３２の右端領域、上
端領域および下端領域においても同様にダミーチップコ
ンタクタ３３ａを設けることが好ましい。

【００６３】上記実施形態では、１列飛ばし毎または２
列飛ばし以上毎にてチップコンタクタ３３を列状に配列
したコンタクタを用いたが、図８に示すように、チップ
コンタクタ３３ｂを千鳥格子状に配列したコンタクタ４
１を用いることもできる。コンタクタ４１を用いた場合
でも、コンタクタ４１に含まれるプローブ端子の総数
を、取出し電極の総数の半分以下にすることができるた
め、取出し電極とプローブ端子との間に安定したコンタ
クトを形成することが可能になる。コンタクタ４１を用
いて半導体ウェハの全面をバーンインを行う場合、１回
目のバーンインを行った後、ポジションを移動させて２
回目のバーンインを行えばよい。

【００６４】また、上記実施形態では、図９（ａ）に示
すようにバーンインされる半導体ウェハの外形に対応さ
せて円形の外形を有するコンタクタ４２を用いた。しか
し、図９（ｂ）に示すように、複数回行われるコンタク
タと半導体ウェハとの位置合わせを行う場合、楕円形の
外形を有するコンタクタ４３を用いてもよい。コンタク
タの合わせ位置をずらして使用する場合、楕円形の外形
を有するコンタクタ４３は、コンタクタからウェハがは
み出さない最小面積の形状のコンタクタとなる。このた
め、楕円形の外形を有するコンタクタ４３を採用すれ
ば、コンタクタの外形形状の簡素化を図ることができ
る。（実施形態４）図１０（ａ）から（ｃ）を参照しな
がら、本発明による実施形態４を説明する。図１０
（ａ）は、ウェハ状態で検査される半導体ウェハ４６の
上面を模式的に示している。図１０（ｂ）および（ｃ）
は、コンタクタ４４および４５をそれぞれ模式的に示し
ている。コンタクタ４４および４５は、ＷＬＢＩ装置に
電気的に接続されており、コンタクタ４４および４５を
用いてウェハレベルバーンインを行うことができる。

【００６５】半導体ウェハ４６は、第１機能を有する複
数のチップから構成される列４７と、第１機能と異なる
第２機能を有する複数のチップから構成される列４８と
を含んでおり、列４７と列４８とは交互に配列されてい
る。第１機能を有するチップは、複数の第１取出し電極
（不図示）を有しており、第２機能を有するチップは、
複数の第２取出し電極（不図示）を有している。第１機
能を有するチップとしては、例えばダイナミックラムが
挙げられ、第２機能を有するチップとしては、例えばマ
イクロコントローラーが挙げられる。

【００６６】コンタクタ４４は、列４７に対応して列状
に配列されたチップコンタクタ１４４を有し、チップコ
ンタクタ１４４は、第１機能を有するチップの第１取出
し電極に電気的に接続可能な複数のプローブ端子１４４
ａを有している。一方、コンタクタ４５は、列４８に対
応して列状に配列されたチップコンタクタ１４５を有
し、チップコンタクタ１４５は、第２機能を有するチッ
プの第２取出し電極に電気的に接続可能な複数のプロー
ブ端子１４５ａを有している。

【００６７】コンタクタ４４および４５を用いるバーン
イン検査は、次のように実行される。まず、第１機能を
有するチップの列４７上にコンタクタ４４のチップコン
タクタ５０ａを移動させた後、チップコンタクタ１４４
のプローブ端子１４４ａと第１取出し電極とを電気的に
接触させ、次いで半導体ウェハ４６内の全ての第１機能
を有するチップをバーンイン検査する。チップコンタク
タ１４４の列の数を列４７の総数よりも少なくしたコン
タクタ４４を用いることもできる。この場合、複数回ポ
ジションを移動させることによって、半導体ウェハ４６
内の第１機能を有するチップ全てをバーンイン検査すれ
ばよい。

【００６８】次に、第２機能を有するチップの列４８上
にコンタクタ４５のチップコンタクタ１４５を移動させ
た後、チップコンタクタ１４５のプローブ端子１４５ａ
と第２取出し電極とを電気的に接触させ、次いで半導体
ウェハ４６内の全ての第２機能を有するチップをバーン
イン検査する。上記コンタクタ４４と同様の理由で、チ
ップコンタクタ１４５の列の数を列４８の総数よりも少
なくしたコンタクタ４５を用いることもできる。

【００６９】本実施形態では、コンタクタ４４および４
５を用いてバーンインを複数回することによってウェハ
全面をバーンインするので、各コンタクタのプローブ端
子の総数を半導体ウェハ４６に形成された取出し電極の
総数よりも減少させることができる。従って、１ピン当
たりの圧力を従来よりも増大させることができるため、
取出し電極の数が多いチップに対してウェハレベルバー
ンインする場合であっても、バーンインされる半導体ウ
ェハの取出し電極とプローブ端子との間に安定したコン
タクトを形成することができる。

【００７０】なお、本実施形態では、第１機能を有する
チップの列４７と第２機能を有するチップの列４８とを
含む半導体ウェハに対して、コンタクタ４４および４５
を用いてウェハレベルバーンインを実行したけれども、
これには限定されない。第１機能を有するチップと第２
機能を有するチップとを千鳥格子状に配列させた半導体
ウェハを用意した後、この半導体ウェハに対して、チッ
プコンタクタ１４４を千鳥格子状に配列させたコンタク
タと、チップコンタクタ１４５を千鳥格子状に配列させ
たコンタクタとを用いて、ウェハレベルバーンインを実
行することも可能である。

【００７１】また、本実施形態では、第１機能を有する
チップおよび第２機能を有するチップを含む場合を例示
したけれども、第３機能または更に他の機能を有するチ
ップを含む場合にも適用可能なことはいうまでもない。
さらに、コンタクタと半導体ウェハとの複数回の位置合
わせをする場合、楕円形の外形を有するコンタクタ４３
を用いて、コンタクタの外形形状の簡素化を図ることが
できる。（実施形態５）図１１を参照しながら、本発明による実
施形態５を説明する。図１１は、チップ１個分の半導体
装置の検査を行うコンタクタ５１を模式的に示してい
る。コンタクタ５１は、ＷＬＢＩ装置に電気的に接続さ
れており、コンタクタ５１を用いてウェハレベルバーン
インを行うことができる。

【００７２】バーンインされる半導体装置は、同一機能
を有する取出し電極を複数個有しており、例えば、デー
タ入力端子（ＤＩ端子）を４個有している。また、検査
される半導体装置は、出力端子（ＤＯ端子）を例えば４
個有している。

【００７３】コンタクタ５１は、半導体装置のＤＩ端子
に電気的に接続されるＤＩプローブ端子５２〜５５と、
半導体装置のＤＯ端子に電気的に接続されるＤＯプロー
ブ端子５７〜６０とを有している。ＤＩプローブ端子５
２〜５５のそれぞれは、半導体装置のＤＩ端子０〜ＤＩ
端子３のそれぞれに電気的に接続され、ＤＯプローブ端
子５７〜６０のそれぞれは、半導体装置のＤＯ端子０〜
ＤＯ端子３のそれぞれに電気的に接続される。

【００７４】コンタクタ５１のＤＩプローブ端子５２〜
５５のそれぞれは、コンタクタ５１に形成された共通配
線５６に電気的に接続されている。一方、コンタクタ５
１のＤＯプローブ端子５７〜６０のそれぞれは、コンタ
クタ５１に形成された配線６１〜６４のそれぞれに電気
的に接続されている。

【００７５】コンタクタ５１を用いて検査を行う場合、
共通配線５６に電気的に接続されたＤＩ端子０〜ＤＩ端
子３には同一種類のデータしか入力することができな
い。しかし、半導体装置のＤＯ端子０〜ＤＯ端子３から
出力されたデータは、ＤＯプローブ端子５７〜６０のそ
れぞれによって独立して検出することができるため、出
力されたデータのそれぞれを個別に判定を行うことがで
きる。従って、コンタクタ５１のＤＩプローブ端子５２
〜５５のそれぞれに独立して配線を接続した場合と比較
して、ＤＩプローブ端子に接続する配線の数を１／４に
削減することができる。

【００７６】また、半導体装置のＤＩ端子０〜ＤＩ端子
３を２つのグループに分け、それぞれのグループに異な
るデータ入力を行う場合、コンタクタ５１のＤＩプロー
ブ端子５２〜５５を２つのグループ分け、各グループ内
のＤＩプローブ端子を共通配線に接続すればよい。この
ような構成にすることよって、ＤＩプローブ端子の各グ
ループに別々のデータを入力することが可能となり、異
なったデータを入力することによって検出可能な不良の
検査を行うことができる。ＤＩプローブ端子を２つのグ
ループ分けた場合、ＤＩプローブ端子５２〜５５のそれ
ぞれに独立して配線を接続するときと比べて、ＤＩプロ
ーブ端子に接続する配線の数を１／２に削減することが
できる。

【００７７】本実施形態では、最適なグループに分けた
半導体装置のＤＩ端子のグループにあわせてグループ分
けを行ったＤＩプローブ端子の各グループ内のＤＩプロ
ーブ端子を共通配線５６に電気的に接続したコンタクタ
５１を用いる。このため、ＷＬＢＩ装置が持つ不良検出
能力を低下させることなく、コンタクタ５１のＤＩプロ
ーブ端子に電気的に接続する配線の数を削減することが
できる。（実施形態６）図１２を参照しながら、本発明による実
施形態６を説明する。図１２は、チップ１個分のコンタ
クタ７１を模式的に示している。コンタクタ７１は、Ｗ
ＬＢＩ装置に電気的に接続されており、コンタクタ７１
を用いてウェハレベルバーンインを行うことができる。

【００７８】バーンインされる半導体装置は、異なる機
能を有する取出し電極を複数個有しており、例えば、Ｌ
ＤＱＭ端子、ＵＤＱＭ端子、およびＶＲＥＦ端子を有し
ている。ＬＤＱＭ端子およびＵＤＱＭ端子はそれぞれ、
半導体装置が半導体メモリである場合、下位バイトに対
するライトマスクイネーブル入力端子、上位バイトに対
するライトマスクイネーブル入力端子を意味し、ＶＲＥ
Ｆ端子は、リファレンス電圧入力端子を意味する。

【００７９】コンタクタ７１は、半導体装置のＬＤＱＭ
端子に電気的に接続されるプローブ端子７２、半導体装
置のＵＤＱＭ端子に電気的に接続されるプローブ端子７
３、および半導体装置のＶＲＥＦ端子に電気的に接続さ
れるプローブ端子７４を有している。プローブ端子７
２、７３および７４のそれぞれは、コンタクタ５１に形
成された共通配線７５に電気的に接続されている。共通
配線７５は、例えば、共通電源配線または共通接地配線
として機能する。

【００８０】書き込みのマスク機能を特に検査する必要
がない場合には、ＬＤＱＭ端子およびＵＤＱＭ端子をＶ
ＲＥＦ端子に短絡させた状態で検査をすることができ
る。このため、例えば、入力データを固定してウェハ状
態で検査を行うような場合には、共通コンタクト配線と
電源配線（または接地配線）とを共有化することができ
るため、プローブ端子７２、７３および７４を共通配線
７５に電気的に接続したコンタクタ７１を用いて検査を
行うことが可能となる。

【００８１】本実施形態によれば、異なる機能を有する
取出し電極（例えば、ＬＤＱＭ端子、ＵＤＱＭ端子、Ｖ
ＲＥＦ端子）に電気的に接続可能なプローブ端子７２〜
７４に電気的に接続した配線７５を有しているので、プ
ローブ端子７２〜７４の各々に独立に複数の配線を接続
した場合と比較して、コンタクタ７２に形成する配線の
数を削減することができる。

【００８２】

【発明の効果】本発明によれば、隣接する複数の第１取
出し電極の間に、第１取出し電極よりも面積の小さい複
数の第２取出し電極を備えているので、従来の構成より
も取出し電極の個数を増やすことができる。このため、
使用可能な最大端子数の制限を緩和させた半導体装置を
提供することができる。従って、半導体装置の検査を行
う場合、より多くの取出し電極を利用して検査をするこ
とが可能となる。

【００８３】本発明によれば、最外周にある第１取出し
電極よりも外周に、第１取出し電極よりも面積の小さい
複数の第２取出し電極を備えているので、従来の構成よ
りも取出し電極の個数を増やすことができる。このた
め、使用可能な最大端子数の制限を緩和させた半導体装
置を提供することができる。従って、半導体装置の検査
を行う場合、より多くの取出し電極を利用して検査をす
ることが可能となる。複数のパッド電極が半導体素子の
主面の外周領域に配列されている場合、前記主面の外周
領域上に複数の第２取出し電極が配列されていると、半
導体ウェハ検査の際に用いた機器治具等を利用して、半
導体装置の検査を行うことができる。

【００８４】第２取出し電極の面積が第１取出し電極の
面積の半分以下である場合、第１取出し電極を形成でき
ない狭い領域においても複数の第２取出し電極を形成す
ることができる。複数の第２取出し電極が絶縁層によっ
て被覆されていると、半導体装置の検査後に配線基板に
実装するとき、複数の第２取出し電極と配線基板上の信
号配線との間の接触リークを防止することができる。

【００８５】本発明によれば、或る半導体素子の前記複
数の取出し電極の少なくとも一つと、前記或る半導体素
子に隣接する半導体素子の複数の取出し電極の少なくと
も一つとを電気的に接続する配線を形成しているので、
同一機能を有する信号配線を共用化することができる。
このため、半導体ウェハに対してウェハ状態での測定検
査を行うとき、検査測定に用いられるコンタクタに形成
されているプローブ端子の個数を削減することができ、
その結果、使用可能な最大端子数の制限を緩和させるこ
とができる。

【００８６】本発明のバーンイン装置は、コンタクタの
プローブ端子の総数を取出し電極の総数の半分以下にし
ているので、プローブ端子１ピン当たりの圧力を増大さ
せることができる。従って、取出し電極の数が多いウェ
ハレベルＣＳＰに対してバーンインをする場合でも、取
出し電極とプローブ端子との間に安定したコンタクトを
形成することができる。また、バーンインされる半導体
ウェハにおける複数の半導体素子の列に対して一列飛ば
し毎又は二列以上飛ばし毎にて列状にプローブ端子がコ
ンタクタに配列されている場合、取出し電極の数がさら
に多いウェハレベルＣＳＰに対してバーンインをする場
合でも、取出し電極とプローブ端子との間に安定したコ
ンタクトを形成することができる。さらに、バーンイン
される半導体ウェハにおける複数の半導体素子に対し
て、プローブ端子が千鳥格子状に配列されている場合で
も、取出し電極とプローブ端子との間に安定したコンタ
クトを形成することができる。プローブ端子が形成され
ているコンタクタの外形が楕円状に形成されている場
合、コンタクタの外形形状の簡素化を図ることができ
る。

【００８７】本発明のバーンイン装置は、第１機能を有
する複数の半導体素子の列に対して電気的に接続可能な
複数のプローブ端子が列状に配列された第１コンタクタ
と、第２機能を有する複数の半導体素子の前記列に対し
て電気的に接続可能な複数のプローブ端子が列状に配列
された第２コンタクタとを備えているため、各コンタク
タのプローブ電極の総数を取出し電極の総数よりも減少
させることができる。その結果、プローブ端子１ピン当
たりの圧力を増大させることができるので、取出し電極
とプローブ端子との間に安定したコンタクトを形成する
ことができる。

【００８８】本発明の他のバーンイン装置は、第１機能
を有する複数の半導体素子に対して電気的に接続可能な
複数のプローブ端子が千鳥格子状に配列された第１コン
タクタと、第２機能を有する複数の半導体素子に対して
電気的に接続可能な複数のプローブ端子が千鳥格子状に
配列された第２コンタクタとを備えているため、各コン
タクタのプローブ電極の総数を取出し電極の総数よりも
減少させることができる。その結果、プローブ端子１ピ
ン当たりの圧力を増大させることができるので、取出し
電極とプローブ端子との間に安定したコンタクトを形成
することができる。第１および第２コンタクタの外形が
楕円状に形成されている場合、コンタクタの外形形状の
簡素化を図ることができる。

【００８９】本発明の別のバーンイン装置は、複数の第
１取出し電極に電気的に接続可能な複数のプローブ端子
の各々に電気的に接続された共通配線を有するコンタク
タを備えているため、取出し電極をグループ化して検査
することができる。共通配線が、データ入力端子または
データ入出力端子として機能する取出し電極に電気的に
接続可能な複数のプローブ端子の各々に電気的に接続さ
れている場合、前記プローブ端子の各々に独立に複数の
配線を接続した場合と比較して、コンタクタに形成され
る配線の数を削減することができる。

【００９０】本発明の更に別のバーンイン装置は、第１
取出し電極に電気的に接続可能な第１プローブ端子と、
第２取出し電極に電気的に接続可能な第２プローブ端子
とに電気的に接続された共通配線であって、共通電源配
線または共通接地配線として機能する共通配線を含むコ
ンタクタを備えている。このため、前記プローブ端子の
各々に独立に複数の配線を接続した場合と比較して、コ
ンタクタに形成される配線の数を削減することが可能に
なる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、本発明の実施形態１を説明
するための図である。

【図２】本発明の実施形態１にかかる半導体装置の測定
・検査を行う構成を説明するための図である。

【図３】本発明の実施形態１にかかる半導体装置の改変
例を示す断面図である。

【図４】本発明の実施形態１にかかる半導体装置の改変
例を示す断面図である。

【図５】本発明の実施形態２を説明するための半導体ウ
ェハの平面図である。

【図６】（ａ）および（ｂ）は、本発明の実施形態３を
説明するための平面図である。

【図７】（ａ）から（ｃ）は、本発明の実施形態３の改
変例を説明するための平面図である。

【図８】本発明の実施形態３の改変例を説明するための
平面図である。

【図９】（ａ）および（ｂ）は、本発明の実施形態３の
改変例を説明するための平面図である。

【図１０】（ａ）から（ｃ）は、本発明の実施形態４の
説明するための平面図である。

【図１１】本発明の実施形態５を説明するための平面図
である。

【図１２】本発明の実施形態６を説明するための平面図
である。

【図１３】（ａ）は、従来のウェハレベルＣＳＰを示す
断面図であり、（ｂ）は、従来のウェハ状態での検査工
程を説明するための断面図である。

【符号の説明】

１０半導体装置（ウェハレベルＣＳＰ）１１半導体チップ（半導体素子）１２パッド電極１３第１絶縁層１４配線１５第１取出し電極１６第２取出し電極１７第３取出し電極１８プローブ１９検査装置２０第２絶縁層２１ウエハレベルＣＳＰ２２ウエハレベルＣＳＰ２３取出し電極２４取出し電極２５取出し電極２６取出し電極１５０取出し電極２００絶縁層２７信号配線２８信号配線３０半導体ウェハ３１コンタクタ３２半導体ウェハ３３チップコンタクタ３３ａダミーチップコンタクタ３３ｂ〜３３ｄチップコンタクタ１３３プローブ端子３４ポジション３５ポジション３６コンタクタ３７ポジション３９ポジション４１コンタクタ４２コンタクタ４３コンタクタ４４コンタクタ４５コンタクタ４６半導体ウェハ４７機能Ａを有するチップの列４８機能Ｂを有するチップの列１４４チップコンタクタ１４４ａプローブ端子１４５チップコンタクタ１４５ａプローブ端子５１コンタクタ５２〜５５プローブ端子５６コンタクタ上の配線５７〜６０プローブ端子６１〜６４コンタクタ上の配線７１コンタクタ７２〜７４プローブ端子７５コンタクタ上の配線１０１半導体ウェハ１０２パッド１０３第１絶縁層１０４第２絶縁層１０５配線１０６開口部（端子引き出し口）１１０コンタクタ１１１ポリイミド基板１１２配線１１３バンプ１１４スルーホール配線１１６パッド

フロントページの続き (72)発明者橋本真司大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者中野武志大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2G003 AA10 AC01 AH00 2G032 AA00 AB02 AK01 AK11 4M106 AA01 AA02 AA04 BA14 CA56 DH01 DJ32

Claims

【特許請求の範囲】

【請求項１】複数のパッド電極が配列された主面を有
する半導体素子と、前記半導体素子の前記主面上に形成された絶縁層と、前記絶縁層上に二次元的に配列され、前記複数のパッド
電極の少なくとも１つに各々が電気的に接続された複数
の第１取出し電極と、隣接する前記複数の第１取出し電極の間に位置し、前記
複数のパッド電極の少なくとも１つに各々が電気的に接
続された複数の第２取出し電極とを備え、前記第２取出し電極の面積は、前記第１取出し電極の面
積より小さいことを特徴とする半導体装置。
【請求項２】複数のパッド電極が配列された主面を有
する半導体素子と、前記半導体素子の前記主面上に形成された絶縁層と、前記絶縁層上に二次元的に配列され、前記複数のパッド
電極の少なくとも１つに各々が電気的に接続された複数
の第１取出し電極と、前記複数の第１取出し電極の内の前記主面の最外周にあ
る第１取出し電極より外周に位置するように前記絶縁層
上に形成され、前記複数のパッド電極の少なくとも１つ
に各々が電気的に接続された複数の第２取出し電極とを
備え、前記第２取出し電極の面積は、前記第１取出し電極の面
積より小さいことを特徴とする半導体装置。
【請求項３】前記複数のパッド電極は、前記主面の外
周領域に配列されており、前記複数の第２取出し電極は、前記主面の前記外周領域
上に配列されていることを特徴とする請求項２に記載の
半導体装置。
【請求項４】前記第２取出し電極の面積は、前記第１
取出し電極の面積の半分以下であることを特徴とする請
求項１から３の何れかひとつに記載の半導体装置。
【請求項５】前記複数の第２取出し電極の少なくとも
一部が絶縁層で被覆されていることを特徴とする請求項
１から４の何れかひとつに記載の半導体装置
【請求項６】複数のパッド電極を有する複数の半導体
素子が二次元的に配列された半導体ウェハを用意する工
程と、前記複数の半導体素子の前記複数のパッド電極を露出し
ている絶縁層を前記半導体ウェハ上に形成する工程と、露出されている前記複数のパッド電極の少なくとも一つ
に各々が電気的に接続される複数の取出し電極を前記絶
縁層上に形成する工程と、前記複数の半導体素子の内の或る半導体素子の複数のパ
ッド電極に電気的に接続された前記複数の取出し電極の
少なくとも一つと、前記或る半導体素子に隣接する半導
体素子の複数のパッド電極に電気的に接続された前記複
数の取出し電極の少なくとも一つとを電気的に接続する
配線を形成する工程と、前記配線が形成された前記半導体ウェハに対してウェハ
状態での測定検査を行う工程と、前記半導体ウェハから前記複数の半導体素子のそれぞれ
を分離する工程とを包含する半導体装置の製造方法。
【請求項７】複数のパッド電極を有する複数の半導体
素子が二次元的に配列された半導体ウェハに対してウェ
ハ状態でのバーンインを行うバーンイン装置であって、バーンインされる前記半導体ウェハにおける前記複数の
半導体素子の前記複数のパッド電極の少なくとも一つに
各々が電気的に接続された複数の取出し電極に対して、
電気的に接続可能な複数のプローブ端子を有するコンタ
クタを備え、前記複数のプローブ端子の総数は、前記複数の取出し電
極の総数の半分以下であるバーンイン装置。
【請求項８】前記複数のプローブ端子が、バーンイン
される半導体ウェハにおける複数の半導体素子の列に対
して一列飛ばし毎又は二列以上飛ばし毎にて列状に配列
されていることを特徴とする請求項７に記載のバーンイ
ン装置。
【請求項９】前記プローブ端子が、バーンインされる
半導体ウェハにおける複数の半導体素子に対して千鳥格
子状に配列されていることを特徴とする請求項７に記載
のバーンイン装置。
【請求項１０】前記コンタクタは、楕円状の外形を有
することを特徴とする請求項７から９の何れかひとつに
記載のバーンイン装置。
【請求項１１】第１機能を有する複数の半導体素子か
ら構成される列と、前記第１機能と異なる第２機能を有
する複数の半導体素子から構成される列とを含む半導体
ウェハに対して、ウェハ状態でのバーンインを行うバー
ンイン装置であって、前記第１機能を有する複数の半導体素子の前記列に対し
て電気的に接続可能な複数のプローブ端子が列状に配列
された第１コンタクタと、前記第２機能を有する複数の半導体素子の前記列に対し
て電気的に接続可能な複数のプローブ端子が列状に配列
された第２コンタクタとを備えるバーンイン装置。
【請求項１２】第１機能を有する複数の半導体素子が
千鳥格子状に配列され、且つ前記第１機能と異なる第２
機能を有する複数の半導体素子が千鳥格子状に配列され
た半導体ウェハに対して、ウェハ状態でのバーンインを
行うバーンイン装置であって、前記第１機能を有する複数の半導体素子に対して電気的
に接続可能な複数のプローブ端子が千鳥格子状に配列さ
れた第１コンタクタと、前記第２機能を有する複数の半導体素子に対して電気的
に接続可能な複数のプローブ端子が千鳥格子状に配列さ
れた第２コンタクタとを備えるバーンイン装置。
【請求項１３】前記第１コンタクタおよび前記第２コ
ンタクタは、楕円状の外形を有することを特徴とする請
求項７から９の何れかひとつに記載のバーンイン装置。
【請求項１４】複数のパッド電極を有する複数の半導
体素子が二次元的に配列された半導体ウェハであって、
前記複数のパッド電極の少なくとも一つに各々が電気的
に接続された複数の取出し電極を前記複数の半導体素子
の各々は有しており、且つ前記複数の取出し電極は第１
機能を有する複数の第１取出し電極と、第１機能と異な
る機能の第２機能を有する第２取出し電極とを含む半導
体ウェハに対して、ウェハ状態でのバーンインを行うバ
ーンイン装置であって、バーンインされる半導体ウェハにおける前記複数の半導
体素子の前記複数のパッド電極に電気的に接続された前
記複数の取出し電極に接続可能な複数のプローブ端子
と、前記複数のプローブ端子に電気的に接続された配線
とを有するコンタクタを備え、前記コンタクタの前記配線は、前記複数の第１取出し電
極に電気的に接続可能な複数のプローブ端子の各々に電
気的に接続された共通配線を含むことを特徴とするバー
ンイン装置。
【請求項１５】前記複数の第１取出し電極は、データ
入力端子またはデータ入出力端子として機能することを
特徴とする請求項１４に記載のバーンイン装置。
【請求項１６】複数のパッド電極を有する複数の半導
体素子が二次元的に配列された半導体ウェハであって、
前記複数のパッド電極の少なくとも一つに各々が電気的
に接続された複数の取出し電極を前記複数の半導体素子
の各々は有しており、且つ前記複数の取出し電極は第１
機能を有する第１取出し電極と、前記第１機能と異なる
第２機能を有する第２取出し電極とを含む半導体ウェハ
に対して、ウェハ状態でのバーンインを行うバーンイン
装置であって、バーンインされる半導体ウェハにおける前記複数の半導
体素子の前記複数のパッド電極に電気的に接続された前
記複数の取出し電極に接続可能な複数のプローブ端子
と、前記複数のプローブ端子に電気的に接続された配線
とを有するコンタクタを備え、前記コンタクタの前記配線は、第１取出し電極に電気的
に接続可能な第１プローブ端子と、第２取出し電極に電
気的に接続可能な第２プローブ端子とに電気的に接続さ
れた共通配線を含み、前記共通配線は、共通電源配線または共通接地配線とし
て機能することを特徴とするバーンイン装置。