JP4192156B2 - 半導体装置の検査方法 - Google Patents

Description

本発明は、ウエハ一括型プローブカードおよび半導体装置の検査方法に関する。

近年、半導体集積回路装置（以後、半導体装置と称する。）を搭載した電子機器の小型化及び低価格化の進展は目ざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。

通常、半導体装置は、ボンディングワイヤ等により電気的に接続された、半導体チップとリードフレームとが、樹脂やセラミクスケース等により封止された状態で供給され、電子機器を構成するプリント基板に実装される。ところが、電子機器の小型化の要求から、半導体装置を半導体ウエハから切り出したままの状態（以後、この状態の半導体装置をベアチップと称する。）でプリント基板に直接実装する手法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。

半導体装置の品質保証を行なうために、一般に、バーンイン等の検査が実施されるが、ベアチップに分割された状態で当該検査を行うことはハンドリング等の観点から困難であり、ベアチップに対する当該検査は、分割される前のウエハ状態で実施されている。また、このようなウエハ状態の半導体装置に対して検査を実施する際には、各半導体装置に対して１個又は数個ずつ何度にも分けて検査を行なうことは、多くの時間が必要となるため、時間的にもコスト的にも現実的ではない。そこで、ウエハ上の全ての半導体装置に対して一括して検査を行なうことが必要となる。

ウエハ状態の半導体装置に対して一括してバーンイン等の検査を行なうためには、ウエハ上に形成された、例えば、数千個の半導体装置がそれぞれ備える複数のパッド電極に、電源や信号等を同時に印加し、これらの半導体装置を動作状態にする必要がある。この場合、非常に多数のプローブ電極を備えたプローブカードが必要になるが、従来からウエハ状態での検査に多用されているニードル型プローブカードでは、必要となるプローブ電極の数の点からも価格の点からも対応できない。

このため、後掲の特許文献１に開示されているように、プローブカードに多数のバンプを形成し、これらのバンプをプローブ電極として用いることで、ウエハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトさせる手法が使用されている。

一方、ウエハ一括型のプローブカードを用いてバーンイン検査を行う際に、多数のチップの動作を同時に開始すると、動作開始時には、定常時に比べて数倍の突入電流が瞬間的に流れる。このため、ウエハに電源を供給する電源線は、この大電流が供給可能となる電流容量を有するように設計される必要がある。しかしながら、プローブカード上の配線配置スペースは限られており、このように動作開始の瞬間のためだけに、電流容量の大きい電源線を配置することは非効率的である。

この対策として、後掲の特許文献２には、各半導体装置に、通常使用される電源パッド電極に加えて、検査時に電源を印加するための検査用電源パッド電極を設け、当該検査用電源パッド電極と内部回路との間に、遅延時間が異なる遅延回路素子を設ける技術が開示されている。この技術によれば、検査開始時に、各半導体装置に電源を印加した際に、ピーク電流が重なることが回避される。このため、電源線として定常時の電流の供給をのみを考慮した電流容量を有する配線を配置した場合であっても、突入電流により電源線が溶断することを防止することができる。

また、このような検査では、各チップの動作が、ウエハを介して隣接する他のチップの動作に影響を与える恐れもある。例えば、半導体装置がダイナミックラム（ＤＲＡＭ）のように基板電位発生回路を備えている場合、基板リークなどの不具合チップがあると、Ｐ型及びＮ型の拡散層の構造により各チップが電気的に分離されている場合でも、拡散層の電位バランスが崩れる。これにより、電気的に短絡もしくはそれに近い状態が生じ、隣接するチップが正常に動作しない場合がある。このため、後掲の特許文献３では、検査時には、隣接するチップを同時に動作させずに、各チップの検査を行う方法が提案されている。
特開平７―２３１０１９号公報 特開平１１−１２１５５４号公報 特開平１１−１２１５５７号公報

上述のように、一括してバーンイン等の検査を行なうためには、ウエハ上に形成された多数のチップを同時に動作させるために、バーンイン装置はウエハに大量の動作電流を供給する必要がある。しかしながら、近年の半導体製造プロセスの微細化や、ウエハの大口径化により、検査時に必要とされる電流量が、バーンイン検査装置の電流供給能力を超える状況が生している。

これは、当初半導体装置の使用電流量を計算してバーンイン検査装置の電流供給能力を設定していても、ウエハ上に形成されるチップ数の増大に伴う電流量の増加や、特にサブ１００ｎｍ世代以降のＭＯＳ型ＦＥＴで待機時電流の増加が顕著になり、当初の設定の電流供給能力を上回るためである。このことは、プローブカードやバーンイン検査装置の設計をより困難にさせている。

上述の特許文献３に開示された技術を適用し、隣接するチップが同時に動作することがないように電源供給する手法を採用すれば、検査時に必要とされる動作電流は減少することになるが、当該状態が、バーンイン装置の電流供給能力以下であるという保証はない。また、本技術では、検査開始時の突入電流については何等考慮されておらず、電源線が突入電流により溶断する可能性は解決されていない。

当該技術に、上記特許文献２に開示された技術を適用することで、突入電流による電源線の溶断を回避することは可能であるが、チップ上に、遅延回路等の回路及び検査用のパッド電極を配置する必要がある。そもそも、ベアチップは、半導体装置の小型化の要求を満たすことを目的としており、また、ウエハを一括して検査する技術は、ベアチップを低価格で提供することを目的としている。したがって、通常動作時に機能しない素子やパッド電極をチップ上に形成し、チップ面積を増大させることは、チップサイズ及びコストの観点でも好ましくない。

本発明は、上記従来の問題を鑑みてなされたものであり、検査装置の電源およびウエハ一括型プローブカードの電流許容範囲内に電流量を任意に設定及び供給することのできるプローブカード、及びこれを用いた半導体装置の検査方法を提供することを目的とする。

本発明は、上記課題を解決するために、以下の手段を採用する。まず、本発明は、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたプローブカードを前提としている。そして、本発明は、多層配線基板に設けられた複数の電源線と、各電源線に電気的に接続された複数の電源用プローブ電極と、前記それぞれの電源線に介在され、当該各電源線と電源との間を導通状態または遮断状態のいずれかに選択的に切替えるスイッチとを備える構成を採用する。このとき、前記複数の電源線のうち、特定の電源線に接続された１群の電源用プローブ電極と、他の特定の電源線に接続された１群の電源用プローブ電極とが、電気的に分離された被検物に電源を供給するプローブ電極の配置を採用するものである。この場合、前記電源線が、互いに隣接しない被検物に対して電源を供給することが好ましい。

上記構成において、前記プローブ電極が、バンプ電極で構成することができる。また、上記プローブ電極と上記多層配線基板とが、導電性を有する弾性体により電気的に接続されていることが好ましく、さらに、上記プローブ電極は、張力を付与された状態で剛性リングに保持された薄膜上に形成されていてもよい。加えて、上記プローブ電極は、前記多層配線の少なくとも一部で形成することも可能である。

一方、他の観点では、上記プローブカードにより実現される、以下の半導体装置の検査方法を提供することもできる。

すなわち、本発明の半導体装置の検査方法は、電源装置と、二次元的に配列された複数の電源用プローブ電極および、前記複数の電源用プローブ電極のうち互いに異なる複数の電源用プローブ電極からなる群のそれぞれに電気的に接続され、前記電源装置から前記それぞれの群に属する前記複数の電源用プローブ電極に電源を印加する複数の電源線とを備えたプローブカードを有する検査装置を用いて、ウエハ上に配列された複数の半導体装置を一括して同時に検査する半導体装置の検査方法であって、前記複数の電源用プローブ電極を前記ウエハ上に配列された前記複数の半導体装置に接触させ、前記電源線および前記電源用プローブ電極を介して前記電源装置から前記複数の半導体装置に電源を印加したとき、前記複数の半導体装置に供給される電流が、前記検査装置の電流供給能力の範囲内における特定の上限電流値以下となるように、前記複数の電源線の中から、前記半導体装置に電源を印加する電源線を選択する。そして、選択された電源線と電気的に接続された前記電源用プローブ電極から電源を印加することによって前記半導体装置に対して検査を行うのである。

この場合、半導体装置に対して検査を行う際の前記電源用プローブ電極からの電源の印加は、前記選択された電源線に対して１本ずつ順次電源を印加することによって行うことができる。なお、以上の構成は、特に、上記検査が、バーンイン検査である場合に好適である。

本発明によれば、ウエハ一括検査において、多数のチップが動作する場合に、ウエハ毎に供給する電流量を電源線に配置されたスイッチを切替えることにより、バーンイン検査装置等の検査装置が備える電源装置の電流許容範囲内に制御することができる。また、検査開始時に、各スイッチを、順次、導通状態に切替えることで、電源を供給するチップを、電流許容範囲内で徐々に増大させるため、従来のように、検査開始時の突入電流により、電源線が溶断することも回避される。

また、プローブカード上の電源線を分割することにより、プローブカード上の電流供給経路が大電流による発熱で断線・ショートする等の不具合や大きな電圧降下を生じるという不具合を避けることができ、ウエハ一括型プローブカードを用いて多数のチップに対してバーンイン検査を行うことに実用上大きく貢献する。

さらに、本構成によれば、通常動作時に機能しない不要な素子をチップ上に設ける必要もなく、チップ面積が不要に大きくなりコストが増大することもない。

また、電源用プローブ電極のうち、共通の電源線に接続されているプローブ電極が、ウエハ内において隣接しない複数のチップに対して電源を供給する配置を採用すれば、検査時に、隣接するチップの動作が被検査チップに干渉し、正常な検査が行えなくなることを防止することもできる。

まず、本発明の理解を容易にするため、本発明が適用されるウエハ一括型測定・検査技術を説明する。

図１は、本発明のプローブカード１の一例を示す断面である。図１に示すように、プローブカード１は、測定・検査装置に電気的に接続される多層配線基板１１と、バンプ付きポリイミド薄膜１２と、それらの間に設けられた局在型異方導電性ゴム１３とを備えている。ここで、局在型異方導電性ゴム１３は、多層配線基板１１の電極配線１１ｂとバンプ付きポリイミド薄膜１２のバンプ１２ｂ（プローブ電極）とを電気的に接続する弾性体である。なお、図１では、説明のため上記各部材が縦方向に分離された状態を示しているが、図２に示すように、これらの部材を密着固定することにより、一枚のプローブカード１が形成される。

上記多層配線基板１１は、ガラス基板からなる基材１１ａ上に多層配線１１ｂが形成された構成を有している。基材１１ａの材質は、特に限定されるものではないが、ガラス基板を採用することで、広い面積にわたって高い平坦性を有する基材を比較的容易に作製することができる。加えて、ガラスの熱膨張係数は、シリコンウエハの熱膨張係数に近いため、高温雰囲気中に配置されるバーンイン検査用のプローブカードに使用される多層配線基板の材料として、特に好適である。

また、多層配線１１ｂの形成は、公知の薄膜堆積技術とパターニング技術を用いて行えばよい。例えば、銅（Ｃｕ）などの導電性薄膜をスパッタリング法やめっき法等によりガラス基板１１ａ上に堆積した後、フォトリソグラフィおよびエッチング工程で導電性薄膜をパターニングすることで、任意のパターンの配線を形成することができる。上述のようにして形成された配線上には、層間絶縁膜１１ｃを介して、異なるレイヤの配線が順次形成され、多層配線１１ｂが完成される。ここで、層間絶縁膜１１ｃには、例えば、スピンコート等の方法で塗布されたポリイミド薄膜を使用することができる。

一方、バンプ付きポリイミド薄膜１２は、例えば、以下のようにして形成することができる。まず、厚さ１８μｍ程度のポリイミド薄膜１２ａと厚さ３５μｍ程度の銅薄膜とが２層になった基材に多数の開口部（内径２０〜３０μｍ程度）を設ける。次に、電解メッキ等の手法を用いて各開口部をＮｉ等の金属材料で埋め込み、バンプ１２ｂを形成する。そして、ポリイミド薄膜１２ａから銅薄膜の不要部分をエッチングで除去すれば、図２に示すようなバンプ付きポリイミド薄膜１２が完成する。このとき形成されるバンプ１２ｂは、例えば、高さが約２０μｍ程度であり、横方向サイズ（直径）は、４０μｍ程度である。なお、ポリイミド薄膜１２ａにおいて、バンプ１２ｂを形成する位置は、測定対象であるウエハ２上に形成されているパッド電極２１の位置に依存して決定される。

上記局在型異方導電性ゴム１３は、例えば、厚さが２００μｍ程度のシリコーン製ゴムのシート１３ａの特定箇所に導電性粒子１３ｂ等の導電性部材が厚さ方向に集密して配置された構造を有している。そして、当該箇所において、導電性粒子１３ｂが導通方向（膜厚方向）に電気的に連結することで電気的な導通が実現されている。

また、上述のように、多層配線基板１１とバンプ１２ｂとの間に弾性体を介在させることにより、ウエハ２上の段差やウエハ２のそりの影響を受けることなく、プローブカード１のバンプ１２ｂと、ウエハ２上のパッド電極２１との間の電気的コンタクトを確実に実現することができる。

なお、多層配線１１ｂは、面内に二次元的に配列される多数のバンプ１２ｂを、プローブカード１の周辺領域に設けられた不図示の接続電極やコネクタに電気的に接続し、外部の検査装置や検査回路とプローブ電極１２ｂとを電気的に接続する。

さて、上述のプローブカード１をバーンイン検査に使用する場合、ポリイミド薄膜１２ａの熱膨張係数（約１６×１０^-6／℃）とウエハ２の熱膨張係数（約３×１０^-6／℃）とが異なるため、バーンイン検査の際の加熱時に、ポリイミド薄膜１２ａ上のバンプ１２ｂの位置がウエハ２上のパッド電極２１の位置に対して横方向にずれてしまう。この位置ズレは、ウエハ２の中央部よりも周辺部で大きくなり、ウエハ２とプローブカード１との間で正常な電気的コンタクトを阻害する。

このような問題を解決するには、熱膨張係数がシリコンウエハに近いセラミックリングなどの剛性リング（図示せず）に、張力を付与した状態でポリイミド薄膜１２ａを保持させることが有効である。この場合、剛性リングにポリイミド薄膜１２ａを、張力を付与して保持させた状態でバンプ１２ｂを形成することにより、バンプ１２ｂに位置ズレが発生することを避けることができる。

次に、測定・検査に際して、以上説明したプローブカード１とウエハ２とを電気的にコンタクトさせる手順を説明する。

図２及び図３に示すように、測定・検査の対象となる素子や回路が形成されたウエハ２（例えば、直径２００ｍｍのシリコンウエハ）がウエハトレイ３上に載置される。図３に示すように、当該ウエハトレイ３のウエハ載置面の外縁には、シールリング４が配置されるとともに、当該シールリング４を介して、ウエハトレイにプローブカード１が配置される。

このとき、プローブカード１とウエハトレイ３との間にできる僅かな空間は、シールリング４によって大気からシールされた状態になり、当該空間を、真空バルブ５を介して減圧する（例えば大気圧に比べて２００ミリトール程度減圧する）ことで、圧力差によりプローブカード１はウエハ２を均等に押圧する。

この結果、プローブカード１のバンプ１２ｂは、ウエハ２の全面にわたって均等な力でウエハ２上のパッド電極２１を押圧することができる（図２）。なお、プローブカード１上の多数のバンプ１２ｂとウエハ２上の所定のパッド電極とを確実に接触させるため、接触前に、バンプ１２ｂとウエハ２上のパッド電極２１との間のアライメントが高精度で行われることはいうまでもない。

このようなウエハ一括型の測定・検査技術によれば、ウエハ２の全面に形成された数千から数万個以上の多数のパッド電極に対して、プローブカード１に形成した多数のバンプ１２ｂを同時にしかも確実にコンタクトさせることができる。

この後、図示しない駆動回路や検査回路からの信号および電源が、プローブカード１のバンプ１２ｂを介してウエハ２上のパッド電極２１に供給される。

バーンイン検査の場合、プローブカード１、ウエハ２およびウエハトレイ３は、図３に示す密着状態でバーンイン装置において加熱される。このとき、前述の密閉空間が減圧状態にあるウエハトレイ３は、プローブカード１から離脱することなく一体的にウエハ２を狭持し、プローブカード１、ウエハ２およびウエハトレイ３は密着状態に維持される。

図４は、プローブカード１、ウエハ２およびウエハトレイ３を、バーンイン装置に装着した状態を示す模式図である。

図４において、被検体４０は、上述の密着状態にあるプローブカード１、ウエハ２およびウエハトレイ３を示している。当該被検体４０は、接続用のボード４１を介して、バーンイン装置が備える図示しない駆動回路や検査回路に接続され、加熱、電気信号が印加される。本発明のプローブカードは、図４に示したような、被検体４０が装着されたボード４１も含め、プローブカード１と称することとする。

なお、検査・測定が終了すると、プローブカード１とウエハトレイ３との間にできた密閉空間の圧力を上昇させ、大気圧程度に回復させる。その結果、ウエハトレイ３はプローブカード１から分離され、ウエハ２が取り出される。

以下、図５を参照しながら本発明に係るプローブカード１と、当該プローブカード１を用いた半導体装置の検査方法を詳細に説明する。

図５では、ウエハ２上に含まれる半導体集積回路チップ（以下、「チップ」と称する）の一部と、図２に示す多層配線１１ｂで構成されるプローブカード１上の配線の一部（入出力データ線Ｄａｔａ１〜Ｄａｔａ６および電源線ＶＤＤ１〜ＶＤＤ１０）と、図２に示す多層配線基板上１１上に配置され、各電源線ＶＤＤ１〜ＶＤＤ１０を、導通状態、または遮断状態に切替えるスイッチＳＷ１〜ＳＷ１０とを模式的に示している。なお、スイッチＳＷ１〜ＳＷ１０は、多層配線基板上１１上に代えて、図４に示すボード４１上に配することも可能である。

図５に示すように、プローブカード１上の配線は、プローブカード１上のバンプ１２ｂ（図中、斜線を付した円）を介して、各チップ内のパッド電極に電気的に接続される。

図５の例では、ウエハ２上の共通の行（row）に属するチップは、後に詳述するように、プローブカード１上の２本の電源線に接続されている。また、ウエハ２上の共通の列（column）に属するチップは、プローブカード１上の共通の入出力データ線Ｄａｔａ１〜Ｄａｔａ６のいずれかに接続される。

なお、図５には、３０個のチップを示しているが、現実には、これより多くのチップが一枚のウエハ２上に配列され、図示されるよりも多くの入出力データ線、および電源線がプローブカード１上に設けられる。一枚のウエハに含まれるチップの数は、ウエハサイズとチップサイズとに依存して変化するが、典型的には数百個である。

図６（ａ）は、１つのチップ上におけるデータ入出力用パッド６０および電源用パッド６４の配置例を模式的に示している。また、図６（ｂ）は、プローブカード１上の入出力データ線６５、電源線６８、並びに、データ入出力用パッド６０と入出力データ線６５との間、または、電源用パッド６４と電源線６８との間を電気的に接続するバンプ１２ｂの一部を模式的に示している。図６（ｂ）のバンプ１２ｂは、図６（ａ）の入出力用パッド６０および電源用パッド６４にそれぞれコンタクトするように配置されている。なお、図６（ｂ）は、プローブカード１を多層配線基板１１側から配線およびバンプを透過的に見た状態を示している。

現実のプローブカード１上には、上述以外の他の配線とそれに接続するバンプ１２ｂも多数設けられている。これらの配線は、多層配線基板１１上で、相互に短絡しないように層間絶縁膜１１ｃ（図１参照）により絶縁分離された異なるレイヤとして形成されている。図６（ｂ）において、入出力データ線６５も、電源線６８とは異なるレイヤに形成されており、層間絶縁膜１１ｃによって相互に絶縁分離されている。

さて、本実施の形態では、バーンイン検査に際し、以下の手順により、ウエハ２上の一部のチップを選択的に動作状態にする。

まず、バーンイン検査を開始する前に、例えば、図５に示す電源線ＶＤＤ１に設けられたスイッチＳＷ１を導通状態にし、バーンイン装置が備える電源装置５２から供給される電流量をバーンイン装置に組み込まれた電流計５１で測定する。ここで、当該電流量がバーンイン装置の電流供給能力の範囲内の特定の上限電流量（例えば、電流供給能力の８０％の電流値等）以下である場合、既に導通状態となっているスイッチ（ここでは、スイッチＳＷ１）を導通状態としたままで、スイッチＳＷ２を導通状態にする。そして、このときのバーンイン装置から供給される電流量を電流計５１により再度測定する。

以降、同様に、スイッチを導通状態にしたときの電流量が、上記上限電流値以下である場合には、既に導通状態であるスイッチに加えて、電源線ＶＤＤ３〜ＶＤＤ１０に設けられたスイッチＳＷ３〜ＳＷ１０を順次導通状態にする。そして、バーンイン装置から供給される電流量が上限電流値以上になったとき、このときに導通状態にしたスイッチを遮断状態にする。これにより、上記上限電流値以下の電流量でバーンイン検査を行うことが可能な、ウエハ２上の一部のチップにのみ電源が印加された状態にすることができる。

この後、導通状態にあるスイッチが配置された電源線に電気的に接続された複数のチップに対して、電源印加状態を継続しながら周囲温度を上昇させることにより、バーンイン検査を実施する。

バーンイン検査が終了すると、導通状態にスイッチを遮断状態にするとともに、未だバーンイン検査が実施されていないチップに接続されている電源線に設けられたスイッチについて上述の手順を繰り返し、続いてバーンイン検査を行う複数のチップを選択し、当該選択された複数のチップに対してバーンイン検査を実施する。

上述の処理を、ウエハ２上の検査対象である全てのチップが選択されるまで繰り返し実行することで、ウエハ２上の全てのチップに対するバーンイン検査が完了する。

このように、本発明によれば、ウエハ一括検査を行う際に、ウエハに供給する電流量を電源線に配置されたスイッチを切替えることにより、例えば、検査装置が備える電源装置の電流許容範囲内に制御することができる。また、プローブカード１上の電源線を分割しているため、プローブカード１上の電源線に大電流が流れ、電源線が発熱により溶断して断線したり、隣接する配線と短絡したりする等の不具合や、電源線において大きな電圧降下が生じ、チップに規定の検査電圧を印加できなくなるという不具合を避けることができる。特に、多数のチップに対してバーンイン検査を行うウエハ一括型プローブカードとして、実用上大きく貢献する。

また、本発明によれば、上述のように、検査開始時に、各スイッチを、順次、導通状態に切替えることで、電源を供給するチップを、電流許容範囲内で徐々に増大させるため、従来のように、検査開始時の突入電流により、電源線が溶断することも回避できる。

なお、バーンイン検査中、または、バーンイン検査の完了時に、各チップが正常であるか否かを判断するために、各チップからデータを読み出すことが考えられる。上述したように、本実施の形態では、ウエハ２上の共通の列（column）に属するチップは、共通の入出力データ線６５に接続されているため、特定の列に属する複数のチップのデータを入出力データ線６５から読み出す場合、同時に複数のチップ内のデータを読み出すことはできない。

しかしながら、時間的に重複しないようにスイッチＳＷ１〜ＳＷ１０を順次切替えて、電源線ＶＤＤ１〜ＶＤＤ１０に順次電源を印加することにより、各チップから、個別にデータの読み出しを行うことは可能である。

また、上記では、スイッチＳＷ１から順に導通状態に切替える例を説明したが、導通状態にするスイッチの順序は任意に定めることができる。また、上記では、スイッチを１つずつ導通状態にしたが、同時に複数のスイッチを導通状態にしてもよい。さらに、同時に、導通状態にするスイッチに数を、例えば、最初に５個のスイッチ、次に３個、続いて１個、のように、可変にすることも可能である。

さらに、上記では、各チップに１個の入出力用パッドが設けられている場合について説明したが、入出力用パッドの数は、取り扱うデータのビット幅に応じて異なるものであり、１個の場合もあれば複数個の場合もある。さらに、各チップには設けられる電源パッドも１個に限定されるものではなく、各チップに複数個の電源用パッド電極が設けられていってもよい。さらにまた、一つの電源線に接続されるチップの数も、図５に示される例に限られるものではなく、任意に設計することが可能である。加えて、電源線および入出力データ線の配置方向が９０度回転することによって、行と列とが入れ替わってもよいことはいうまでもない。

加えて、上記では、各スイッチＳＷ１〜ＳＷ１０の導通状態または遮断状態の切り替えを、電源装置の電流供給能力に基づいて決定した。しかしながら、電源装置の電流供給能力に代えて、電源装置５２とプローブカード１の電源線ＶＤＤ１〜ＶＤＤ１０とを接続する電源幹線５３（５３ａ、５３ｂ、図５参照）の電流容量に基づいて、各スイッチＳＷ１〜ＳＷ１０の導通状態または遮断状態の切り替えを決定してもよい。

ところで、図５に示す例では、共通の行（row）に属するチップに対して、それぞれ二本の電源線が配置されている。例えば、図５の最上行では、図中の左端に位置するチップは電源線ＶＤＤ１に接続され、左から２番目のチップは、電源線ＶＤＤ６に接続されている。同様に、当該最上行の各チップは、それぞれ電源線ＶＤＤ１またはＶＤＤ６に、交互に接続され、互いに隣接するチップが共通の電源線に接続されない構成になっている。他の行においても同様に、各行に対して、二本の電源線が設けられ、当該二本の電源線に、各チップがそれぞれ交互に接続されている。

上記構成において、例えば、スイッチＳＷ１を導通状態にして電源線ＶＤＤ１に電源を印加し、それ以外の電源線ＶＤＤ２〜ＶＤＤ１０に設けられた各スイッチＳＷ２〜ＳＷ１０を遮断状態にした場合、電源線ＶＤＤ１に接続された３個のチップ（図５において、網掛けを付している）だけが動作することになる。この場合、当該３個のチップ間には、それぞれ電源が供給されないチップが存在し、同一行内において隣接するチップが同時に動作することはない。

上記状態で、電源線ＶＤＤ１に加えて、電源線ＶＤＤ１に接続された行（row）に隣接しない行に属するチップに接続された、例えば、電源線ＶＤＤ５に設けられたスイッチＳＷ５を導通状態にする。この場合、図５において、上述の３個のチップに加えて、電源線ＶＤＤ５に接続された３個のチップも動作することになる。この場合においても、隣接するチップが同時に動作することはない。

図７は、図５と同様に、１４個のスイッチＳＷ１〜ＳＷ１４と１４本の電源線ＶＤＤ１〜ＶＤＤ１４とウエハ２内のチップとの接続関係の一例を模式的に示す図である
電源線ＶＤＤ１〜ＶＤＤ１４のそれぞれには、バーンイン検査装置の電流許容値に応じて電源線のスイッチＳＷ１〜ＳＷ１４のオンおよびオフを制御して電源が印加される。図７では、上述の手法により、ＳＷ１、ＳＷ５、ＳＷ１０、及び、ＳＷ１４が導通状態にある場合を示している。図７から明らかなように、電源線ＶＤＤ１、ＶＤＤ５、ＶＤＤ１０、及び、ＶＤＤ１４は、それぞれ隣接するチップには接続されていない。

したがって、上述のバーンイン検査を開始する際のチップ選択において、このようなチップの選択手法を用いれば、隣接する他のチップの動作の干渉を受けることなく、被検査チップの検査を行うことができる。

なお、検査のモードによっては、スイッチＳＷ１〜ＳＷ１４を全て導通状態にして、電源線ＶＤＤ１〜ＶＤＤ１４に同時に電源を印加し、ウエハ内の全チップを同時に動作させる場合があってもよい。

また、図７においては、電源線に接続されるバンプ１２ｂ（パッド電極）の位置がチップ毎にシフトさせて示している。しかし、これは図を見やすくするためであり、実際のチップ内においてパッド電極の位置を交互にシフトさせる必要はない。例えば、図８に示すように、多層配線基板１１上に平行に配置された電源線ＶＤＤ１と電源線ＶＤＤ２とのパターンの間の、例えば、中央部にバンプ１２ｂを配置し、当該バンプ１２ｂと、電源線ＶＤＤ１または電源線ＶＤＤ２とを交互に接続すれば、パッドの位置をチップ毎にシフトさせる必要はなくなる。

さらに、図５および図７では、各行ごとにスイッチを設け、隣接するチップを同時に動作させない構成について説明したが、各行ごとにスイッチを設ける必要はなく、隣接するチップに、実質的に同時に電源が印加されない状態で、各電源線と各チップとの接続を行えば同様の効果を得ることができる。

さらにまた、図５および図７に於いてはプローブカード上のスイッチを電源線に組み込んだが、接地線側にスイッチを設ける、または、電源線と接地線との両方にスイッチを設けても同様の効果が得られる。

加えて、図２に示すプローブカードの一例では、局在型異方導電性ゴム１３を用いて、多層配線基板１１中の多層配線１１ｂとバンプ１２ｂとを電気的に接続しているが、局在型異方導電性ゴム１３を用いることなく、直接に、多層配線１１ｂとバンプ１２ｂとを接触させてもよい。また、逆に、測定対象のウエハ２上にバンプを形成しておけば、プローブカード１の側にバンプを形成する必要もなくなる。

この場合、プローブカード１の局在型異方導電性ゴム１３の先端部分を、ウエハ２上のバンプに押圧するようにすれば、ウエハ一括型測定・検査が実行できる。また、局在型異方導電性ゴム１３を用いることなく、多層配線基板１１の多層配線１１ｂを直接にウエハ上のバンプにコンタクトさせても良い。

本発明にかかるウエハ一括型プローブカードおよび半導体装置の検査方法は、ウエハ上に形成された半導体装置を、ウエハ状態で一括して検査する検査装置、および検査方法として有用である。

本発明のプローブカードの構成を示す断面図。 本発明のプローブカードの構成を示す断面図。 本発明のプローブカードとウエハとの接触方法を説明する斜視図。 本発明のプローブカードを適用した検査装置の装着状態を示す模式図。 本発明のプローブカードの電源線及びスイッチを示す平面図。 本発明のプローブカードとチップとの接触方法を説明する平面図。 電源線とスイッチとウエハ上のチップとの接続関係の一例を示す模式図。 本発明のプローブカードの電源線のパターンの一例を示す平面図。

符号の説明

１ プローブカード
２ ウエハ
３ ウエハトレイ
４ シールリング
１１ 多層配線基板
１２ バンプ付きポリイミド薄膜
１３ 局在型異方導電性ゴム
２１ パッド電極
ＶＤＤ１〜ＶＤＤ１４ 電源線
ＳＷ１〜ＳＷ１４ スイッチ

Claims (5)

1. 電源装置と、二次元的に配列された複数の電源用プローブ電極および、前記複数の電源用プローブ電極のうち互いに異なる複数の電源用プローブ電極からなる群のそれぞれに電気的に接続され、前記電源装置から前記それぞれの群に属する前記複数の電源用プローブ電極に電源を印加する複数の電源線とを備えたプローブカードを有する検査装置を用いて、ウエハ上に配列された複数の半導体装置を一括して同時に検査する半導体装置の検査方法であって、
   前記複数の電源用プローブ電極を前記ウエハ上に配列された前記複数の半導体装置に接触させるステップ（ａ）と、
   前記電源線および前記電源用プローブ電極を介して前記電源装置から前記複数の半導体装置に電源を印加したとき、前記複数の半導体装置に供給される電流が、前記検査装置の電流供給能力の範囲内における特定の上限電流値以下となるように、前記複数の電源線の中から、前記半導体装置に電源を印加する電源線を選択するステップ（ｂ）と、
   前記選択された電源線と電気的に接続された前記電源用プローブ電極から電源を印加することによって複数の前記半導体装置に対して検査を行うステップ（ｃ）と、
   を有することを特徴とする半導体装置の検査方法。
2. 前記ステップ（ｃ）において、前記電源の印加は、前記選択された電源線に対して１本ずつ順次電源を印加することによって行われることを特徴とする請求項１に記載の半導体装置の検査方法。
3. 選択されなかった前記電源線に対して前記ステップ（ｂ）および前記ステップ（ｃ）を実施する検査を第２の検査とし、
   前記ウエハ上に配列された検査対象である前記半導体装置の全てに対して前記ステップ（ｃ）の検査がなされるまで前記第２の検査を繰り返し実施するステップをさらに備えることを特徴とする請求項１に記載の半導体装置の検査方法。
4. 同一の前記電源線に電気的に接続された各電源用プローブ電極が、前記ウエハ上で互いに隣接しない前記半導体装置に接触することを特徴とする請求項１または３に記載の半導体装置の検査方法。
5. 前記検査がバーンイン検査である請求項１から４のいずれかに記載の半導体装置の検査方法。

Images