JP2011237398A - 半導体一括ガラスプローブ及び装置 - Google Patents

Abstract

【課題】 半導体集積回路の自己内臓回路によるセルフテスト（ＢＩＳＴ）を、最も効率よく実行するためのウエハー全チップ一括同時コンタクトを、高精度且つ低コストで行うことにより試験コストの低減を目的とする。
【解決手段】 大型液晶ディスプレイの製造工程で採用されている基板上に、ウエハーとのコンタクトパッドと必要な配線、周波数特性改善用の補正容量、信号切り替え薄膜トランジスター等をフォトリソグラフ技術等でパターンニングすることにより、高精度且つ低コストのウエハー全チップ一括同時コンタクトが可能なプローブカードを作成する。また四角錐接触端子による点接触及び超音波振動子によるアルミ酸化膜除去効果により半導体チップへの電気的接続を安定に行うことが出来る。
【選択図】図１

Description

本発明は、半導体集積回路の電気的特性を測定するプローバーに用いられるプローブカードに関し、ウエハー状態の複数のチップに対して一括で試験を行うことが可能なプローブカード及びこれを用いた装置に関する。

近年、半導体集積回路の試験は自己内蔵回路によるセルフテスト（ＢＩＳＴ：Ｂｕｉｌｔ ｉｎ Ｓｅｌｆ Ｔｅｓｔ）が主流となりつつある。従来の半導体ラインではウエハーテストのため高価なテスターを多数準備する必要があり高額の初期設備投資、広いクリーンルームスペース、高ランニングコストが求められた。しかし、これをセルフテスト（ＢＩＳＴ）で行うことにより、各チップ内で同時並列に試験が進められることで大幅な試験スループットの向上、試験装置の簡素化が可能となり半導体製品のコストダウンに寄与している。

セルフテスト（ＢＩＳＴ）を行う場合は、従来のテストでは高価なテスターの能力で制限されていた同時試験のチップ数が無制限となり、ウエハー上の全てのチップの同時試験が可能になる。

このような状況下において、ウエハー上の全てのチップに同時、一括にコンタクトし試験することが最も効率が良い。

この課題に対して、発明者は液晶ディスプレイに採用している大型ガラス基板の加工プロセスによりガラス基板上に接続パッド及び回路配線を設けた半導体ウエハー全チップに一括コンタクトできるプローブカードを提案した。

さらに、透明なガラスでプローブカードを作成することにより、従来は困難であったウエハーとプローブカードの直接アライメントを、ガラスプローブを透過して行うプローバー装置も提案した。

特許第４２９８７１１号 特開２００９−１１５６６４ 特開平１０−１１１３１５ 特許第４１４５２９３号 特開２００２−４００５４

自己内蔵回路によるセルフテストを全チップ同時一括に行うためにはウェハーサイズのコンタクトプローブが必要となる。この一括コンタクトプローブに求められる基本要件は１．高精度であること。 ２．低コストであること。 ３．熱膨張係数が半導体Ｓｉウェハーに近い事の３点である。 最初の精度要求に関してはウエハー上の数百個に及ぶ全チップのパッドに正確・同時にコンタクトする必要がありアライメントマークに対するコンタクトパッドの相対誤差を５ミクロン以下に抑える必要があり高精度が要求される。また当然の事ながら、このプローブの製造コストは安くする必要がある。ウエハーテストでは室温テストに加え高温、低温テストが実施される為、熱膨張、収縮によりコンタクトずれが起こらないよう対象となるＳｉウエハーに追従する必要があり熱膨張係数を近いものにする必要がある。

前記目的を達成するために、請求項１に記載された発明は、単結晶Ｓｉウエハーの熱膨張係数（２．４ｐｐｍ／℃）に近い無アルカリガラス（例えばＣｏｒｎｉｎｇ１７３７：３．７８ｐｐｍ／℃）等にフォトリソグラフプロセスあるいは印刷法、インクジェット描画法等により接触電極と回路配線をパターニングすることにより機械加工を加えることなくウエハー上の全チップとコンタクトする。機械的な部分が無いため精度誤差は＋／−２ミクロン以下に抑えることが出来、且つ低コストで製造することが可能となるプローブカードである。各接触電極に接続する配線回路は複数の金属層により形成され交差が可能である。この複数の金属層をマトリクス状に交差配線することで全チップとやり取りする個別信号のための配線が可能となる。また配線を放射状に１対１接続し全ての必要な信号を外部回路に接続することも出来る。

請求項２に記載された発明は、請求項１に記載のプローブカードにおいて電気接触抵抗を安定化させるため接触端子を四角錐形状に形成したプローブカードである。接触端子を四角錐にすることで接触が点接触になり、本プローブが接続するウエハー上のチップのアルミニウム接続パッド上の酸化皮膜を突き破り安定した電気接続を可能にする。

請求項３に記載された発明は、請求項１、２に記載のプローブカードにおいてプローブカードの周辺引き出し電極とウエハー上の各チップに対応する電極までの距離の違いによる配線浮遊容量を補正し試験に必要な高周波特性を一定に保つための補正容量をフォトリソグラフ工程により形成したプローブカード。この補正容量はプローブカードを設計する際に、引き出し線の浮遊容量を各電極毎に算出しそれを補正すべく調整される。また、この補正容量は回路配線形成と同時にパターニングされるのでコストアップにはならない。

請求項４に記載された発明は、請求項１，２，３において回路配線を設けるとともに薄膜トランジスター（ＴＦＴ）をガラス基板上に形成したプローブカードである。

請求項５に記載された発明は、請求項４において形成された薄膜トランジスター（ＴＦＴ）を回路配線の切り替えスイッチとして動作させることにより信号経路を切り替えるプローブカードである。ウエハー全面に配置されたチップ全ての試験に必要な信号を限られたスペースに配線しようとする場合に、全ての配線を直接外部に引き出せない場合がある。この場合は配線をマトリクス状に結線し薄膜トランジスターによる切り替えスイッチで順次切り替え走査を行うことにより時分割で必要な信号情報の受け渡しをすることが出来る。

請求項６に記載された発明は、プローブカードの各接触端子に接続された回路配線を外部回路と接続する端子が、ウエハー対向面上のウエハーより外に配置された請求項１，２，３，４、５に記載のプローブカードである。ウエハーより外側にある端子はウエハーと干渉しないので高さのある異方性導電膜（ＡＣＦ）等で接続することで外部に信号を引き出すことが出来る。

請求項７に記載された発明は、透明なガラス上に形成された接触端子と同時に形成されアライメントマークと、ガラスを透過してウエハー上のアライメントマークとを直接アライメントカメラで観察比較する事で精密なアライメントが可能になる装置、機構。 プローブカード上の接触端子とプローブカード上のアライメントマークは同一マスクで形成することが出来るため誤差が０．５ミクロン以下でパターニングする事が出来る。
ウェハーとガラスは熱膨張係数が近く、且つガラスを透過して直接アライメント出来るためアライメント誤差を小さくすることが出来る。

請求項８に記載された発明は、ウェハー上に形成された半導体チップのＡｌ電極に本発明によるプローブカードで電気的接触する際に、前記Ａｌ電極表面に形成された酸化膜（Ａｌ２Ｏ３）を超音波振動により除去し良好な電気導電性を確保することを目的とする。

本発明によるウエハー一括プローブはフォトリソグラフ工程等により製作される為、誤差の少ない高精度のプローブが出来、且つ機械加工の要素がほとんど無いので低コストである。またベースとなるガラス基板は半導体ウエハーと熱膨張係数が近いため通常半導体ウエハー試験で行われる高温、低温試験の際にも針ずれを起こしにくい。
また四角錐接触端子による点接触及び超音波振動子によるアルミ酸化膜除去効果により半導体チップへの電気的接続を安定に行うことが出来る。

本発明の回路配線をマトリクス状に接続した上面概要図である。 本発明の回路配線を放射状に１対１接続した上面概要図である。 本発明の四角錐接触子を持つ場合の断面概要図である。 本発明の実施の形態に係るチップセレクタ付チップを計測する為の回路配線の概要を示す説明図である。 本発明の実施の形態に係るチップセレクタ無しチップを計測する為の回路配線の概要を示す説明図である。 本発明の実施の形態に係るプローブ装置の概要を示す説明図である。

図１は本発明に関わるプローブカードを示す上面図である。図１において１１は無アルカリガラス基板であり、１２は各接触端子に接続された入出力、電源、クロック等の接続パッド、１３はチップとのコンタクトを行う接触端子、１４は２の接続パッドを該当する行に選択するための行セレクタパッドである。入出力、電源、クロック等は１４から接続しても良い。また１２を列セレクタとする構成も有る。行（列）セレクトを行う理由は通常のアクティブマトリクスディスプレイ向けＴＦＴのプロセス配線構成は信号線、ゲート線の二層構造でありそれ以上の多層構造を取ろうとするとプロセスが特殊になる。そのため通常のプロセスで２層配線する場合、全てのチップの配線を直接外周まで引き出すのは配線の引き回しが困難となる。そこで１２の接続パッドは列方向のチップに共通のバスラインとし、列ごとにチップを選択することで配線密度を低下させることが出来る。このような時分割動作を行う場合、全体としての処理時間が問題となるが行セレクタで選択するのはチップの自己テスト結果の出力ラインだけで良く、その他の入力、電源、クロック等は全チップ同時に印加し自己テストの結果出力のみ選択的に出力すればチップごとの合否の区別が出来る。よって処理上最も時間のかかる自己テストは全チップ同時に行うことが出来、本構成でも処理時間に大きな遅れは生じない。

図２は本発明に関わるプローブカードの回路配線を放射状に配置し接触端子と外部接続パッドを１対１接続した例を示す上面図である。図２において２１はガラス基板、２２は半導体チップと接触する接触端子、２３は信号の引き出しパッドである。通常のアクティブ・マトリクスＴＦＴ（ＡＭ−ＴＦＴ）プロセスを適用した場合には金属配線は少なくとも２層あるので１層目に共通な電源、クロック、入力信号等を配線し２層目にチップ毎の試験結果出力を図２のように１対１で放射状に接続することも出来る。この場合は配線密度が過密になりチップ数やその配置により接続が困難な場合があるが信号が直接伝播するので信号の劣化や処理時間等への影響は小さい。

図３は四角錐接触子を持つ場合の断面概要図である。図３において、３１はウエハー、３２はチップ電極パッド、３３は四角錐接触端子、３４は回路配線及び引き出し接続パッド、３５は外部回路との接続のためのＦＰＣである。３１のウエハーは上昇し３２の電極パッドと３３の四角錐接触端子が接続し試験に必要な電気伝導を保つ。四角錐バンプは接続状態が点接触となるため安定した電気接続が可能となる。接触端子は金（Ａｕ）若しくはモリブデン（Ｍｏ），モリブデンタンタル（Ｍｏ／Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等で形成する。金（Ａｕ）は表面が酸化されにくく安定した接触抵抗を保つことが出来る。しかしエッチング加工をする場合は王水を溶液として使う必要があるが王水は下地の金属配線も侵食して断線等の問題を引き起こす可能性がある。この問題を避けるため露光現像済みのパターンレジストの上から金をデポし、レジスト剥離と同時に余分な部分の金を除去するリフトオフプロセスを適用することが出来る。この場合は強酸である王水を使用する必要は無く通常の剥離液で金のパターニングが可能となる。また別の製造法としてメッキ法（アディティブ・ゴールド・プレーティング法）で接触端子のバンプを作成することも出来る。メッキ法の場合は金が必要部分にのみ付着するので素材効率がよくコストダウンが出来る。また別の接触端子の製造方法として転写法による四角錐バンプの形成も可能である。

図４はチップ選択パッド付チップの場合のプローブカード上の接続図である。チップ選択パッドはそのパッドに外部から選択信号を与えることで自己テスト結果を出力する機能をもつチップで、その機能を果たす回路がチップ内部に組み込まれているものを指す。図４において４１はチップ選択パッドであり４２は出力ライン、４３はその他の電源、入力、クロック等の供給ライン、４４は行セレクタライン、４５は接触端子、４６は補正容量を示す。４１のチップ選択パッドは４４の行セレクタラインと接続され選択された行のチップの出力情報が４２の出力ラインを経由して外部接続パッドに送られる。４６の補正容量はプローブカードの金属膜で容量を形成し接続ラインの伝播遅延等を補正する。容量の値はチップのレイアウト上の位置と外部出力パッドまでの距離をパラメータとして算出しチップ毎に違う値を持つこともある。

図５はチップ選択パッド無しチップの場合のプローブカード上の接続図である。図５において５１は出力ライン、５２はその他の電源、入力、クロック等の供給ライン、５３は出力選択トランジスター、５４は行セレクタライン、５５は接触端子、５６は補正容量を示す。チップ選択パッド機能が無いチップの場合は出力信号を行セレクタで切り替えるためにプローブカード上に形成された５３の出力選択トランジスターを経由して５１の出力ラインに接続される。これにより行ごとに選択されたチップの出力が外部接続パッドに送られる。出力選択トランジスターは本プローブカードを通常のＡＭ―ＴＦＴ製造工程で作成することにより形成することが出来る。

図６は本発明に関わるプローブカードを搭載したプローブ装置の概要を示す図である。図６において６１はアライメントカメラ、６２はプローブカードを保持する機構、６３はプローブカード、６４はウエハーステージ、６５はプローブカードと外部との接続を取るためのＦＰＣ、６６は試験対象であるウエハー、６７は接触端子、６８は超音波振動子である。６６のウエハーと６３のプローブカードは６１のアライメントカメラにより６３を透過し直接アライメントする。６４のウエハーステージは６６のウエハーを吸着した状態でＸ，Ｙ，Ｚを６１のカメラからのアライメント情報に基き移動し６７の接触端子でプローブカードと接触する。６２のプローブカード保持機構はプローブカードがウエハーに倣うよう可動ヒンジにより保持されておりウエハー上の全チップとの接触を可能にする。６８の超音波振動子は、ウエハー上に形成されたアルミニウムパッドの表面酸化膜を接触端子が接続した状態で超音波を印可することにより、その振動応力により除去することを目的とする。超音波振動子はウエハーステージ、プローブカード保持機構の何れか、或いはその両方に設置する。

近年、携帯端末、ＵＳＢメモリー、ソリッドステート・ディスク等で急激に需要の増えているフラッシュメモリーの自己テスト（ＢＩＳＴ）に本発明によるプローブカード及び装置を適用することで試験コストを低減できる。

１１ 無アルカリガラス基板
１２ 入出力、電源、クロック等の接続パッド
１３ 接触端子、
１４ 行セレクタパッド
２１ ガラス基板
２２ 接触端子
２３ 信号引き出しパッド
３１ ウエハー
３２ チップ電極パッド
３３ 四角錐接触端子
３４ 回路配線及び引き出し接続パッド
３５ ＦＰＣ
３６ ガラス基板
４１ チップ選択パッド
４２ 出力ライン
４３ 電源、入力、クロック等の供給ライン
４４ 行セレクタライン
４５ 接触端子
４６ 補正容量
５１ 出力ライン
５２ 電源、入力、クロック等の供給ライン
５３ 出力選択トランジスター
５４ 行セレクタライン
５５ 接触端子
５６ 補正容量
６１ アライメントカメラ
６２ プローブカード保持機構
６３ プローブカード
６４ ウエハーステージ
６５ ＦＰＣ
６６ ウエハー
６７ 接触端子
６８ 超音波振動子

Claims (8)

1. 半導体ウエハー上に形成された複数のチップの電気的特性を一括して測定するためのプローブカードであって、無アルカリガラス基板、ソーダライムガラス基板もしくは透明プラスチック基板と、この基板に配置された上記各チップのボンディングパッドに当接される接触電極と、マトリクス状または１対１に接続された回路配線および外部回路との接点を備えることを特徴とするプローブカード
2. 請求項１記載のプローブカードであって、四角錐バンプを接触端子として備えることを特徴とするプローブカード
3. 回路配線と同時にフォトリソグラフ工程により生成された補正容量を備えることを特徴とする請求項１、２記載のプローブカード
4. 基板上にフォトリソグラフ工程により薄膜トランジスターを形成されることを特徴とする請求項１、２、３記載のプローブカード
5. 複数チップの試験を薄膜トランジスター・スイッチにより順次切り替え走査する回路を有する請求項４記載のプローブカード
6. 半導体ウエハー外形より大きな面積を持ちウエハー範囲外の部分に信号取り出し接続を持つ請求項１，２，３、４、５記載のプローブカード
7. 請求項１，２，３、４、５、６に記載のプローブカードを、被測定物である複数のチップが形成された半導体ウエハー上に位置させる固定手段、上記半導体ウエハーを載置し、上記プローブカードとの位置合わせを行う位置決め手段、上記プローブカードの接触電極を上記各チップのボンディングパッドに対して、均一かつ一定の圧力で接触させる圧着手段、上記チップに上記接触電極から電気信号を印加する信号印加手段、上記チップを加熱または冷却する手段を備えたことを特徴とする試験装置
8. 請求項７に記載の試験装置であって、超音波振動子による接触面酸化膜除去手段を持つことを特徴とする試験装置