JPH11121553A - ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 一時に検査するチップの数を最適化できるウ
ェハ一括型プローブカードおよびそのプローブカードを
用いた半導体装置の検査方法を提供する。 【解決手段】 二次元的に配列された複数のプローブ電
極と、複数のプローブ電極に電気的に接続された多層配
線基板とを備えたプローブカードであって、ウェハ内に
含まれる複数のチップからブロック単位でデータ（Dat
a）を読み出すことができるようにデータ線を配置して
いる。各ブロックａ〜ｊに含まれるチップ数は、測定装
置が一度に検査可能な最大チップ数に近い数に設定さ
れ、ブロック総数を最小化している。その結果、ウェハ
上の全チップを検査するために必要な検査回数を最小に
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウェハ一括型測定
検査のためプローブカードおよびそのプローブカードを
用いた半導体装置の検査方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路装置（以後、「半
導体装置」と称する。）を搭載した電子機器の小型化及
び低価格化の進展は目ざましく、これに伴って、半導体
装置に対する小型化及び低価格化の要求が強くなってい
る。

【０００３】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小型化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態（以後、この状態の半導体装置をベアチップと称
する。）で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。

【０００４】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して１個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。

【０００５】ベアチップに対してウェハ状態で一括して
検査を行なうには、半導体ウェハ上に形成された複数の
半導体チップの電極に電源電圧や信号を同時に印加し、
該複数の半導体チップを動作させる必要がある。このた
めには、非常に多く（通常、数千個以上）のプローブ針
を持つプローブカードを用意する必要があるが、このよ
うにするには、従来のニードル型プローブカードではピ
ン数の点からも価格の点からも対応できない。

【０００６】そこで、ウェハ上の多数のパッド電極に対
してプローブ電極を一括的にコンタクトできるプローブ
カードが提案されている（特開平７−２３１０１９号公
報）。この技術によれば、プローブカードに多数のバン
プを形成し、これらのバンプをプローブ電極として用い
る。

【０００７】

【発明が解決しようとする課題】ウェハ一括型のプロー
ブカードを用いてバーンイン検査などの測定検査を行う
場合、各ウェハに含まれる多数のチップを同時に動作さ
せることになる。バーンイン検査中にチップからデータ
を読み出そうとする場合、測定装置が一度に読み出すこ
とのできるチップ数に限りがある。また、ウェハは円形
であるため、その中に配列されるチップの数は行ごと
に、または列ごとに異なる。このため、同一行（または
同一列）に属するチップごとにデータを読みだそうとす
ると、データ読み出しの対象となるチップの数が行ごと
に（または列ごとに）変化する。このことは、結果的に
データ読み出しの効率を悪化させ、データ読み出しの回
数を増加させることになり、検査時間を増大させる。

【０００８】本発明は上記問題に鑑みてなされたもので
あり、その目的とするところは、一時に検査するチップ
の数を最適化できるウェハ一括型プローブカードおよび
そのプローブカードを用いた半導体装置の検査方法を提
供することにある。

【０００９】

【課題を解決するための手段】本発明のプローブカード
は、二次元的に配列された複数のプローブ電極と、前記
複数のプローブ電極に電気的に接続された多層配線基板
とを備えたプローブカードであって、前記多層配線基板
中の多層配線は、複数のデータ線を含み、前記複数のデ
ータ線は、ウェハ内に含まれる複数のチップから、複数
行に属するチップを含むブロックを含むブロックの単位
で、データを読み出すことができるように配置されてい
る。

【００１０】前記ブロックは、測定装置が一度に測定で
きるチップ数に等しいか又はそれよりも少ない数のチッ
プを含むことが好ましい。

【００１１】前記ブロックの総数は、与えられた数のチ
ップを含むウェハに対して最小化されていることが好ま
しい。

【００１２】一枚の測定対象ウェハに含まれるチップの
数をＸ個、前記ブロックの総数をｍ個、測定装置が一度
に測定できるチップの最大数をｎ個とした場合に、Ｘ＝
ｎ×（ｍ−１）＋ｒ （ｍは自然数、ｒはｎ以下の自然
数）の関係が成り立つことが好ましい。

【００１３】前記プローブ電極はバンプ電極であっても
よい。

【００１４】前記プローブ電極と前記多層配線基板との
間において、前記プローブ電極を前記多層配線に電気的
に接続するための導電性ゴムを備えていてもよい。

【００１５】前記プローブ電極が剛性リングに張力を持
った状態で張られた薄膜上に形成されていてもよい。

【００１６】前記プローブ電極は前記多層配線の少なく
とも一部から形成されていてもよい。

【００１７】本発明の半導体装置の検査方法は、上記プ
ローブカードを用いて行う半導体装置の検査方法であっ
て、前記ウェハ内に含まれる前記複数のチップから前記
ブロック単位でデータを読み出す工程を包含する。

【００１８】

【発明の実施の形態】まず、本発明の理解を容易にする
ため、本発明が適用されるウェハ一括型測定・検査技術
を説明する。

【００１９】図１には、ウェハ上の多数のパッド電極に
対してプローブ電極を一括的にコンタクトできるプロー
ブカード１が示されている。測定・検査の対象となる素
子・回路が形成されたウェハ（例えば直径２００ｍｍの
シリコンウェハ）２は、チップ状に分割されることな
く、そのままの状態でウェハトレイ３上に載置される。
測定・検査に際して、ウェハ２はプローブカード１とウ
ェハトレイ３との間に挟まれる。プローブカード１とウ
ェハトレイ３との間にできる僅かな空間は、シールリン
グ４によって大気からシールされる。その空間を真空バ
ルブ５を介して減圧する（例えば大気圧に比べて２００
ミリトール程度減圧する）ことにより、プローブカード
１は大気圧の力をかりて均等にウェハ２を押圧する。そ
の結果、プローブカード１のプローブ電極は、広いウェ
ハ２の全面にわたって均等な力でウェハ２上のパッド電
極を押圧することができる。プローブカード１上の多数
のプローブ電極がウェハ２上の所定のパッド電極と確実
に接触するためには、接触の前に、プローブカード１と
ウェハ２との間のアライメントを高精度で実行する必要
がある。

【００２０】このようなウェハ一括型の測定・検査技術
によれば、ウェハ２の全面に形成された数千から数万個
以上の多数のパッド電極に対して、プローブカード１に
形成した多数のプローブ電極を同時にしかも確実にコン
タクトさせることができる。

【００２１】図２は、本発明のプローブカード２０の断
面構成例を示している。

【００２２】このプローブカード２０は、測定・検査装
置に電気的に接続されることになる多層配線基板２１
と、バンプ付きポリイミド薄膜２２と、それらの間に設
けられた局在型異方導電性ゴム２３とを少なくとも備え
ている。局在型異方導電性ゴム２３は、多層配線基板２
１の電極配線２１ｂとバンプ付きポリイミド薄膜２２の
バンプ２２ｂとを電気的に接続する弾性部材である。図
２では、上記３つの部材２１〜２３が縦方向に分離され
た状態が示されているが、これらの部材２１〜２３を密
着固定することにより、一枚のプローブカード２０が形
成される。

【００２３】多層配線基板２１としては、ガラス基板２
１ａ上に多層配線２１ｂが形成されたものを使用でき
る。ガラス基板２１ａは、広い面積にわたって高い平坦
性を持つものが比較的容易に作製され得るので好まし
い。また、ガラスの熱膨張係数はシリコンウェハの熱膨
張係数に近いため、ガラスは、特にバーンイン用プロー
ブカードの多層配線基板の材料として好適である。

【００２４】多層配線２１ｂの形成は、公知の薄膜堆積
技術とパターニング技術を用いて行える。たとえば、銅
（Ｃｕ）などの導電性薄膜をスパッタリング法等により
ガラス基板２１ａ上に堆積した後、フォトリソグラフィ
およびエッチング工程で導電性薄膜をパターニングすれ
ば、任意のパターンを持った配線２１ｂを形成すること
ができる。異なるレベルの配線２１ｂは、層間絶縁膜２
１ｃにより分離される。層間絶縁膜２１ｃは、たとえば
ポリイミド薄膜をスピンコート等の方法でガラス基板２
１ａ上に形成することで得られる。多層配線２１ｂは、
面内に二次元的に配列される多数のバンプ（プローブ電
極）２２ｂをプローブカード２０の周辺領域に設けられ
た不図示の接続電極やコネクタにに電気的に接続し、外
部の検査装置や検査回路とプローブ電極２２ｂとの電気
的接続を可能にするものである。

【００２５】バンプ付きポリイミド薄膜２２は、たとえ
ば次のようにして得られる。まず、厚さ１８μｍ程度の
ポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが
二層になった基材に多数の開口部（内径２０〜３０μｍ
程度）を設ける。電解メッキなどの方法を用いて各開口
部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成
する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエ
ッチングで除去すれば、図示されるようなバンプ付きポ
リイミド薄膜２２が得られる。バンプ２２ｂの高さは、
一例としては、約２０μｍ程度である。バンプの横方向
サイズは、４０μｍ程度である。ポリイミド薄膜２２ａ
のどの位置にバンプ２２ｂを形成するかは、測定対象ウ
ェハ２５のどの位置にパッド電極２６が形成されている
かに依存して決定される。

【００２６】局在型異方導電性ゴム２３は、シリコーン
製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定
箇所に導電性粒子２３ｂが配置されており、その箇所で
導通方向（膜厚方向）に鎖状につなげたものである。多
層配線基板２１とバンプ２２ｂとの間に、弾力性を持っ
たゴムを介在させることにより、ウェハ２５上の段差や
ウェハ２５のそりの影響を受けることなく、プローブカ
ード２０のバンプ２２ｂとウェハ２５上の電極２６との
間のコンタクトを確実に実現することができる。

【００２７】このようなプローブカード２０をバーンイ
ン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張
係数（約１６×１０^-6／℃）とウェハ２５の熱膨張係数
（約３×１０^-6／℃）とが異なるため、バーンインのた
めの加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂ
の位置がウェハ２５上のパッド電極２６の位置に対して
横方向にずれてしまう。この位置ズレは、ウェハ２５の
中央部よりも周辺部で大きくなり、ウェハ２５とプロー
ブカード２０との間で正常な電気的コンタクトがとれな
くなる。このような問題を解決するには、特開平７−２
３１０１９号公報に開示されているように、熱膨張係数
がシリコンウェハに近いセラミックリングなどの剛性リ
ング（不図示）にポリイミド薄膜２２ａを張りつけ、そ
のポリイミド薄膜２２ａにあらかじめ張力を与えておく
ことが有効である。この場合、ポリイミド薄膜２２ａを
剛性リングに張りつけてから、バンプ２２ｂを形成する
方がよい。バンプ２２ｂの位置がずれにくいからであ
る。

【００２８】ウェハ２５は、ウェハトレイ２８に配置さ
れる。ウェハ２５を搭載したウェハトレイ２８がプロー
ブカード２０に対して適切な位置にくるようにアライメ
ント工程を行った後、プローブカード２０とウェハトレ
イ２８との間隔が縮小される。その結果、ウェハ２５上
のパッド電極２６とプローブカード２０のバンプ２２ｂ
とが物理的にコンタクトする。前述のように、プローブ
カード２０とウェハトレイ２８との間のシールされた空
間を減圧することにより、各バンプ２２ｂがほぼ均等な
力をもってウェハ２５上のパッド電極２６を押圧するこ
となる。その後、不図示の駆動回路や検査回路からの電
気信号および電源電圧が、プローブカード２０のバンプ
２２を介してウェハ２５上のパッド電極２６に供給され
る。バーンイン検査の場合、プローブカード２０、ウェ
ハ２５およびウェハトレイ２８は、図３に示されるよう
な状態で、一体的にバーンイン装置に挿入され、加熱さ
れる。

【００２９】検査・測定の間、および、その前後におい
て、プローブカード２０、ウェハ２５およびウェハトレ
イ２８は、図３に示されるような状態に維持される。前
述の密閉空間が減圧状態にあるウェハトレイ２８は、プ
ローブカード２０から離脱することなく、これらの部材
は一体的にウェハ２５を狭持している。

【００３０】ウェハ一括型の検査・測定が終了すると、
プローブカード２０とトレイ２８との間にできた密閉空
間の圧力を上昇させ、大気圧程度に回復させる。その結
果、トレイ２８はプローブカード２０から分離され、中
からウェハ２５が取り出される。

【００３１】以下に、図４（ａ）、（ｂ）および図５〜
図８を参照しながら、本発明によるプローブカード、お
よびそのプローブカードを用いたウェハ一括型検査方法
の実施形態を詳細に説明する。

【００３２】図４（ａ）は、ウェハ上に含まれる複数の
半導体集積回路チップ（以下、「チップ」と称する）の
うちの１つのチップ上における入出力用パッド５０〜５
３およびチップ選択信号用パッド５４の配置例を模式的
に示している。この配置はあくまでも一例にすぎない。
なお、本願明細書では、ダイシング等によって最終的に
ウェハから切り出される各チップを、ウェハから切り出
される前の状態においても、「チップ」と称することと
する。一枚のウェハに含まれるチップの数は、ウェハサ
イズとチップサイズとに依存して変化するが、典型的に
は数百個である。

【００３３】図４（ｂ）は、本実施形態にかかるプロー
ブカード上のデータ入出力線５５〜５８およびチップ選
択信号線５９並びにバンプ電極６０の一部について、そ
のレイアウトの一例を示している。図４（ｂ）の各バン
プ６０は、図４（ａ）の入出力用パッド５０〜５３およ
びチップ選択信号用パッド５４にコンタクトするように
配置されている。なお、図４（ｂ）は、バンプ６０およ
び配線５５〜５９をウェハ上のパッド５０〜５３にコン
タクトさせた状態において、プローブカードを透過する
ように見た場合のバンプ６０および配線５５〜５９のレ
イアウトを示している。

【００３４】現実のプローブカード上には、他の配線と
それに接続するバンプも多数設けられている。それら種
類の異なる配線は、相互に短絡しないように絶縁膜を介
して絶縁分離されている。図４（ｂ）のデータ入出力線
５５〜５８はチップ選択信号線５９とは異なるレベルに
形成されており、相互に絶縁分離されている。

【００３５】本実施形態では、図４（ａ）に示すよう
に、チップの内部回路４１内にチップ選択回路４２が設
けられており、このチップ選択回路４２は、チップ選択
信号用パッド５９に接続されている。ウェハ一括型バー
ンイン検査に際しては、ウェハ上のある領域に含まれる
チップのチップ選択回路４２が、それぞれのチップ選択
信号用パッド５４を介して、プローブカード上の共通の
チップ選択線５９からチップ選択信号を受け取る。内部
回路４１と入出力用パッド５０〜５３との間には、出力
回路が設けられるが、図４（ａ）では簡単化のため出力
回路は図示されていない。

【００３６】本実施形態では、ウェハ内のチップを図５
の実線で区画されるブロックに分け、各ブロックに含ま
れるチップには共通のチップ選択信号を供給するように
プローブカードを構成している。図６は、図５のブロッ
クをわかりやすく示している。本実施形態では、一枚の
ウェハ内に含まれる１４０個のチップを１０個のブロッ
クａ〜ｊに分けているので、各ブロックａ〜ｊには、複
数の行に属する１４個のチップが含まれることになる。

【００３７】ブロックａ〜ｊのうちの１つのブロックを
選択することによって、そのブロックに含まれるすべて
のチップのデータを一斉に読み出すことができる。例え
ば、ブロックｂに含まれるチップからデータを読み出す
場合を例にとり、そのために使用されるデータ入出力線
のレイアウトを図７に示す。図７は、ブロックｂ内のチ
ップからデータを読み出す際に使用されるデータ入出力
線のレイアウト例を示している。図７は、簡単化のた
め、各チップに対して１本のデータ入出力線が接続して
いるように記載されているが、本実施形態では、図４
（ｂ）に示すように、各チップに４本のデータ入出力線
５５〜５８を接続している。また、図７では、各データ
入出力線が図中のＹ方向に沿って延びているが、Ｘ方向
に沿って延びるように配置しても良い。チップのどの部
分にどのようにパッドが配置されるかなどに応じて、最
適なレイアウトは変化する。

【００３８】図８は、ブロックｂに含まれるチップにチ
ップ選択信号を供給するために使用されるチップ選択信
号線のレイアウト例を示している。同じブロックに含ま
れる複数のチップの各々に対して別々のデータ入出力線
が接続されるのに対して、チップ選択信号線は各チップ
に共通に接続されてもよい。その結果、そのチップ選択
信号線にチップ選択信号を印加すると、対応するブロッ
ク（例えばブロックｂ）に含まれるチップを一斉に動作
させることができる。

【００３９】このような構成を採用することによって、
ウェハ内の多数のチップからいくつかのチップ群を選択
し、選択したチップ群に対して、データ入出力などの各
種の動作を一斉に実行させることができる。しかも、同
時選択可能なチップの数が、本実施形態では、等しい数
（１４個）に設定されている。ここで、重要な点は、こ
のチップ数が、バーンイン検査装置などの装置が一度に
読み出すことのできる最大チップ数に等しいか、また
は、最大チップ数よりも少なく、かつ、最大チップ数に
近い値に設定されていることである。一つのブロックに
含めるべきチップの数が最大チップ数よりも小さく設定
されることは当然のこととして、チップ数を最大チップ
数に近い値に設定するのは、一枚のウェハに含まれるす
べてのチップに対して、できるだけ少ない回数でデータ
読み出しを実行するためである。測定検査装置が一度に
測定できる最大チップ数は、各チップから読み出される
データのビット幅にも依存する。図４（ａ）および
（ｂ）に示す例では、各チップが４個のデータ入出力用
パッド電極を備えており、それに応じて、プローブカー
ド上のデータ入出力線の数も４本になっている。また、
その例では、データの入力と出力とをデータ入出力線を
用いて実行しているが、本発明は、このような場合に限
定されるものではない。チップの構成によっては、デー
タ入力線とデータ出力線とを別個に設けることになる。

【００４０】測定装置によっては、上述の最大チップ数
が２０個となる場合がある。この場合において、１４０
個のチップを検査対象とするとき、１４０個のチップを
７つのブロックに分割して検査を行うことが最も好まし
い。この場合において、チップの数が１４１個から１６
０個の範囲内にあるウェハを検査対象とするとき、ブロ
ック数は８つにするのが最も好ましい。そのとき、７つ
のブロックにはそれぞれ２０個のチップを割り当て、他
の１つのブロックには残りのチップ（１個から２０個）
を割り当ててもいい。また、可能ならば、各ブロックに
含まれるチップ数を１７個から２０個の範囲でばらつか
せても良い。重要な点は、９つ以上のブロックに分けな
いことである。９つ以上のブロックにわけると、８つの
ブロックにわける場合よりも、検査回数が余分に１回増
えるからである。

【００４１】今、一枚のウェハに含まれるチップの総数
をＸ個、測定装置で一度に測定できるチップの最大数を
ｎ個とした場合に、Ｘ＝ｎ×（ｍ−１）＋ｒ （ｍは自
然数、ｒはｎ以下の自然数）が成立したとする。この場
合、ブロックの総数をｍ個にすることが最も好ましい。
逆に、各ブロック内のチップ数をｎ個以下にしながら、
ブロックの総数がｍ個となるようにブロック分けが行わ
れていれば、検査回数は最小化されるので、各ブロック
の具体的な平面レイアウトは任意である。図５および図
６に示すレイアウトは、あくまでもブロック分けの一例
に過ぎない。

【００４２】なお、各ブロックに含まれるチップに対し
て、厳密な意味で「同時に」動作を開始させる必要はな
い。同一ブロック内のチップ間で、動作開始時刻に僅か
の遅れ（例えば数十ナノ秒程度の遅れ）を生じさせても
良い。そのような遅れは、チップ動作開始直後に多数の
チップを流れる電流のピーク値を低減するために好まし
い場合がある。

【００４３】図２に示すプローブカードの一例では、局
在型異方導電性ゴム２３を用いて、多層配線基板中の多
層配線とバンプとを電気的に接続しているが、局在型異
方導電性ゴム２３を用いることなく、直接に、多層配線
とバンプとを接触させても良い。また、逆に、測定対象
のウェハ上にバンプを形成しておけば、プローブカード
の側にバンプを形成する必要もなくなる。その場合は、
プローブカードの局在型異方導電性ゴム２３の先端部分
を、ウェハ上のバンプに押圧するようにすれば、ウェハ
一括型測定・検査が実行できる。また、局在型異方導電
性ゴム２３を用いることなく、多層配線基板の多層配線
を直接にウェハ上のバンプにコンタクトさせても良い。

【００４４】

【発明の効果】本発明によれば、ウェハ内に含まれる複
数のチップから、ブロック単位でデータを読み出すこと
ができるので、一度に測定できるチップの数を装置の限
界レベルに近い状態で各回の検査を行える。このため、
与えられたウェハ及び測定装置の性能のもとで検査回数
を最小化できる。また、ブロック単位でデータを読み出
せるようにデータ線をプローブカード上に配するため、
結果的に、各データ線の距離が短縮される。そのため、
信号遅延が少なくなり、高速で検査を行うことが可能に
なる。

【図面の簡単な説明】

【図１】ウェハ一括型の測定・検査技術を説明するため
の斜視図。

【図２】ウェハ一括型の測定・検査技術に用いられるプ
ローブカード、ウェハおよびウェハトレイの構成を示す
断面図。

【図３】測定時におけるプローブカード、ウェハおよび
ウェハトレイの関係を示す断面図。

【図４】（ａ）は、ウェハ上に含まれるチップ上におけ
る入出力用パッドおよびチップ選択信号用パッドの配置
例を模式的に示す平面レイアウト図、（ｂ）は、本実施
形態にかかるプローブカード上のデータ入出力線および
チップ選択信号線並びにバンプ電極の一部の平面レイア
ウト図。

【図５】本発明の実施形態にかかるウェハ上のチップと
そのブロックとの関係を示す平面図。

【図６】図５のブロックを明瞭に示す平面図。

【図７】ブロックｂに含まれるチップからデータを読み
出す時に使用されるデータ線の平面レイアウト図。

【図８】ブロックｂに含まれるチップにチップ選択信号
を供給するために使用されるチップ選択信号線の平面レ
イアウト図。

【符号の説明】

１ プローブカード ２ ウェハ（例えば直径２００ｍｍのシリコンウェ
ハ） ３ ウェハトレイ ４ シールリング ５ 真空バルブ ２０ プローブカード ２１ 多層配線基板 ２１ａ ガラス基板 ２１ｂ 電極配線 ２１ｃ 層間絶縁膜 ２２ バンプ付きポリイミド薄膜 ２２ａ ポリイミド薄膜 ２２ｂ バンプ ２３ 局在型異方導電性ゴム ２５ ウェハ ２６ パッド電極 ２８ ウェハトレイ ５０〜５３ 入出力用パッド ５４ チップ選択信号用パッド ５５〜５９ プローブカード上の配線

Claims (9)

【特許請求の範囲】
1. 【請求項１】 二次元的に配列された複数のプローブ電
   極と、 前記複数のプローブ電極に電気的に接続された多層配線
   基板とを備えたプローブカードであって、 前記多層配線基板中の多層配線は、複数のデータ線を含
   み、前記複数のデータ線は、ウェハ内に含まれる複数の
   チップから、複数行に属するチップを含むブロックを含
   むブロックの単位で、データを読み出すことができるよ
   うに配置されていることを特徴とするプローブカード。
2. 【請求項２】 前記ブロックは、測定装置が一度に測定
   できるチップ数に等しいか又はそれよりも少ない数のチ
   ップを含むことを特徴とする請求項１記載のプローブカ
   ード。
3. 【請求項３】 前記ブロックの総数は、与えられた数の
   チップを含むウェハに対して最小化されていることを特
   徴とする請求項２記載のプローブカード。
4. 【請求項４】 一枚の測定対象ウェハに含まれるチップ
   の数をＸ個、前記ブロックの総数をｍ個、測定装置が一
   度に測定できるチップの最大数をｎ個とした場合に、Ｘ
   ＝ｎ×（ｍ−１）＋ｒ （ｍは自然数、ｒはｎ以下の自
   然数）の関係が成り立つことを特徴とする請求項２記載
   のプローブカード。
5. 【請求項５】 前記プローブ電極がバンプ電極であるこ
   とを特徴とする請求項１から４のいずれかに記載のプロ
   ーブカード。
6. 【請求項６】 前記プローブ電極と前記多層配線基板と
   の間において、前記プローブ電極を前記多層配線に電気
   的に接続するための導電性ゴムを備えていることを特徴
   とする請求項５記載のプローブカード。
7. 【請求項７】 前記プローブ電極が剛性リングに張力を
   持った状態で張られた薄膜上に形成されていることを特
   徴とする請求項５記載のプローブカード。
8. 【請求項８】 前記プローブ電極は前記多層配線の少な
   くとも一部から形成されていることを特徴とする請求項
   １から４のいずれかに記載のプローブカード。
9. 【請求項９】 請求項１から８のいずれかに記載のプロ
   ーブカードを用いて行う半導体装置の検査方法であっ
   て、 前記ウェハ内に含まれる前記複数のチップから前記ブロ
   ックの単位でデータを読み出す工程を包含することを特
   徴とする半導体装置の検査方法。