JP2007287827A - プローブカード及び半導体ウエハ測定方法 - Google Patents
プローブカード及び半導体ウエハ測定方法 Download PDFInfo
- Publication number
- JP2007287827A JP2007287827A JP2006111741A JP2006111741A JP2007287827A JP 2007287827 A JP2007287827 A JP 2007287827A JP 2006111741 A JP2006111741 A JP 2006111741A JP 2006111741 A JP2006111741 A JP 2006111741A JP 2007287827 A JP2007287827 A JP 2007287827A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- region
- pair
- measurement
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1206—Location of test circuitry on chip or wafer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 本発明のプローブカードは、各チップに対応するプローブを複数備えた領域を複数の領域に分割する。分割された一対の領域へのテスト信号を切り替え、一対の領域の一方領域にテスト信号を供給する。テスタ信号を切り替えることでプローブカードの測定対象を半導体ウエハのチップ配置に合わせて切り替えることで、周辺部の無駄な部分がなくなり測定効率が効上する。
【選択図】 図1
Description
11 プローブカード
12 テスタ信号
13,14 リレー
A1,A2,B1,B2,C1,C2,D1,D2 切り替え領域
Claims (8)
- 半導体ウエハ測定に使用されるプローブカードにおいて、各チップに対応するプローブを複数備えた領域を、少なくとも一対の領域を含む複数の領域に分割し、前記一対の領域間へのテスト信号を切り替え、前記一対の領域の一方領域にテスト信号を供給することを特徴とするプローブカード。
- 前記一対の領域のそれぞれの領域には、ほぼ同数のチップに対応するプローブが設けられていることを特徴とする請求項1に記載のプローブカード。
- 前記一対の領域の1つの領域はプローブが設けられた領域の周辺領域であり、前記一対の領域の残りの領域は対向する反対側の領域にあることを特徴とする請求項1に記載のプローブカード。
- 前記一対の領域の1つの領域に設けられたプローブは、半導体ウエハの周辺部に設けられたチップの配置と相似した形状に配置されることを特徴とする請求項3に記載のプローブカード。
- 前記プローブを複数備えた領域は多角形状であり、その周辺には凸状にプローブが設けられた領域を有することを特徴とする請求項1に記載のプローブカード。
- 前記一対の領域間へのテスト信号の切り替えはリレーにより行われ、前記一対の領域の一方のみにテスト信号を供給し、他方の領域には供給しないことを特徴とする請求項1に記載のプローブカード。
- 前記プローブを複数備えた領域は、テスト信号が切り替えられる少なくとも一対の領域と、テスト信号が切り替えられない領域との複数の領域に分割することを特徴とする請求項1に記載のプローブカード。
- 請求項1乃至7のいずれかに記載のプローブカードを用いて、測定対象を半導体ウエハに搭載されたチップ配置に合わせ切り替え、測定することを特徴とする半導体ウエハ測定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111741A JP5451958B2 (ja) | 2006-04-14 | 2006-04-14 | プローブカード及び半導体ウエハ測定方法 |
US11/785,112 US20070241765A1 (en) | 2006-04-14 | 2007-04-16 | Probe card and measuring method for semiconductor wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111741A JP5451958B2 (ja) | 2006-04-14 | 2006-04-14 | プローブカード及び半導体ウエハ測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287827A true JP2007287827A (ja) | 2007-11-01 |
JP5451958B2 JP5451958B2 (ja) | 2014-03-26 |
Family
ID=38604247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111741A Expired - Fee Related JP5451958B2 (ja) | 2006-04-14 | 2006-04-14 | プローブカード及び半導体ウエハ測定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070241765A1 (ja) |
JP (1) | JP5451958B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6246540A (ja) * | 1985-08-26 | 1987-02-28 | Hitachi Ltd | 測定方法および装置 |
JPH04262549A (ja) * | 1991-02-18 | 1992-09-17 | Nec Kyushu Ltd | 半導体ウェーハの測定方法 |
JPH07235572A (ja) * | 1993-12-27 | 1995-09-05 | Tokyo Electron Ltd | 半導体ウエハのプロービング方法 |
JPH11121553A (ja) * | 1997-10-20 | 1999-04-30 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 |
JP2003297887A (ja) * | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体検査装置 |
JP2004288672A (ja) * | 2003-03-19 | 2004-10-14 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2005136302A (ja) * | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970010656B1 (ko) * | 1992-09-01 | 1997-06-30 | 마쯔시다 덴기 산교 가부시끼가이샤 | 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드 |
JPH0763788A (ja) * | 1993-08-21 | 1995-03-10 | Hewlett Packard Co <Hp> | プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 |
US6551844B1 (en) * | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
US6076179A (en) * | 1997-01-29 | 2000-06-13 | Altera Corporation | Method and apparatus of increasing the vector rate of a digital test system |
US6912778B2 (en) * | 2001-07-19 | 2005-07-05 | Micron Technology, Inc. | Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices |
US6967557B2 (en) * | 2003-08-26 | 2005-11-22 | International Business Machines Corporation | Wafer test space transformer |
US7154285B2 (en) * | 2004-09-30 | 2006-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for providing PCB layout for probe card |
-
2006
- 2006-04-14 JP JP2006111741A patent/JP5451958B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-16 US US11/785,112 patent/US20070241765A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6246540A (ja) * | 1985-08-26 | 1987-02-28 | Hitachi Ltd | 測定方法および装置 |
JPH04262549A (ja) * | 1991-02-18 | 1992-09-17 | Nec Kyushu Ltd | 半導体ウェーハの測定方法 |
JPH07235572A (ja) * | 1993-12-27 | 1995-09-05 | Tokyo Electron Ltd | 半導体ウエハのプロービング方法 |
JPH11121553A (ja) * | 1997-10-20 | 1999-04-30 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 |
JP2003297887A (ja) * | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体検査装置 |
JP2004288672A (ja) * | 2003-03-19 | 2004-10-14 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2005136302A (ja) * | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070241765A1 (en) | 2007-10-18 |
JP5451958B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008527328A (ja) | プローブヘッドアレイ | |
US20130275824A1 (en) | Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test | |
JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
JP2007263866A (ja) | 半導体集積回路及びそのテスト方法 | |
JP2003307545A (ja) | 半導体検査装置、半導体集積回路装置、検査方法および製造方法 | |
CN109633417B (zh) | 多芯片同测结构及方法 | |
JP4662721B2 (ja) | スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法 | |
JP5451958B2 (ja) | プローブカード及び半導体ウエハ測定方法 | |
US8614589B2 (en) | Method of fabricating semiconductor device | |
JP2007250691A (ja) | プローブカード、プローブカードの設計方法及びテスト方法 | |
US6710616B1 (en) | Wafer level dynamic burn-in | |
KR100467913B1 (ko) | 반도체장치 및 그 검사장치 | |
TWI476418B (zh) | 半導體測試系統與方法 | |
JPH07201935A (ja) | プローブカード及び検査方法 | |
JP2011226809A (ja) | 半導体試験方法および半導体試験システム | |
JP2006196711A (ja) | 半導体集積回路、プローブカードおよび半導体集積回路の試験方法 | |
JP2007208046A (ja) | 半導体装置の試験方法 | |
KR100842909B1 (ko) | 번-인 테스트의 스캔 방법 | |
JP2006145402A (ja) | 半導体集積回路の同時測定方法 | |
Wang et al. | Testing of Interposer-Based 2.5 D Integrated Circuits: Challenges and Solutions | |
JP2001308152A (ja) | 半導体ウエハ及びその試験方法 | |
JP2004279348A (ja) | テスト容易化回路、および検査方法 | |
JP2009283515A (ja) | 半導体集積回路 | |
JP2004146415A (ja) | 半導体検査装置及び半導体の検査方法 | |
JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |