TWI476418B - 半導體測試系統與方法 - Google Patents

半導體測試系統與方法 Download PDF

Info

Publication number
TWI476418B
TWI476418B TW098121608A TW98121608A TWI476418B TW I476418 B TWI476418 B TW I476418B TW 098121608 A TW098121608 A TW 098121608A TW 98121608 A TW98121608 A TW 98121608A TW I476418 B TWI476418 B TW I476418B
Authority
TW
Taiwan
Prior art keywords
devices
subset
tests
test
connections
Prior art date
Application number
TW098121608A
Other languages
English (en)
Other versions
TW201040555A (en
Inventor
James Paul Walsh
Original Assignee
Cambridge Silicon Radio Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Silicon Radio Ltd filed Critical Cambridge Silicon Radio Ltd
Publication of TW201040555A publication Critical patent/TW201040555A/zh
Application granted granted Critical
Publication of TWI476418B publication Critical patent/TWI476418B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167Testing of combined analog and digital circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies

Description

半導體測試系統與方法 發明領域
本發明係有關於半導體裝置之測試,且更特別在於例如位於一晶圓上之多個半導體裝置的測試。
發明背景
半導體裝置係以包含多個裝置之晶圓的形式加以製造。一典型晶圓可能包括數千個裝置,該等晶圓係加以切割成個別的晶粒,以供最終封裝之用。
裝置之測試通常係在晶圓切割以前進行,因為處理一單獨晶圓較個別的晶粒更為方便進行測試。裝置亦能夠在封裝之後進行測試。
測試係使用自動測試設備(ATE)加以實行,該設備與一裝置處理器或是晶圓探針結合,與各個欲進行測試之裝置相接觸,並實行所需的測試。與裝置相接觸能夠藉著位於一測試頭上之探針或插銷或是一插槽接觸到位於裝置上之襯墊或銲料球加以達成。實用上考慮將測試限制在位於一晶圓上之該等裝置其中一者,或是同時測試一非常小量的子集。現有的ATE具有充足的資源(電源供應、訊號來源、資料獲取通道),能夠同時測試8或16個裝置。該ATE依序與裝置相接觸,典型係移動晶圓,以便依序測試各個裝置。
ATE一般提供一組標準之來源與量測系統,其使用一探針卡作為與進行測試之一特定裝置的界面。此一系統能夠使用標準ATE測試多個裝置設計,而無須重新設計整個系統。探針卡係為連接標準ATE接頭以及進行測試之裝置的特定輸入與輸出之間的界面板。
ATE之資源能夠加以構造成以一最適合進行測試之特定裝置的方式加以使用。如此係藉著探針卡以及控制該ATE之操作的軟體加以達成。該等資源能夠同時用以測試各個裝置,或是以探針卡加以接觸之一裝置子集(典型為8或16個裝置)。因此,對於位於一晶圓上之一特定數量的裝置而言,測試時間便會縮短。能夠進行平行測試之裝置數量係由ATE的資源加以限制。增加ATE能夠使用之資源一般而言係極為昂貴,且對於改進測試時間而言並不能提供一種有效率的解決方法。
測試時間能夠藉著在各個裝置上同時實行兩個或更多測試而縮短。例如,能夠同時進行射頻(RF)測試作為數位測試。
然而,能夠同時進行之測試次數係由裝置中的資源衝突所限制,從而限制了測試時間的減少效果。
因此,對於一種能夠縮短測試時間而無須使ATE增加資源之測試系統係具有需求。
發明概要
此概要係提供用以導入一簡化形式觀念之選擇,其進一步描述於下述詳細說明之中。此概要並非旨在指定申請專利主題項目之關鍵特徵或是基礎特徵,且此概要亦並非旨在用以作為判定本申請專利主題項目之範疇的協助。
本發明提供一種測試半導體裝置之方法,該方法包含之步驟為產生第一組之電子連接到第一組裝置,以便能夠在該組裝置上進行第一組測試;且同時產生一第二組之電子連接到一第二組裝置,以便能夠在該第二組裝置上進行第二組測試;其中該第一與第二組測試並不相同,且在第一組裝置上進行第一組測試之同時於第二組裝置上進行第二組測試。
本發明亦提供一種接觸裝置,用以使測試設備與半導體裝置之間產生接觸,其包含第一組測試位置,用以與第一組裝置之各個裝置產生第一組電子接觸,該第一組電子接觸便能夠在第一組裝置上進行一第一組測試;以及一第二組測試位置,用以同時與第二組裝置之各個裝置產生第二組電子接觸,該第二組電子接觸便能夠在第二組裝置上進行一第二組測試,其中該第一與第二組測試並不相同,且該第一與第二組裝置並無重疊。
該方法之步驟能夠重複數次,其中對於各個重複步驟而言,形成第一組與第二組裝置之裝置並不相同。
第一組與第二組測試可為分離測試。
該方法能夠進一步包含之步驟為儲存與測試結果有關之資料。
該方法能夠進一步包含之步驟為使各個裝置上所進行之第一組與第二組測試資料產生關連。
該等裝置能夠位於一晶圓上,且該晶圓可為一裸晶圓。
該等裝置可為晶圓級晶片規模封裝(WLCSP)裝置或是經封裝之裝置。
該接觸裝置可為一探針卡或是位於一晶圓上之接觸裝置。
該等裝置可為WLCSP裝置。
該晶圓可為一裸晶圓。
接觸裝置可為一裝置界面板,用以接觸封裝裝置。
本發明亦提供包含該接觸裝置之自動測試設備。
該自動測試設備能夠進一步包含構件,以便使晶圓相對於探針卡移動,以改變包含第一組與第二組裝置之晶圓的裝置。
該自動測試設備能夠進一步包含處理裝備,以便使各個裝置之第一組與第二組測試的結果產生關連。
如同熟諳此技藝之人士所能體認者,若合適則能夠結合較佳的特徵,且能夠與本發明之任何樣態加以結合。
圖式簡單說明
第1圖顯示一習用探針卡之接觸位置的一概略圖;第2圖顯示根據本發明之一實施例的一探針卡之接觸位置的一概略圖;第3圖顯示一習用的測試方法;第4圖顯示使用兩排接觸位置之一測試方法的一流程圖;第5圖顯示一習用探針卡之接觸位置的一概略圖;且 第6圖顯示一具有兩排接觸位置之探針卡的接觸位置之一概略圖。
詳細說明
以下僅以範例方式,描述本發明之實施例。這些範例表示申請者目前所知能夠實行本發明之最佳方法,儘管其並非能夠達成本發明的僅有方法。該說明提出範例之功能,以及用以構成與操作該範例的步驟順序。然而,不同範例能夠完成相同或相等的功能與順序。
第1圖顯示藉由一用以同時測試8個裝置之典型探針卡加以接觸的裝置位置之一概略圖。各個方塊10~17代表即將產生接觸用以進行測試之一裝置。移動探針卡或晶圓,以致於依序接觸該晶圓之各裝置。探針卡將8個裝置其中每個裝置連接到ATE之資源,以致於對各個裝置供應電力與訊號,且該等裝置之輸出係連接到ATE的適當測量儀器。該ATE係經過程式控制,以便對各裝置提供預定電力以及刺激,並對於各裝置進行量測,以確認其性能。各個裝置典型需要大量連接,且探針卡之設計係為一挑戰性工作,以確保所有的訊號正確地按路線傳到目的地與自其目的地傳出。所顯示之幾何佈置係為一種普遍的佈置,用以有助於訊號之路由,但本發明與接觸裝置之任何特定的幾何佈置無關。
第2圖顯示藉由根據本發明之一實施例的一探針卡加以接觸的裝置位置之一概略圖。該探針卡係設計用以與16 個裝置相接觸,將該等裝置分成兩排裝置(第1排包含裝置200~207,且第2排包含裝置210~217)。僅對於各個裝置之連接的一子集進行連接,以致於在該裝置上僅能夠進行整體測試之一子集。例如,第1排之裝置200~207能夠進行連接,以致於能夠進行內建自我測試(BIST)以及RF測試,而第2排之裝置210~217能夠進行連接,以致於能夠進行連續性、數位與類比測試。確切進行的連接係根據裝置之需求以及各排欲進行的特別測試而定。某些連接,例如直流(DC)電力連接對於兩排裝置而言都會進行,因為兩排裝置皆需要進行該測試。
與第1圖之8裝置探針卡相比,連接到ATE之裝置數量變成兩倍,但是由於各個裝置僅進行一分離子集之連接,故ATE電力並非同樣倍增。如先前所述,某些連接對於兩排裝置而言皆須進行,因此資源需求的確會增加,但並非變成兩倍。
第2圖之探針卡設計藉由使用以下所說明之方法,藉著增加欲進行同時測試的數量,而能夠改進測試速度。如先前所說明,能夠在一單獨裝置上同時進行之測試其限制條件為各個裝置的資源以及運作。然而,由於第2圖之探針卡,不同的測試係在不同的裝置上進行,從而使原本在單一裝置上進行會產生衝突的測試能夠同時進行。因此與先前技藝系統相較,便能夠得到縮短測試時間的結果。
第3圖顯示用於一先前技藝系統之測試方法論的一流程圖,其中在各個裝置上進行四種測試。
在區塊300係實行一連續性測試。於區塊301以及302,一射頻內建自我測試(RF BiST)與一類比測試係平行進行,由於其資源並不衝突,從而能夠同時進行測試。在區塊303與304係依序進行數位以及快閃記憶體測試,因為其資源衝突,使得無法同時進行該等測試。假設各個測試佔用一單位時間(事實上不同的測試會佔用不同的時間,但此簡單範例係用以展示所能減少的時間),則第3圖的該等測試佔用了4個單位時間。
第4圖顯示與在第3圖中進行相同之測試,但使用第2圖之探針卡進行測試的一流程圖。在區塊400係於第一排中之裝置上進行連續性測試,在此同時,於區塊401與402係進行第二排之裝置的BiST以及類比測試。接著在區塊403與404,則分別在第一排與第二排之裝置上進行數位與快閃記憶體測試。
此時,各排之裝置已經進行過部分的測試,且欲完成各裝置之測試,則必須將其連接到另一排。在邏輯方面的最簡單實行方法方面係將兩排裝置互換,並進行另一半的測試。在進行過第二階段之後,16個裝置中之各裝置皆經過完整測試,而總測試時間僅有8個單位時間(假設條件與先前所述相同)加上在兩個階段之間重新定位探針卡的時間,該時間與測試時間相較係非常短暫。因此進行測試之裝置數量便能倍增,而測試時間則不會倍增,從而增加測試效率。
實際上將連接到第一與第二排之裝置交換之邏輯上簡 單的方法並不可行,因為必須使探針卡或晶圓旋轉,如此會使連接無法符合。從而必須設計一探測圖案,使得各個能夠藉由該探針卡之兩排中的一位置加以連接。對於各裝置能夠藉由兩排加以連接之需求可能致使增加探針卡/晶圓位置的數量,其中並非所有的測試位置皆會使用到,但如此增加位置數量僅對於整體方法所達成的時間減縮造成小部分的抵銷而已。
此現象係顯示於第5圖與第6圖中,該等圖式顯示以一簡單方式加以佈置之裝置的概略圖。晶圓上之裝置佈置係更為複雜,但此簡單構造係說明其原理。各班點標示出一裝置之中心,且連續輪廓表示在各個位置中藉由探針卡加以接觸之裝置。
第5圖顯示用於一習用探針卡之系列位置,其與兩個裝置相接觸,並且根據第3圖之流程圖同時測試那些裝置,需要8個位置以測試全部的16個裝置,各個位置會佔用4個單位時間。因此總測試時間係為32個單位,另外再加上探針卡在各個位置之間進行7次移動所佔用的時間。
第6圖用於顯示根據第2圖所構造之一探針卡的系列位置。為了以第一與第二排探測每個裝置,第一與最後位置僅會接觸兩個裝置。總共使用9個位置,在每個位置中各需要2個單位時間進行測試。因此總測試時間係為18個單位,另外再加上探針卡移動8次所佔用的時間。與測試時間相較,探針卡移動時間相當微小,故因此減少14個單元之測試時間較探針卡增加1次移動所增加的時間多出甚多。例如,對於一個2000個裝置之晶圓而言,使用一習用系統之總測試時間約為40分鐘左右,其中僅包含3分鐘的移動時間。
第5、6圖之範例係用於單獨裝置與探針佈置,且對於實際上佈置而言,習用的探針卡亦會使用該等位置,其中僅會使用到某些的裝置接觸位置。
藉著增加能夠同時進行測試的數量,先前所述之探針卡佈置以及測試方法因此能夠顯著地縮短測試時間。實際縮短之測試時間強烈地依照能夠同時進行的測試以及為確保每個位置係藉由兩排加以探測所需要之部分接觸點的數量而定。
範例設定上述假設,也就是說,所有的測試係佔用掉相同長度的時間,且能夠完全同時加以進行,如此假設在實際上可能並非如此,故測試時間之縮短可能不如範例中所顯示般的顯著。測試構造之最佳化係以與習用探針卡設計相同之方式加以進行,藉以計算進行包含所有測試之最有效率的方法。
上述範例使用兩排裝置,但該原理亦能夠適用於兩排以上的裝置。例如,能夠使用三排裝置,各排裝置係進行連接,以便在連接裝置上實行不同的測試。同樣地,每排中有8個位置係僅作為範例,且能夠使用任何數目的位置,依照ATE中能夠利用的資源以及各個裝置上所需進行的測試而定。
探針卡之裝置接點的幾何佈置能夠根據欲進行測試之特定晶圓佈置、裝置之佈置,或者是對於探針卡上之訊號的有效路由而定。圖式中所顯示之接點係僅作為範例,且絕非限制本發明所考量之佈置,本發明係適用於任何與所有的佈置。裝置接點圖案之最佳化係根據與習用探針卡所使用相同的原理加以進行。
根據本發明之探針卡能夠提出較簡單的路由與設計問題,因為連接到各個裝置位置之數量減少,從而降低探針卡中之接頭的密度。
在進行測試期間典型會產生一晶圓地圖,其與晶圓上之裝置的測試結果有關。由於在各個裝置上進行之測試並未完成,直到裝置藉由兩排接點完成檢查為止,用以蒐集、編譯以及分析測試資料之系統可能需要修正,以致於使其能夠正確地紀錄與比對來自於兩排接點的資料。
有關於使用探針卡「接觸」裝置之用語,其係用於藉由任何適當的方式對一裝置進行一組電子連接的環境。如此可為藉由探針卡上之襯墊與WLCSP裝置上的銲料凸塊或銲料球相接觸,或者是使探針與未封裝裝置上之晶圓表面上的接觸襯墊相接觸。
欲進行測試的範例係提供僅作為範例之用,且無論相關的實際進行測試為何,本發明之原理皆能夠應用。同樣地,第一排與第二排之間的資源分佈係提供僅作為範例之用,無論使用之分佈為何,本發明之原理皆能夠應用。資源之分佈係依照ATE之容量以及最為符合欲進行的各種測試加以選擇,以致於能夠在最短容許時間內進行所有的測試。
與習用測試相同,一旦裝置無法通過一測試,則對於一特定裝置之測試程序便能夠停止。如果一裝置無法通過第一排接點施加到該裝置之其中一測試,則該裝置便能夠略過藉由第二排接點所進行的測試。
將接點排描述為「第一」以及「第二」並非旨在以該順序將接點排施加到各個裝置。依照晶圓佈置以及探針卡位置之移動,對於某些欲進行測試之裝置而言,首先藉由第二排進行測試,且接著藉由第一排進行測試可能更有效率。同樣地,一特定裝置並不需要立即依序藉由第一與第二排接點進行測試。在藉由第一排接點進行測試之後,一些其他的裝置能夠在探針卡返回以便施加第二排接點到裝置之前進行測試。
上述說明原則上係用於測試進行切割之前的WLCSP裝置之環境,但藉著簡單地修改接觸封裝裝置之設備,而並非修改位於晶圓上的裝置,所描述之原則同樣能夠適用於經過封裝的裝置。例如,能夠使用一裝置處理器以及一裝置界面板,以處理與接觸裝置。同樣地,藉由晶圓探針接點的適當修改,該等技術同樣能夠適用於位於一晶圓上之WLCSP裝置以及位於一裸晶圓上的裝置。
文中使用並存地與同時地及其同源字之處,其係用以描述程序或步驟之間有某種程度的重疊,且並非旨在建議該等程序係確實在相同時段進行,亦非表示其在相同時間開始或結束。
申請者藉此分別揭露每個文中所述的個別特性以及兩種或更多此等特性的任何組合,揭露程度係使得熟諳此技藝之人士整體上能夠鑑於普遍常識而基於此說明書實行此等特性或組合,無關乎此等特性或特性組合是否解決文中所述的任何問題,且不會限制申請專利範圍的範疇。申請者指出本發明之樣態能夠包含任何此個別特性或是特性組合。就先前所述而論,對於熟諳此技藝之人士而言,將會顯而易見的是,能夠在本發明之範疇內進行各種不同的修改。
對於熟諳此技藝之人士而言,文中所指出的任何範圍或裝置數值能夠延伸或更改,而不會喪失有效的需求。
能夠理解到的是,以上所述之益處與優點可能有關於一實施例,或者能夠有關於數個實施例。該等實施例並非限定於那些能夠解決任何或所有敘述的問題之實施例,或者是限定於那些具有任何或所有敘述的益處與優點的實施例。
任何參考「一個」項目之字眼係表示一個或更多的那些項目。文中所使用之術語「包含」係表示包括方法區塊或是指出的元件,但是並未包含與排除清單之此等區塊或元件以及一方法或設備能夠包含額外的區塊或元件。
文中所述之方法的步驟能夠以任何適當順序加以實行,或者是適當時能夠同時地實行。此外,個別的區塊能夠由任何的方法刪除,而不會脫離文中所描述之主題的精神與範疇。以上所述之範例的任何樣態能夠與所述的任何其他範例之樣態相結合,以形成進一步的範例,而不會喪失效果需求。
將會理解到的是,一較佳實施例之以上說明係僅作為範例之用,且對於熟諳此技藝之人士而言,能夠進行各種不同的修改。儘管以上已經以某程度之特定性,或者是參考一個或更多的實施例描述過許多實施例。熟諳此技藝之人士能夠對於揭露實施例進行各種改變,而不會脫離本發明之精神與範疇。
10...欲進行測試之裝置
11...欲進行測試之裝置
12...欲進行測試之裝置
13...欲進行測試之裝置
14...欲進行測試之裝置
15...欲進行測試之裝置
16...欲進行測試之裝置
17...欲進行測試之裝置
200...第一排裝置
201...第一排裝置
202...第一排裝置
203...第一排裝置
204...第一排裝置
205...第一排裝置
206...第一排裝置
207...第一排裝置
210...第二排裝置
211...第二排裝置
212...第二排裝置
213...第二排裝置
214...第二排裝置
215...第二排裝置
216...第二排裝置
217...第二排裝置
300...連續性測試
301...內建自我測試
302...類比測試
303...數位測試
304...快閃記憶體測試
400...連續性測試
401...內建自我測試
402...類比測試
403...數位測試
404...快閃記憶體測試
第1圖顯示一習用探針卡之接觸位置的一概略圖;
第2圖顯示根據本發明之一實施例的一探針卡之接觸位置的一概略圖;
第3圖顯示一習用的測試方法;
第4圖顯示使用兩排接觸位置之一測試方法的一流程圖;
第5圖顯示一習用探針卡之接觸位置的一概略圖;且
第6圖顯示一具有兩排接觸位置之探針卡的接觸位置之一概略圖。
200...第一排裝置
201...第一排裝置
202...第一排裝置
203...第一排裝置
204...第一排裝置
205...第一排裝置
206...第一排裝置
207...第一排裝置
210...第二排裝置
211...第二排裝置
212...第二排裝置
213...第二排裝置
214...第二排裝置
215...第二排裝置
216...第二排裝置
217...第二排裝置

Claims (19)

  1. 一種利用單件式自動化測試設備來測試在晶圓上的多個半導體裝置之方法,各個裝置具有相同的多個電子連接,各個半導體裝置包含一第一子集和一第二子集的電子連接,其中該第一子集和該第二子集的電子連接係不同,且其中各個裝置的該第一子集和各個裝置的該第二子集對於各個裝置而言係相同,該方法包含之步驟為:(a)利用一探針卡來產生一第一組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第一組之該第一子集的電子連接,以允許在該第一組裝置上進行一第一組測試,且同時產生一第二組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第二組之該第二子集的電子連接,以允許在該第二組裝置上進行一第二組測試,其中該第一組與第二組測試係不相同;(b)利用該自動化測試設備,同時在該第一組裝置上進行該第一組測試,以及在該第二組裝置上進行該第二組測試;(c)重新定位該探針卡,來產生該第一組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第一更進一步組之該第一子集的電子連接,以允許在該第一更進一步組裝置上進行一第一組測試,且同時產生該第二組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第二更進一步組之該第二子集的電 子連接,以允許在該第二更進一步組裝置上進行該第二組測試;以及(d)利用該自動化測試設備,同時在該第一更進一步組裝置上進行該第一組測試,以及在該第二更進一步組裝置上進行該第二組測試。
  2. 如請求項1之方法,其中該等步驟係重複多次,且其中該等形成第一組與第二組裝置之裝置對於各次重複步驟而言並不相同。
  3. 如請求項1之方法,其中該等第一組與第二組測試係為分離測試。
  4. 如請求項1之方法,其中該等步驟進一步包含儲存有關於該等測試之結果的資料之步驟。
  5. 如請求項4之方法,其中該等步驟進一步包含使各個裝置上之該等第一組與第二組的測試之資料產生關連之步驟。
  6. 如請求項1之方法,其中該晶圓係為一裸晶圓。
  7. 如請求項1之方法,其中該等裝置係為WLCSP裝置。
  8. 如請求項1之方法,其進一步包含下述步驟:利用該探針卡,來產生一第三組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第一組之該第二子集的電子連接,以允許在該組裝置上進行該第二組測試。
  9. 一種用以在測試設備的品項與晶圓上的半導體裝置之間產生接觸的探針卡,各個裝置具有多個電子連接,各 個半導體裝置的該等多個電子連接包含一第一子集和一第二子集的電子連接,其中各個裝置上的該第一子集和該第二子集的電子連接係不同,且其中各個裝置的該第一子集與各個裝置的該第二子集對於各個裝置而言係相同,該探針卡包含:一第一組測試位置,其用以在該測試設備與該等多個裝置中的一第一組中的每一者之該第一子集的電子連接之間產生一第一組電子接觸,該第一子集的電子連接允許在該第一組裝置上進行一第一組測試;及一第二組測試位置,其用以在該測試設備與該等多個裝置中的一第二組中的每一者之該第二子集的電子連接之間同時產生一第二組電子接觸,該第二子集的電子連接允許在該第二組裝置上與該第一組測試同時進行一第二組測試;其中該第一組與第二組測試並不相同,且該第一組與第二組裝置並未重疊;以及其中該測試設備可在該第一組測試位置和該第二組測試位置之間移動,以允許在該第二組裝置上進行該第一組測試,以及允許同時在該第一組裝置上進行該第二組測試。
  10. 如請求項9之探針卡,其中該等第一組與第二組測試係為分離測試。
  11. 如請求項9之探針卡,其中該等裝置係為WLCSP裝置。
  12. 如請求項9之探針卡,其中該晶圓係為一裸晶圓。
  13. 一種測試晶圓上的多個半導體裝置之系統,各個裝置具有多個電子連接,各個半導體裝置的該等多個電子連接包含一第一子集和一第二子集的電子連接,其中在各個裝置上的該第一子集和該第二子集的電子連接係不同,且其中各個裝置的該第一子集和各個裝置的該第二子集對於各個裝置而言係相同,該系統包含:一自動化單件式測試設備;以及與該自動化單件式測試設備相關聯之一探針卡,該探針卡包含:一第一組測試位置,其用以在該自動化單件式測試設備與該等多個裝置中的一第一組中的每一者之該第一子集的電子連接之間產生一第一組電子接觸,該第一子集的電子連接允許在該第一組裝置上進行一第一組測試;及一第二組測試位置,其用以在該自動化單件式測試設備與該等多個裝置中的一第二組中的每一者之該第二子集的電子連接之間同時產生一第二組電子接觸,該第二子集的電子連接係不同於該第一組的電子連接並且允許在該第二組裝置上與該第一組測試同時進行一第二組測試;其中該第一組與第二組測試並不相同,且該第一組與第二組裝置並未重疊;以及其中該測試設備可在該第一組測試位置和該第二組測試位置之間移動,以允許在該第二組裝置 上進行該第一組測試,以及允許同時在該第一組裝置上進行該第二組測試。
  14. 如請求項13之系統,其中該等第一組與第二組測試係為分離測試。
  15. 如請求項13之系統,其中該等裝置係為WLCSP裝置。
  16. 如請求項13之系統,其中該晶圓係為一裸晶圓。
  17. 如請求項13之系統,進一步包含用以相對於該探針卡來移動該晶圓之裝置,以改變該晶圓中包含該等第一組和第二組裝置之該等裝置。
  18. 如請求項13之系統,進一步包含使各個裝置上之該等第一組與第二組的測試之結果產生關連之一處理設備。
  19. 一種利用單件式自動化測試設備來測試在晶圓上的多個半導體裝置之方法,各個裝置具有相同的多個電子連接,各個半導體裝置包含含有m個連接的一第一子集的電子連接和含有n個連接的一第二子集的電子連接,其中該第一子集的m個連接和該第二子集的n個連接係不同,其中m和n為具有任意數目的連接之連接的一組合,且其中各個裝置之該第一子集的m個連接與各個裝置之該第二子集的n個連接對於各個裝置而言係相同,該方法包含之步驟為:(a)利用一探針卡來產生一第一組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第一組之該第一子集的電子連接,以允許在該第一組裝置上進行一第一組測試,且同時產生一第二組之電子連接,其係從該自 動化測試設備連至該等多個裝置中的一第二組之該第二子集的電子連接,以允許在該第二組裝置上進行一第二組測試,其中該第一組與第二組測試係不相同;(b)利用該自動化測試設備,同時在該第一組裝置上進行該第一組測試,以及在該第二組裝置上進行該第二組測試;(c)重新定位該探針卡,來產生該第一組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第一更進一步組之該第一子集的電子連接,以允許在該第一更進一步組裝置上進行一第一組測試,且同時產生該第二組之電子連接,其係從該自動化測試設備連至該等多個裝置中的一第二更進一步組之該第二子集的電子連接,以允許在該第二更進一步組裝置上進行該第二組測試;以及(d)利用該自動化測試設備,同時在該第一更進一步組裝置上進行該第一組測試,以及在該第二更進一步組裝置上進行該第二組測試。
TW098121608A 2009-05-01 2009-06-26 半導體測試系統與方法 TWI476418B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/434,010 US8278958B2 (en) 2009-05-01 2009-05-01 Semiconductor test system and method

Publications (2)

Publication Number Publication Date
TW201040555A TW201040555A (en) 2010-11-16
TWI476418B true TWI476418B (zh) 2015-03-11

Family

ID=43029925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121608A TWI476418B (zh) 2009-05-01 2009-06-26 半導體測試系統與方法

Country Status (2)

Country Link
US (1) US8278958B2 (zh)
TW (1) TWI476418B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104422846A (zh) * 2013-09-02 2015-03-18 北大方正集团有限公司 线路板测试装置及方法
KR102391516B1 (ko) 2015-10-08 2022-04-27 삼성전자주식회사 반도체 테스트 장치
US10180454B2 (en) * 2015-12-01 2019-01-15 Texas Instruments Incorporated Systems and methods of testing multiple dies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411079B1 (en) * 1999-05-31 2002-06-25 Nidec-Read Corporation Printed circuit board testing apparatus with dedicated test head and versatile-use test head
TWI227784B (en) * 2001-10-03 2005-02-11 Nextest Systems Corp Stackable semiconductor test system and method for operating same
US6897670B2 (en) * 2001-12-21 2005-05-24 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
TWI287639B (en) * 2003-02-14 2007-10-01 Advantest Corp A distributed operating system for a semiconductor test system for testing at least one device under test
US7358750B2 (en) * 2003-01-17 2008-04-15 Yamaha Fine Technologies Co., Ltd. Inspection apparatus for printed board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315130A (en) * 1990-03-30 1994-05-24 Tactical Fabs, Inc. Very high density wafer scale device architecture
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US7055123B1 (en) * 2001-12-31 2006-05-30 Richard S. Norman High-performance interconnect arrangement for an array of discrete functional modules
US20030234659A1 (en) * 2002-06-20 2003-12-25 Promos Technologies Electrical isolation between pins sharing the same tester channel
US7453261B1 (en) * 2006-10-27 2008-11-18 Xilinx, Inc. Method of and system for monitoring the functionality of a wafer probe site
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411079B1 (en) * 1999-05-31 2002-06-25 Nidec-Read Corporation Printed circuit board testing apparatus with dedicated test head and versatile-use test head
TWI227784B (en) * 2001-10-03 2005-02-11 Nextest Systems Corp Stackable semiconductor test system and method for operating same
US6897670B2 (en) * 2001-12-21 2005-05-24 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
US7358750B2 (en) * 2003-01-17 2008-04-15 Yamaha Fine Technologies Co., Ltd. Inspection apparatus for printed board
TWI287639B (en) * 2003-02-14 2007-10-01 Advantest Corp A distributed operating system for a semiconductor test system for testing at least one device under test

Also Published As

Publication number Publication date
TW201040555A (en) 2010-11-16
US8278958B2 (en) 2012-10-02
US20100277196A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
US8650524B1 (en) Method and apparatus for low-pin count testing of integrated circuits
US6871307B2 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
Marinissen et al. A DfT architecture for 3D-SICs based on a standardizable die wrapper
US10684322B2 (en) Systems and methods of testing multiple dies
KR20130045158A (ko) 스캔 체인에 대한 동적 클록 도메인 바이패스
US20090217116A1 (en) Diagnosable general purpose test registers scan chain design
EP1842073A2 (en) Probe head arrays
CN109037090B (zh) 多测试类型探针卡和对应的测试系统
US10451653B2 (en) Controlling a per-pin measurement unit
US8797056B2 (en) System and method for electronic testing of partially processed devices
TWI476418B (zh) 半導體測試系統與方法
Papameletis et al. A dft architecture and tool flow for 3-d sics with test data compression, embedded cores, and multiple towers
Kim et al. A novel massively parallel testing method using multi-root for high reliability
KR20100076445A (ko) 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
Wang et al. Testing of interposer-based 2.5 D integrated circuits
CN103809099B (zh) 晶圆探针测试次数的检测方法
JP2011226809A (ja) 半導体試験方法および半導体試験システム
Yanagita et al. Realization of “skeleton wafer” testing for electrical failure analysis
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
Wang et al. Testing of Interposer-Based 2.5 D Integrated Circuits: Challenges and Solutions
Georgiou System-on-chip testing
CN113030701A (zh) 一种射频器件的功率承载力的测量方法
JP2821302B2 (ja) 半導体icのテスト方法
JP2008216096A (ja) 半導体集積回路装置のテストシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees