JP4662721B2 - スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法 - Google Patents

スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法 Download PDF

Info

Publication number
JP4662721B2
JP4662721B2 JP2004000579A JP2004000579A JP4662721B2 JP 4662721 B2 JP4662721 B2 JP 4662721B2 JP 2004000579 A JP2004000579 A JP 2004000579A JP 2004000579 A JP2004000579 A JP 2004000579A JP 4662721 B2 JP4662721 B2 JP 4662721B2
Authority
JP
Japan
Prior art keywords
group
circuit
predetermined unit
unit delay
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004000579A
Other languages
English (en)
Other versions
JP2004214684A (ja
Inventor
會 鎭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004214684A publication Critical patent/JP2004214684A/ja
Application granted granted Critical
Publication of JP4662721B2 publication Critical patent/JP4662721B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は半導体装置に係り、特に工程のチップ上の変化を容易にモニタリングできるスピードビニングテスト回路を備えた半導体装置及びそのテスト方法に関する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような半導体メモリ装置や注文型半導体装置（ＡＳＩＣ）などは、半導体回路の設計と工程、チップテストまたはパッケージ後のテストなど一連のさまざまな段階を経て、製品として市場に出される。この時、スピードビニングテストは、半導体装置の製作工程完了後にウェーハ状態でチップの動作速度を測定し、その性能によりチップまたはウェーハを分類する工程である。
コンピュータの中央処理装置（ＣＰＵ）のように超微細工程で製作される場合に、チップの動作速度が工程変化により大きく影響を受けるので、スピードビニングテストにより、製品市場に出す前にウェーハ状態でチップ上の変化をモニタリングしてあらかじめチップの動作特性を予測することにより、不要なパッケージ製作浪費を減らし、工程評価も同時に行える。高性能ＣＰＵのパッケージ製造単価は高く、正常動作チップの概念が機能的動作の満足に終わらず、所望の速度での正常動作を満足させねばならないために、ウェーハ状態であらかじめスピードビニングテストをして、所望の製品と不良品とを選別することは一層必要になった。
従来のスピードビニングテスト回路は、チップ内部のＢＳＲ（Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ｒｅｇｉｓｔｅｒ）のような特定の目的の回路を使用し、チップ周辺を巡回するインバータチェーン状の回路によるターンアラウンド時間（入力信号が出力されるまでの遅延時間）を測定することにより、パッケージ後チップの動作速度を予測するデータに活用してきた。すなわち、インバータチェーンに対して測定されたターンアラウンド時間と動作速度間に有する相関関係とで算出された趨勢線により、動作速度の範囲が予測される。このようなテスト方法について［特許文献１］の明細書によく示されている。
このようにグローバルなターンアラウンド時間を測定する方式の従来のスピードビニングテスト方式では、インバータチェーンを介して示されるチップの動作スピードの反映とＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）とを通じて評価されるＤＣ特性が、工程の変化に大きい相関関係を有していたために、可能であった。
しかし、工程が一層微細化され、これによるチップ上の変化、すなわちＯＣＶ（Ｏｎ Ｃｈｉｐ Ｖａｒｉａｔｉｏｎ）が深刻化するにつれて、ターンアラウンド時間を測定する従来方式のインバータチェーンでは、パッケージ後のチップの動作スピードを予測し難くなった。すなわち、チップ上のあらゆる領域（上下左右）それぞれに対するＯＣＶの影響が、インバータチェーンで一つのデータ値、すなわち総遅延時間で示されるために、このようなインバータチェーンの総遅延時間だけでは、パッケージ後のチップの動作スピードを予測できない。例えば、チップ上のあらゆる領域それぞれで一定のＯＣＶの影響を受けた場合と、チップ上の特定領域だけで激しくＯＣＶの影響を受けた場合とを弁別し難く、後者の場合でターンアラウンド時間が電子の場合と同じく示されたとしても、コア回路の動作速度がさらに遅くなりうる現象を説明できないなど、チップの動作スピード予測を弁別し難い問題がある。
また、従来のスピードビニングテスト方式では、ＯＣＶによる影響評価のために、テスト装備を介してコア回路と共に製作されたインバータチェーンのさまざまなポイントが直接測定されて、このように測定された値がデータ化される。この時、テスト時間が多くかかり、このようなテスト時間問題はウェーハ上の全体チップを測定できなくする。従って、一つのロットのうちから数個のウェーハが選択され、また数個のチップだけ測定されるので、工程が微細になるほど測定されたデータの散布が、全体チップの性能を代表するには、あまり激しく示されるという問題がある。
米国特許公開第２００２０１２９，３１０Ａ１号公報
従って、本発明がなそうとする技術的課題は、チップ上の変化を容易にモニタリングできるスピード相関回路パターンをコアブロック周辺境界に挿入し、チップの動作スピード予測誤差を最小化し、ロット全体ウェーハのチップに対するＯＣＶ影響の評価が容易なスピードビニングテスト回路を備えた半導体装置を提供するところにある。
本発明がなそうとする他の技術的課題は、チップ上の変化を容易にモニタリングできるスピード相関回路パターンをコアブロック周辺境界に挿入し、チップの動作スピード予測誤差を最小化し、ロット全体ウェーハのチップに対するＯＣＶ影響評価が容易なスピードビニングテスト回路を備えた半導体装置のスピードビニングテスト方法を提供するところにある。
上記の技術的課題を達成するための本発明によるスピードビニングテスト回路は、多数の回路グループ、及び多数のパッドを備えることを特徴とする。前記多数の回路グループは、それぞれが相異なる数の所定単位遅延回路を備え、チップのコア部周辺境界に置かれる。前記多数のパッドそれぞれは、前記所定単位遅延回路のうち一つ以上の出力端子それぞれが互いに連結されている。
前記多数の回路グループは、第１スピード相関回路、第２スピード相関回路、第３スピード相関回路、及び第４スピード相関回路を備える。前記第１スピード相関回路は、第１グループを構成する所定単位遅延回路が直列連結されており、最終遅延信号を遅延させた第１遅延信号を出力する。前記第２スピード相関回路は、第２グループを構成する所定単位遅延回路が直列連結されており、前記第１遅延信号を遅延させた第２遅延信号を出力する。前記第３スピード相関回路は、第３グループを構成する所定単位遅延回路が直列連結されており、前記第２遅延信号を遅延させた第３遅延信号を出力する。前記第４スピード相関回路は、第４グループを構成する所定単位遅延回路が直列連結されており、前記第３遅延信号を遅延させた前記最終遅延信号を出力する。
上記の技術的課題を達成するための本発明による半導体装置は、所定の回路によりスピードビニングテストの可能な半導体装置において、多数の信号入出力ピン、コア部、及びスピードビニングテスト回路部を備えることを特徴とする。前記コア部は、論理回路により所定の機能を行い、前記多数の信号入出力ピンを介して信号を入力されるか出力する。前記スピードビニングテスト回路部は、第１グループないし第４グループを構成する所定単位遅延回路によりチェーン状に形成されて前記コア部の周辺境界に置かれ、前記第１グループないし前記第４グループそれぞれのグループを構成する所定単位遅延回路の個数比が相異なる。
上記の他の技術的課題を達成するための本発明による半導体装置のスピードビニングテスト方法は、それぞれが互いに連結されてチップのコア部周辺境界に置かれるチェーン構造の多数の回路グループを介して信号を遅延させる段階と、前記チェーン構造を介して遅延される総信号遅延時間を測定することにより、工程中のチップ上の変化をモニタリングする段階と、を備えることを特徴とする。前記遅延段階は、前記多数の回路グループのうち直列連結された所定単位遅延回路より構成される第１グループ回路により、最終遅延信号を遅延させた第１遅延信号を出力する段階と、前記多数の回路グループのうち直列連結された所定単位遅延回路より構成される第２グループ回路により、前記第１遅延信号を遅延させた第２遅延信号を出力する段階と、前記多数の回路グループのうち直列連結された所定単位遅延回路より構成される第３グループ回路により、前記第２遅延信号を遅延させた第３遅延信号を出力する段階と、前記多数の回路グループ達中直列連結された所定単位遅延回路より構成される第４グループ回路により、前記第３遅延信号を遅延させた前記最終遅延信号を出力する段階と、を備えることを特徴とする。前記モニタリング段階は、チェーンを形成する前記第１グループないし前記第４グループの所定単位遅延回路のうち一つ以上の出力端子それぞれに連結されているパッドそれぞれを介して測定されるオシレーション波形で工程中のチップ上の変化をモニタリングすることを、さらに含む、ことを特徴とする。
本発明によるスピードビニングテスト回路を備えた半導体装置は、従来のインバータチェーンの構成とは異なり、一度の総信号遅延時間の測定によりチップ上のあらゆる領域（上下左右）それぞれでＯＣＶが発生しうる多様性、すなわちディレーティングファクタの多様性を弁別させ、これによりタイミングクリティカルなチップ上であらゆる領域（上下左右）それぞれに位置したいかなる機能の回路が一層ＯＣＶに敏感であるかを容易にモニタリングできる。従って、チップの動作スピード予測誤差を最小化させて生産製造コストの節減に寄与でき、ロット全体ウェーハのチップに対するＯＣＶ影響の評価が容易になるという効果がある。
本発明と本発明の動作上の利点及び本発明の実施により達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
図１は、本発明の一実施例によるスピードビニングテスト回路を備えた半導体装置のブロック図である。
図１を参照すれば、本発明の一実施例によるスピードビニングテスト回路を備えた半導体装置は、所定の回路によりスピードビニングテストの可能な半導体装置において、多数の信号入出力ピン（図示せず）、コア部１１０及びスピードビニングテスト回路部１２０〜１５０を備える。
前記多数の信号入出力ピンは、前記コア部１１０に信号を入力するか、前記コア部１１０から信号が出力させるために、一般的な半導体装置に備わるような入出力ピンである。
前記コア部１１０は、論理回路により所定の機能を行い、前記多数の信号入出力ピンを介して信号を入力されるか出力する。
前記スピードビニングテスト回路部１２０〜１６０は、第１グループないし第４グループを構成する所定単位遅延回路によりチェーン状に形成されて前記コア部１１０周辺境界に置かれ、前記第１グループないし前記第４グループそれぞれのグループを構成する所定単位遅延回路の個数比が相異なる。ここで、前記第１グループないし前記第４グループは、それぞれのグループを構成する所定単位遅延回路の個数比が、数式１を満足する。
［数１］
Ａ：Ｂ：Ｃ：Ｄ＝ａ：ｂ：ｃ：ｄ
（ここで、Ａは第１グループの所定単位遅延回路の数から１を引いた数、Ｂは第２グループの所定単位遅延回路の数、Ｃは第３グループの所定単位遅延回路の数、Ｄは第４グループの所定単位遅延回路の数、ａ、ｂ、ｃ、ｄは相異なる任意の係数）。
前記スピードビニングテスト回路部１２０〜１６０は、第１スピード相関回路１２０、第２スピード相関回路１３０、第３スピード相関回路１４０、第４スピード相関回路１５０及びパッド１６０を備える。
前記第１スピード相関回路１２０は前記第１グループを構成する所定単位遅延回路が直列連結されており、最終遅延信号を遅延させた第１遅延信号を出力する回路である。
前記第２スピード相関回路１３０は前記第２グループを構成する所定単位遅延回路が直列連結されており、前記第１遅延信号を遅延させた第２遅延信号を出力する回路である。
前記第３スピード相関回路１４０は前記第３グループを構成する所定単位遅延回路が直列連結されており、前記第２遅延信号を遅延させた第３遅延信号を出力する回路である。
前記第４スピード相関回路１５０は前記第４グループを構成する所定単位遅延回路が直列連結されており、前記第３遅延信号を遅延させた前記最終遅延信号を出力する回路である。
前記パッド１６０それぞれは、前記チェーンを形成する前記第１グループないし前記第４グループの所定単位遅延回路のうち一つ以上の出力端子それぞれに連結されている。
前記第１遅延信号ないし前記第３遅延信号及び前記最終遅延信号は、所定時間経過後に同じオシレーション波形を有する。この時、前記所定時間は、前記第１グループないし前記第４グループの所定単位遅延回路により形成される前記チェーンの総信号遅延時間Ｄｔである。
図２は、図１のスピード相関回路１２０〜１５０を例示するブロック図である。
図２を参照すれば、図１のスピード相関回路１２０〜１５０、すなわち、第１スピード相関回路１２０ないし第４スピード相関回路１５０は前記コア部１１０の周辺境界に置かれ、スピード相関回路１２０〜１５０それぞれは所定単位遅延回路、すなわちインバータ回路より構成され、全体的にチェーン状を形成する。ここで、所定単位遅延回路はインバータ回路に限定されず、それ以外にも入力信号をインバーティングして出力する異なる回路や、入力信号のような位相の信号を出力するバッファなどになりうる。ただ、所定単位遅延回路をバッファで構成する場合に、全体チェーンがリングオシレータ動作をしうるために、全体チェーンを構成するバッファのうちいずれか一つをインバータ回路で構成しなければならない。
この時、スピード相関回路１２０〜１５０はインバータ回路により構成される４つのグループを形成し、第１スピード相関回路１２０ないし第４スピード相関回路１５０それぞれに対応する第１グループないし第４グループそれぞれのグループを構成する所定単位遅延回路、すなわちインバータ回路の個数比が相異なる。すなわち、前記第１グループないし前記第４グループは、それぞれのグループを構成する所定単位遅延回路、すなわちインバータ回路の個数比は、数式１を満足する。
図２で、前記第１グループないし前記第４グループそれぞれを構成する所定単位遅延回路、すなわちインバータ回路の数は、第１グループのインバータ回路の数が（Ｎ＋１）である場合に、第２グループないし第４グループのインバータ回路それぞれの数は２Ｎ、３Ｎ、及び５Ｎであることを例示した。ここで、第１グループのインバータ回路の数を（Ｎ＋１）としたのは、第１グループないし第４グループそれぞれのグループを構成する所定単位遅延回路、すなわちインバータ回路の総数が奇数になり、全体チェーンがリングオシレータ動作を可能とするためである。すなわち、図２で、第１グループないし第４グループそれぞれのグループを構成する所定単位遅延回路、すなわちインバータ回路の個数比は、Ｎが数十または数百である場合にほぼ１：２：３：５であり、数式１で対応するａ、ｂ、ｃ、ｄが相異なる任意の係数であることが分かる。特に、ａ、ｂ、ｃ、ｄそれぞれが互いに素である関係を有する場合には、ＯＣＶに対する影響評価がより一層容易になる。
図２のように、第１スピード相関回路１２０ないし第４スピード相関回路１５０を構成する場合に、第１スピード相関回路１２０での信号遅延時間をＤとすれば、第２スピード相関回路１３０ないし第４スピード相関回路１５０それぞれでの信号遅延時間はほぼ２Ｄ、３Ｄ及び５Ｄである。この時、第１スピード相関回路１２０ないし第４スピード相関回路１５０全体で遅延される総信号遅延時間Ｄｔは、それぞれの回路でのディレーティングファクタが全て同じ場合に数式２のようになる。ディレーティングファクタはＯＣＶが回路の動作速度に及ぼす程度を数値で仮定した値である。
［数２］
Ｄｔ≒Ｄ＋２Ｄ＋３Ｄ＋５Ｄ
数式２で、第１スピード相関回路１２０ないし第４スピード相関回路１５０それぞれの回路で、各グループごとに異なってＯＣＶの影響を受けてディレーティングファクタが異なる場合に、総信号遅延時間Ｄｔが数式３または数式４のようになりうる。ここで、ディレーティングファクタは、数式３または数式４のように限定されず、さまざまな製造工程上のＯＣＶにより異なる値を有するディレーティングファクタが示されうる。
［数３］
Ｄｔ≒０．９Ｄ＋１．１＊（２Ｄ）＋３Ｄ＋５Ｄ
［数４］
Ｄｔ≒０．９Ｄ＋１．１＊（２Ｄ）＋１．４＊（３Ｄ）＋０．６＊（５Ｄ）
数式２ないし数式４でのように、ディレーティングファクタが全て同じか異なる値を有する場合それぞれで、総信号遅延時間Ｄｔは相異なる値を有する。特に、数式１で、ａ、ｂ、ｃ、ｄそれぞれが互いに素である関係を有する場合には、ＯＣＶに対する影響評価が一層容易になる。すなわち、数式１で、ａ、ｂ、ｃ、ｄが互いに素である関係を有する時には、数学的に「１」以外には他の因数を有さないので、総信号遅延時間Ｄｔに各相関回路１２０〜１５０のディレーティングファクタが影響を及ぼした程度を把握しやすい。
一方、インバータ回路の個数比が同じであるインバータチェーン状の回路による単純なターンアラウンド時間の測定として動作速度を評価する従来のスピードビニングテスト方式では、チップ上のあらゆる領域（上下左右）それぞれで一定のＯＣＶ影響を受けた場合とチップ上の特定領域だけで激しくＯＣＶの影響を受けた場合とのいずれでも、総信号遅延時間Ｄｔが同じに示されるので相互間で弁別が困難であった。しかし、本発明の一実施例によるスピードビニングテスト回路を備えた半導体装置では、上のように第１グループないし第４グループのインバータ回路それぞれの個数比を違えて構成することにより、一回の総遅延時間Ｄｔ測定によりチップ上のあらゆる領域（上下左右）それぞれでＯＣＶが発生しうる多様性、すなわちディレーティングファクタの多様性を弁別可能とし、これにより、タイミングクリティカルなチップ上のあらゆる領域（上下左右）それぞれに位置したどんな機能の回路がさらにＯＣＶに敏感であるかを、容易にモニタリングできる。
図３は、図２のスピード相関回路の動作速度を測定する時の波形図である。
図３のように、オシレーション波形は、チェーンを形成する前記第１グループないし前記第４グループの所定単位遅延回路のうち一つ以上の出力端子それぞれに連結されているパッド１６０それぞれにプロービングされたプローブカードなどに連結されるオシロスコープにより観察されうる。
第１スピード相関回路１２０ないし第４スピード相関回路１５０はチェーン状に連結されてリングオシレータになるので、それぞれでの出力信号である前記第１遅延信号ないし前記第３遅延信号及び前記最終遅延信号は、所定時間経過後に同じオシレーション波形を有する。この時、前記所定時間は、前記第１グループないし前記第４グループの所定単位遅延回路により形成される前記チェーンの総遅延時間である。すなわち、図３で、第１スピード相関回路１２０ないし第４スピード相関回路１５０で遅延される総信号遅延時間Ｄｔは、前記パッド１６０のプロービングにより測定された信号波形の周波数により計算される。すなわち、図３で測定された信号波形の周波数がｆである場合に、総信号遅延時間Ｄｔは数式５のようになる。
［数５］
Ｄｔ＝１／（２ｆ）
上で記述されたように、第１グループないし第４グループを構成する所定単位遅延回路によりチェーン状に形成されて前記コア部１１０周辺境界に置かれ、前記第１グループないし前記第４グループそれぞれのグループを構成する所定単位遅延回路の個数比が相異なるスピードビニングテスト回路部１２０〜１６０を備える本発明の一実施例の半導体装置は、まず直列連結された所定単位遅延回路より構成される第１グループ回路が、最終遅延信号を遅延させた第１遅延信号を出力する。直列連結された所定単位遅延回路より構成される第２グループ回路は、前記第１遅延信号を遅延させた第２遅延信号を出力する。直列連結された所定単位遅延回路より構成される第３グループ回路は、前記第２遅延信号を遅延させた第３遅延信号を出力する。直列連結された所定単位遅延回路より構成される第４グループ回路は、前記第３遅延信号を遅延させた前記最終遅延信号を出力する。これにより、前記スピードビニングテスト回路に備えられ、チェーンを形成する前記第１グループないし前記第４グループの所定単位遅延回路のうち一つ以上の出力端子それぞれに連結されているパッド１６０それぞれを介して測定されるオシレーション波形で、工程中のチップ上の変化をモニタリングできる。
以上のように図面と明細書とで最適実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならばこれから多様な変形及び均等な他の実施例が可能であるという点が理解されうるであろう。また、本発明の真の技術的保護範囲は、特許請求範囲の技術的思想により決まるものである。
本発明によるスピードビニングテスト回路は、チップ上の半導体集積回路の動作スピードを予測するために使われ、半導体装置に前記スピードビニングテスト回路を備える場合に半導体チップ上に備わった集積回路の良好／不良判別に有用であるため、高性能のＣＰＵパッケージ製造の際などに不要なコスト浪費を防げることができる。
本発明の一実施例によるスピードビニングテスト回路を備えた半導体装置のブロック図である。 図１のスピード相関回路を例示するブロック図である。 図２のスピード相関回路の動作速度を測定する時の波形図である。
符号の説明
１１０ コア部
１２０，１３０，１４０，１５０ 第１〜４スピード相関回路
１６０ パッド

Claims (15)

  1. それぞれが相異なる数の所定単位遅延回路を備え、チップのコア部周辺境界に置かれる多数の回路グループと、
    前記多数の回路グループ各々の間に連結されている多数のパッドと、を備え、
    前記多数の回路グループは、
    第１グループを構成する所定単位遅延回路が直列連結されており、最終遅延信号を遅延させた第１遅延信号を出力する第１スピード相関回路と、
    第２グループを構成する所定単位遅延回路が直列連結されており、前記第１遅延信号を遅延させた第２遅延信号を出力する第２スピード相関回路と、
    第３グループを構成する所定単位遅延回路が直列連結されており、前記第２遅延信号を遅延させた第３遅延信号を出力する第３スピード相関回路と、
    第４グループを構成する所定単位遅延回路が直列連結されており、前記第３遅延信号を遅延させた前記最終遅延信号を出力する第４スピード相関回路と、を備え、
    前記第１遅延信号ないし前記第３遅延信号、及び前記最終遅延信号は、所定時間経過後に同じオシレーション波形を有することを特徴とするスピードビニングテスト回路。
  2. 前記第１グループないし前記第４グループは、
    それぞれのグループを構成する所定単位遅延回路の個数比が、数式、
    Ａ：Ｂ：Ｃ：Ｄ＝ａ：ｂ：ｃ：ｄ
    （ここで、Ａは第１グループの所定単位遅延回路の数から１を引いた数、Ｂは第２グループの所定単位遅延回路の数、Ｃは第３グループの所定単位遅延回路の数、Ｄは第４グループの所定単位遅延回路の数、ａ、ｂ、ｃ、ｄは相異なる任意の係数）
    を満足することを特徴とする請求項１に記載のスピードビニングテスト回路。
  3. 前記ａ、ｂ、ｃ、ｄは、
    互いに素である関係であることを特徴とする請求項２に記載のスピードビニングテスト回路。
  4. 前記所定時間は、
    前記第１グループないし前記第４グループの所定単位遅延回路により形成されるチェーンの総信号遅延時間であることを特徴とする請求項１に記載のスピードビニングテスト回路。
  5. 前記所定単位遅延回路は、
    インバータ回路であることを特徴とする請求項１に記載のスピードビニングテスト回路。
  6. 所定の回路によりスピードビニングテストの可能な半導体装置において、
    多数の信号入出力ピンと、
    論理回路により所定の機能を行い、前記多数の信号入出力ピンを介して信号を入力されるか出力するコア部と、
    第１グループないし第４グループを構成する所定単位遅延回路によりチェーン状に形成されて前記コア部の周辺境界に置かれ、前記第１グループないし前記第４グループそれぞれのグループを構成する所定単位遅延回路の個数比が相異なるスピードビニングテスト回路部と、
    前記第１グループないし第４グループ各々の間に連結されているパッドと、を備え、
    前記スピードビニングテスト回路部は、
    前記第１グループを構成する所定単位遅延回路が直列連結されており、最終遅延信号を遅延させた第１遅延信号を出力する第１スピード相関回路と、
    前記第２グループを構成する所定単位遅延回路が直列連結されており、前記第１遅延信号を遅延させた第２遅延信号を出力する第２スピード相関回路と、
    前記第３グループを構成する所定単位遅延回路が直列連結されており、前記第２遅延信号を遅延させた第３遅延信号を出力する第３スピード相関回路と、
    前記第４グループを構成する所定単位遅延回路が直列連結されており、前記第３遅延信号を遅延させた前記最終遅延信号を出力する第４スピード相関回路と、を備え、
    前記第１遅延信号ないし前記第３遅延信号、及び前記最終遅延信号は、所定時間経過後に同じオシレーション波形を有することを特徴とする半導体装置。
  7. 前記第１グループないし前記第４グループは、
    それぞれのグループを構成する所定単位遅延回路の個数比が、数式、
    Ａ：Ｂ：Ｃ：Ｄ＝ａ：ｂ：ｃ：ｄ
    （ここで、Ａは第１グループの所定単位遅延回路の数から１を引いた数、Ｂは第２グループの所定単位遅延回路の数、Ｃは第３グループの所定単位遅延回路の数、Ｄは第４グループの所定単位遅延回路の数、ａ、ｂ、ｃ、ｄは相異なる任意の係数）
    を満足することを特徴とする請求項６に記載の半導体装置。
  8. 前記ａ、ｂ、ｃ、ｄは、
    互いに素である関係であることを特徴とする請求項７に記載の半導体装置。
  9. 前記所定時間は、
    前記第１グループないし前記第４グループの所定単位遅延回路により形成される前記チェーンの総信号遅延時間であることを特徴とする請求項６に記載の半導体装置。
  10. 前記所定単位遅延回路は、
    インバータ回路であることを特徴とする請求項６に記載の半導体装置。
  11. それぞれが互いに連結されてチップのコア部周辺境界に置かれるチェーン構造の多数の回路グループを介して信号を遅延させる段階と、
    前記チェーン構造を介して遅延される総信号遅延時間を測定することにより、工程中のチップ上の変化をモニタリングする段階とを備え、
    前記遅延させる段階は、
    前記多数の回路グループのうち直列連結された所定単位遅延回路より構成される第１グループ回路により、最終遅延信号を遅延させた第１遅延信号を出力する段階と、
    前記多数の回路グループのうち直列連結された所定単位遅延回路より構成される第２グループ回路により、前記第１遅延信号を遅延させた第２遅延信号を出力する段階と、
    前記多数の回路グループのうち直列連結された所定単位遅延回路より構成される第３グループ回路により、前記第２遅延信号を遅延させた第３遅延信号を出力する段階と、を備え、
    前記モニタリングする段階は、
    前記第１グループないし第４グループ回路各々の間に連結されているパッドそれぞれを介して測定されるオシレーション波形で工程中のチップ上の変化をモニタリングする段階を含み、
    前記第１グループないし第４グループ回路は、それぞれに含まれた所定単位遅延回路の個数比が相異なり、
    前記第１遅延信号ないし前記第３遅延信号、及び前記最終遅延信号は、所定時間経過後に同じオシレーション波形を有することを特徴とする半導体装置のスピードビニングテスト方法。
  12. 前記スピードビニングテスト方法は、
    多数の信号入出力ピンを介してチップのコア部から信号を入力される段階をさらに備えることを特徴とする請求項１１に記載の半導体装置のスピードビニングテスト方法。
  13. 前記所定時間は、
    前記第１グループないし前記第４グループの所定単位遅延回路により形成される前記チェーンの総信号遅延時間であることを特徴とする請求項１１に記載の半導体装置のスピードビニングテスト方法。
  14. 前記多数の回路グループそれぞれを構成する所定単位遅延回路の個数比が、数式、
    Ａ：Ｂ：Ｃ：Ｄ＝ａ：ｂ：ｃ：ｄ
    （ここで、Ａは第１グループの所定単位遅延回路の数から１を引いた数、Ｂは第２グループの所定単位遅延回路の数、Ｃは第３グループの所定単位遅延回路の数、Ｄは第４グループの所定単位遅延回路の数、ａ、ｂ、ｃ、ｄは相異なる任意の係数）
    を満足することを特徴とする請求項１１に記載の半導体装置のスピードビニングテスト方法。
  15. 前記ａ、ｂ、ｃ、ｄは、
    互いに素である関係であることを特徴とする請求項１４に記載の半導体装置のスピードビニングテスト方法。
JP2004000579A 2003-01-07 2004-01-05 スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法 Expired - Lifetime JP4662721B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0000839A KR100505664B1 (ko) 2003-01-07 2003-01-07 공정 중의 칩 상의 변화를 용이하게 모니터링할 수 있는스피드 비닝 테스트 회로를 구비한 반도체 장치, 및 그테스트 방법

Publications (2)

Publication Number Publication Date
JP2004214684A JP2004214684A (ja) 2004-07-29
JP4662721B2 true JP4662721B2 (ja) 2011-03-30

Family

ID=32677853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004000579A Expired - Lifetime JP4662721B2 (ja) 2003-01-07 2004-01-05 スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法

Country Status (3)

Country Link
US (1) US7260754B2 (ja)
JP (1) JP4662721B2 (ja)
KR (1) KR100505664B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231621B1 (en) * 2004-04-30 2007-06-12 Xilinx, Inc. Speed verification of an embedded processor in a programmable logic device
US7539893B1 (en) 2005-09-16 2009-05-26 Pmc-Sierra, Inc. Systems and methods for speed binning of integrated circuits
US20070263472A1 (en) * 2006-05-11 2007-11-15 Anderson Brent A Process environment variation evaluation
KR20080079051A (ko) * 2007-02-26 2008-08-29 삼성전자주식회사 반도체 메모리 장치의 동작 속도 측정회로 및 이측정회로를 구비하는 반도체 메모리 장치
US20090250698A1 (en) * 2008-04-08 2009-10-08 Nagaraj Savithri Fabrication management system
CN101839962B (zh) * 2010-04-23 2012-06-27 龙芯中科技术有限公司 一种处理器芯片频率的筛选方法
US10169500B2 (en) 2011-08-08 2019-01-01 International Business Machines Corporation Critical path delay prediction
US20140181603A1 (en) * 2012-12-21 2014-06-26 Iwan R. Grau Method and apparatus for tuning scan capture phase activity factor
JP5275508B1 (ja) * 2012-12-21 2013-08-28 彰 滝沢 発振方法及び発振回路
US8719763B1 (en) 2013-01-04 2014-05-06 International Business Machines Corporation Frequency selection with selective voltage binning
US9825638B2 (en) 2014-03-05 2017-11-21 Sandisk Technologies Llc Virtual critical path (VCP) system and associated methods
KR20160146402A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 메모리 시스템
US9996439B2 (en) * 2015-09-23 2018-06-12 Qualcomm Incorporated Self-error injection technique for point-to-point interconnect to increase test coverage
US11257564B1 (en) * 2020-11-04 2022-02-22 Micron Technology, Inc. Defect detection for a memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250916A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587480A (en) * 1982-06-17 1986-05-06 Storage Technology Partners Delay testing method for CMOS LSI and VLSI integrated circuits
JPH04340738A (ja) * 1991-05-17 1992-11-27 Nec Ic Microcomput Syst Ltd 論理ｉｃの遅延時間測定回路
JP3052798B2 (ja) * 1995-08-16 2000-06-19 日本電気株式会社 半導体装置
JP2872138B2 (ja) * 1996-08-29 1999-03-17 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US6232845B1 (en) * 1996-09-17 2001-05-15 Xilinx, Inc. Circuit for measuring signal delays in synchronous memory elements
US6219305B1 (en) * 1996-09-17 2001-04-17 Xilinx, Inc. Method and system for measuring signal propagation delays using ring oscillators
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
JP2000142549A (ja) 1998-11-11 2000-05-23 Sony Corp 駆動補助機付き自転車
KR100399355B1 (ko) * 2001-03-12 2003-09-26 삼성전자주식회사 로컬 모니터 회로를 포함하는 반도체 집적 회로
US6437597B1 (en) * 2001-04-11 2002-08-20 Xilinx, Inc. Methods and circuits for precise edge placement of test signals
JP3726711B2 (ja) * 2001-05-31 2005-12-14 セイコーエプソン株式会社 半導体装置
US6792374B2 (en) * 2001-10-30 2004-09-14 Micron Technology, Inc. Apparatus and method for determining effect of on-chip noise on signal propagation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250916A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
KR100505664B1 (ko) 2005-08-04
US20040133830A1 (en) 2004-07-08
US7260754B2 (en) 2007-08-21
JP2004214684A (ja) 2004-07-29
KR20040063428A (ko) 2004-07-14

Similar Documents

Publication Publication Date Title
JP4662721B2 (ja) スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法
US6535013B2 (en) Parameter variation probing technique
US20100283051A1 (en) Monitor cell and monitor cell placement method
Mitra et al. Delay defect screening using process monitor structures
US7489204B2 (en) Method and structure for chip-level testing of wire delay independent of silicon delay
JP4317013B2 (ja) プログラマブルロジックデバイスのための特定用途向け検査方法
KR100849208B1 (ko) 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
US10067186B2 (en) Method and apparatus for generating featured test pattern
US8645778B2 (en) Scan test circuitry with delay defect bypass functionality
US8250420B2 (en) Testable integrated circuit and test data generation method
US7109738B2 (en) Method for modeling inductive effects on circuit performance
SenGupta et al. Test planning and test access mechanism design for stacked chips using ILP
US6408410B1 (en) Method and apparatus for built in self-test of buffer circuits for speed related defects
US7181662B2 (en) On-chip test apparatus
US20080010575A1 (en) Semiconductor device
US6700399B1 (en) High density parasitic measurement structure
US7129696B2 (en) Method for capacitance measurement in silicon
JP2005156479A (ja) 半導体集積回路装置およびそのテスト方法
JP2008216096A (ja) 半導体集積回路装置のテストシステム
Lee et al. Error sequence analysis
Chen et al. Test cost optimization technique for the pre-bond test of 3D ICs
JP2005099010A (ja) 半導体集積回路
Bickford et al. Improved yield through use of a Scalable Parametric Measurement macro
WO2006058019A1 (en) Method for capacitance measurement in silicon
JP2004264109A (ja) スキャンテスト回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Ref document number: 4662721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term