JP5275508B1 - 発振方法及び発振回路 - Google Patents

発振方法及び発振回路 Download PDF

Info

Publication number
JP5275508B1
JP5275508B1 JP2012279044A JP2012279044A JP5275508B1 JP 5275508 B1 JP5275508 B1 JP 5275508B1 JP 2012279044 A JP2012279044 A JP 2012279044A JP 2012279044 A JP2012279044 A JP 2012279044A JP 5275508 B1 JP5275508 B1 JP 5275508B1
Authority
JP
Japan
Prior art keywords
circuit
midpoint
oscillation
inverters
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012279044A
Other languages
English (en)
Other versions
JP2014123867A (ja
Inventor
彰 滝沢
Original Assignee
彰 滝沢
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 彰 滝沢 filed Critical 彰 滝沢
Priority to JP2012279044A priority Critical patent/JP5275508B1/ja
Application granted granted Critical
Priority to KR1020130102382A priority patent/KR101396659B1/ko
Publication of JP5275508B1 publication Critical patent/JP5275508B1/ja
Priority to US14/033,907 priority patent/US8957736B2/en
Priority to MYPI2013004444A priority patent/MY172878A/en
Priority to TW102147431A priority patent/TWI521881B/zh
Publication of JP2014123867A publication Critical patent/JP2014123867A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00Details
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators

Abstract

【課題】凸型状のパルス波の生成が可能な発振回路を提供する。
【解決手段】MOSFETを複数個リング状に接続した発振回路を用いた発振方法であって、MOSFETの駆動電源のGNDではなく各MOSFET同士の接続回線のうちの一部にGNDをとり、GNDをとった箇所から奇数個のMOSFETを接続した先の接続回線からプローブをとり、プローブとGNDとの間で発振波形を得る。
【選択図】図1

Description

本発明は発振方法及び発振回路に関する。
インバータを奇数個接続して閉回路を構成したものは発振器となる。このような回路はリング発振器として一般的に知られている。
また、特許文献1には、より高い発振周波数を実現するためのリング発振器が開示されている。
特許文献1のリング発振器は、4個のインバータ(偶数個のインバータ)から成る四角形状のメインループ回路に、3個のインバータ(奇数個のインバータ)から成る三角形状のループ回路を、励起回路として複数設ける構成を採用している。
特許文献2には、3個のインバータからなるリング状のメインリングが複数設けられ、複数のインバータがリング状に接続された位相結合リングが設けられ、各メインリングの接続ノードが、それぞれ位相結合リングの異なる第2接続ノードに接続され、位相結合リングの第2接続ノード間が、第2位相結合素子である抵抗により接続された発振回路が記載されている。
特開2010−50591号公報 特開2011−19053号公報
上述した従来の発振器は、単なるパルス波を発振するものであった。しかし、本発明者等は、さらに山が少なくとも2つある凸型状(階段状)のパルス波の生成を検討すべきであると考えた。例えば山が2段階になっている凸型状のパルス波には、パルス波の最大値と中間値と最低値が生成されるが、本発明者等は、中間値を0とみなすことで+と−の演算が容易に行えると言うことに想到した。すなわち、従来のパルス波を用いて、何らかの演算を行おうとする場合には、−の値には補数をとる必要があったが、凸型状のパルス波を用いることで直接的に−の値を演算可能となるはずである。
そこで、本発明は、上記課題を解決すべくなされ、その目的とするところは、凸型状のパルス波の生成が可能な発振方法及び発振回路を提供することにある。
本発明にかかる発振方法によれば、MOSFETを複数個リング状に接続した発振回路を用いた発振方法であって、MOSFETの駆動電源のGNDではなく各MOSFET同士の接続回線のうちの一部にGNDをとり、GNDをとった箇所から奇数個のMOSFETを接続した先の接続回線からプローブをとり、プローブとGNDとの間で発振波形を得ることを特徴としている。
この方法によれば、凸型状のパルス波の生成が可能である。
また、本発明にかかる発振回路によれば、3個のインバータがリング状に接続された6個の小回路を備え、小回路のうち一方の3個は、電流が右回りに流れるようなインバータの接続構成であり、小回路のうち他方の3個は、電流が左回りに流れるようなインバータの接続構成であり、これら6個の小回路を、各小回路のうちのいずれか1つのインバータが六角形となるように接続され、接続された六角形の頂点は、小回路を構成するインバータがアノード同士、カソード同士で接続され、カソード同士で接続された六角形の3つの頂点のそれぞれに、インバータのアノードが接続され、3つの頂点に接続された各インバータのカソードが1点に接続されるカソード中点を有する第1星形回路を備え、3個のインバータがリング状に接続された6個の小回路を備え、小回路のうち一方の3個は、電流が右回りに流れるようなインバータの接続構成であり、小回路のうち他方の3個は、電流が左回りに流れるようなインバータの接続構成であり、これら6個の小回路を、各小回路のうちのいずれか1つのインバータが六角形となるように接続され、接続された六角形の頂点は、小回路を構成するインバータがアノード同士、カソード同士で接続され、アノード同士で接続された六角形の3つの頂点のそれぞれに、インバータのカソードが接続され、3つの頂点に接続された各インバータのアノードが1点に接続されるアノード中点を有する第2星形回路を備え、第1星形回路の小回路2個と、第2星形回路の小回路2個は共有され、第1星形回路と第2星形回路が結合した並列星形回路を備え、並列星形回路はそれぞれ同じ構成である、第1並列星形回路と、第2並列星形回路と、第3並列星形回路との3個が接続されていることを特徴としている。
この構成を採用することにより、3つ並列星形回路のうちのいずれかのアノード中点と、このアノード中点の周囲に構成されている小回路のうちの何れかの頂点との間で、2段の階段状のパルス波が生成される。
本発明の発振方法及び発振回路によれば、凸型状のパルス波を出力することができる。
本発明に係る発振方法について説明する説明図である。 図1におけるプローブPで得られる波形である。 図1におけるプローブQで得られる波形である。 図1におけるプローブSで得られる波形である。 図1におけるプローブRで得られる波形である。 本発明に係る発振回路の実施形態を説明する概略図である。 測定ポイントを示す説明図である。 実際に測定した波形を示す説明図である。
まず、本実施形態の発振方法について説明する。
MOSFETをリング状に接続したリング発振器そのものは従来より知られているが、本実施形態では、波形を出力する箇所をどこからとるかに特徴を有している。
図1に、本実施形態の発振方法に用いる回路と、その発振方法を示している。図1に示す実施形態では、9個のMOSFETをリング状に接続している。ここでは、MOSFETとして、MOSFETのインバータが集積されているルネサスエレクトロニクス株式会社のHD74HC14Pを用いた。
図1では、電源回路については図示していないが、直流1.4VをHD74HC14Pの電源端子Vccと、電源端子VccのGNDとの間に印加している。
図1における9個直列に接続したインバータの一番上のインバータ1のアノードにプローブのGNDをとる。そして、GNDをとったインバータ1から3個目のインバータ3のカソードにプローブをとる。このインバータ3から出力される波形をPとする。
また、GNDをとったインバータ1から5個目のインバータ5のカソードにプローブをとる。このインバータ5から出力される波形をQとする。
また、GNDをとったインバータ1から7個目のインバータ7のカソードにプローブをとる。このインバータ7から出力される波形をSとする。
また、GNDをとったインバータ1から8個目のインバータ8のカソードにプローブをとる。このインバータ8から出力される波形をRとする。
図2には、3個のインバータによって発振した波形Pを示す。この波形を見ると、2段階に山が形成された波形が繰り返されている。したがって、このような出力波形は、山が2段階になっている凸型状の波形といえる。
図3には、5個のインバータによって発振した波形Qを示す。この波形を見ると、2段階に山が形成された波形が繰り返されている。したがって、このような出力波形は、山が2段階になっている凸型状の波形といえる。
図4には、7個のインバータによって発振した波形Sを示す。この波形も、図2,図3とは時間軸方向(横軸)の長さのバランスが異なるだけであって、図2,図3と同様に山が2段階になっている凸型状の波形といえる。
図5には、8個のインバータによって発振した波形Rを示す。一般的には、偶数個のインバータをリング接続しても発振しないはずであるが、本実施形態では発振波形が得られている。
なお、図2〜図5に示した発振波形の全て、発振波長が1960nsecである(すなわち、発振周波数は、510.204081kHz)。なお、発振波長の1960は7×7×40であって7の倍数である。
このように、凸型状の発振波形が得られることで、将来的にこのような波形を用いた演算等が容易に行われることが期待できる。
また、図3に示した発振波形は、他図面の発振波形と比較すると最も凸型形状のバランスがよい。したがって、本願発明の目的とする凸型の波形を得るには5個のインバータによって発振させることが好ましいといえる。
後述する星形回路においても、何れかのアノードからカソード中点に至る際に奇数個のインバータを通る最短経路は5個のインバータを通る場合であり、アノード中点からいずれかのカソードに至る際に奇数個のインバータを通る最短経路は5個のインバータを通る場合である。すなわち、後述する発振回路は、上述してきた発振方法を応用したものと考えられる。
次に、発振回路の実施形態について説明する。
本発明にかかる発振回路は、インバータを複数接続して構成されている。まず、全体構成を説明し、徐々に詳細な構成を説明していく。
本実施形態の発振回路30は、図6に示すように、2つの星形回路34,36を平面的に接続した並列星形回路32を3つ具備しており、それぞれ符号32A,32B,32Cとして図示している。
これら3つの並列星形回路32A,32B,32Cは、それぞれ同じ構成である。各並列星形回路32A,32B,32Cは、2つの異なる星形回路34、36が一部重なって(ダブって)構成されている。
各並列星形回路32A,32B,32Cを構成する2つの星形回路は、上記のように2種類あり、中心に向けて電流が流れる方向のもの(符号36)、中心から電流が周囲方向に流れるもの(符号34)である。
符号36の星形回路36の中心は、3つのインバータのカソードが1点で接続されており、以下カソード中点Kと称する。また、符号34の星形回路の中心は、3つのアノードが1点で接続されており、以下アノード中点Aと称する。
3つの並列星形回路32A,32B,32Cは、電気的に接続されている。具体的には、並列星形回路32Aのアノード中点Aと、並列星形回路32Bのカソード中点Kとが接続されている。また、並列星形回路32Aのカソード中点Kと、並列星形回路32Cのアノード中点Aとが接続されている。また、並列星形回路32Cのカソード中点Kと、並列星形回路32Bのアノード中点Aとが接続されている。
なお、図6では、各並列星形回路32A,32B,32Cの接続配線は破線で図示している。
図面では、3つの並列星形回路32A、32B、32Cを平面上に配置させたところを示しているが、各並列星形回路32A、32B、32Cは上記のような電気的な接続がなされていれさえすればよく、特に配置方法についてはどのようなものであってもよい。
次に、並列星形回路の構成について説明する。
各並列星形回路32A、32B、32Cは、2つの星形回路が一部のインバータを共有して構成された2つの星形回路34、36を有している。
各星形回路34、36は、3個のインバータがリング状に接続された小回路20を6つ有している。各小回路20は、インバータの方向が揃っており、小回路1つでリング発振器を構成することも可能である。
各小回路20は、3個のインバータを使用して三角形状になっているが、3個のインバータが平面上に配置された際に平面視した場合において、電流が右回りに流れる構成か、左回りに流れる構成かの相違により、二種類の構成がある。
なお、二種類といっても、表裏をひっくり返すことで、インバータの向きは反対方向に向くようにできるので、実質的に二種類あるわけではない。すなわち、複数の小回路20を接続する際にどのような向きで接続するかで相違がある。
星形回路34、36は、6個の小回路を接続して構成されている。小回路20を構成する3個のインバータのうちの1個のインバータ同士をリング状に接続することによって、星形回路34,36の外周部分の六角形が構成されている。
なお、各星形回路34,36では、外周部分を構成する6個の小回路20は、電流の流れる方向が交互に逆方向となるように接続されている。つまり、電流が右回りに流れる構成の小回路20aの両隣は電流が左回りに流れる構成の小回路20bが接続されており、電流が左回りに流れる構成の小回路20bの両隣は電流が右回りに流れる構成の小回路20aが接続されている。
また、星形回路のうち、上述したアノード中点Aを有する星形回路34は、6個の小回路が構成する六角形の頂点のうちアノード同士が接続されている3箇所の接続部分a1から、中心方向に向かって、インバータのカソードが接続されている。
星形回路34の外周部分の六角形を構成するインバータは、互い違いに向きが異なるように接続されているので、アノード同士が接続されている接続部分a1は3箇所である。したがって、アノード同士が接続されている接続部分から中心方向に向かって設けられたインバータは3個である。この3個のインバータのアノードが1点で接続されてアノード中点Aを構成する。
また、星形回路のうち、上述したカソード中点Kを有する星形回路36は、6個の小回路が構成する六角形の頂点のうちカソード同士が接続されている接続部分k1から中心方向に向かって、インバータのアノードが接続されている。
星形回路36の外周部分の六角形を構成するインバータは、互い違いに向きが異なるように接続されているので、カソード同士が接続されている接続部分k1は3箇所である。したがって、カソード同士が接続されている接続部分から中心方向に向かって設けられたインバータは3個である。この3個のインバータのカソードが1点で接続されてカソード中点Kを構成する。
アノード中点Aを有する星形回路34と、カソード中点Kを有する星形回路36とは、2つの小回路20a、20bを共有して接続されている。なお、共有部分においては、星形回路34のアノード中点Aを構成するインバータのカソードと、星形回路36のカソード中点Kを構成するインバータのアノードとが接続されている。したがって、1つの並列星形回路において、星形回路34のアノード中点Aと星形回路36のカソード中点Kとは最短で2つのインバータで接続されていることとなる。
本実施形態の発振回路は、3つの並列星形回路32A、32B、32Cを、ある1つのカソード中点Kと別の並列星形回路のアノード中点Aを接続し、このアノード中点Aを有する並列星形回路のカソード中点Kをさらに別の並列星形回路のアノード中点Aに接続し、このアノード中点Aを有する並列星形回路のカソード中点を最初の並列星形回路のアノード中点Aに接続している。
そして、図7に示すように、この発振回路の、いずれかの並列星形回路のアノード中点Aにグラウンドをとる。プローブをとる場所は、グラウンドをとった箇所以外のいずれかの並列星形回路のアノード中点A又はカソード中点Kである。すると、凸型状の波形が出力される。
(実施例)
実際に、本実施形態の発振回路を作製して、波形の取得を試みた。
インバータはルネサスエレクトロニクス株式会社のHD74HC14Pを用い、これを図2に示した回路構成となるように接続した。HD74HC14Pへの供給電圧は直流1.202Vとした。
測定機器は、アジレントテクノロジー社のU1600Bを採用した。これはハンドヘルド型の測定器である。
図8に示すように、この発振回路では、波長が56μsecで、最高値、中間値、最低値の3つの値が順番に繰り返し現れる階段状の波形が出力された。発振波長が56μsecであるから、周波数としては17857.142857Hzである。
なお、図8に示された発振波長の56も7×8で7の倍数である。図2〜図5に示した波形もその波長は7の倍数である。このように、本発明にかかる発振方法及び発振回路によれば、7の倍数となる発振波形が得られることが明らかになった。
ここで特筆すべきは、出力波形の測定ポイントの取り方である。今回の発振回路では、GNDを何れかの並列星形回路のアノード中点又はカソード中点からとるようにしている。また、電源回路のGNDは並列星形回路のアノード中点又はカソード中点には接続されていない。このため、図8に示されるような特徴的な波形が生成されるものと考えられる。
20 小回路
30 発振回路
32A,32B,32C 並列星形回路
34、36 星形回路
A アノード中点
K カソード中点

Claims (2)

  1. MOSFETを複数個リング状に接続した発振回路を用いた発振方法であって、
    MOSFETの駆動電源のGNDではなく各MOSFET同士の接続回線のうちの一部にGNDをとり、GNDをとった箇所から奇数個のMOSFETを接続した先の接続回線からプローブをとり、プローブとGNDとの間で発振波形を得ることを特徴とする発振方法。
  2. 3個のインバータがリング状に接続された6個の小回路を備え、
    小回路のうち一方の3個は、電流が右回りに流れるようなインバータの接続構成であり、
    小回路のうち他方の3個は、電流が左回りに流れるようなインバータの接続構成であり、
    これら6個の小回路を、各小回路のうちのいずれか1つのインバータが六角形となるように接続され、
    接続された六角形の頂点は、小回路を構成するインバータがアノード同士、カソード同士で接続され、
    カソード同士で接続された六角形の3つの頂点のそれぞれに、インバータのアノードが接続され、
    3つの頂点に接続された各インバータのカソードが1点に接続されるカソード中点を有する第1星形回路を備え、
    3個のインバータがリング状に接続された6個の小回路を備え、
    小回路のうち一方の3個は、電流が右回りに流れるようなインバータの接続構成であり、
    小回路のうち他方の3個は、電流が左回りに流れるようなインバータの接続構成であり、
    これら6個の小回路を、各小回路のうちのいずれか1つのインバータが六角形となるように接続され、
    接続された六角形の頂点は、小回路を構成するインバータがアノード同士、カソード同士で接続され、
    アノード同士で接続された六角形の3つの頂点のそれぞれに、インバータのカソードが接続され、
    3つの頂点に接続された各インバータのアノードが1点に接続されるアノード中点を有する第2星形回路を備え、
    第1星形回路の小回路2個と、第2星形回路の小回路2個は共有され、第1星形回路と第2星形回路が結合した並列星形回路を備え、
    並列星形回路はそれぞれ同じ構成である、第1並列星形回路と、第2並列星形回路と、第3並列星形回路との3個が設けられ、
    第1並列星形回路のアノード中点と、第2並列星形回路のカソード中点とが接続され、
    第2並列星形回路のアノード中点と、第3並列星形回路のカソード中点とが接続され、
    第3並列星形回路のアノード中点と、第1並列星形回路のカソード中点とが接続されていることを特徴とする発振回路。
JP2012279044A 2012-12-21 2012-12-21 発振方法及び発振回路 Active JP5275508B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012279044A JP5275508B1 (ja) 2012-12-21 2012-12-21 発振方法及び発振回路
KR1020130102382A KR101396659B1 (ko) 2012-12-21 2013-08-28 발진 방법 및 발진 회로
US14/033,907 US8957736B2 (en) 2012-12-21 2013-09-23 Oscillation method and oscillation circuit
MYPI2013004444A MY172878A (en) 2012-12-21 2013-12-10 Oscillation method and oscillation circuit
TW102147431A TWI521881B (zh) 2012-12-21 2013-12-20 振盪電路及其振盪方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012279044A JP5275508B1 (ja) 2012-12-21 2012-12-21 発振方法及び発振回路

Publications (2)

Publication Number Publication Date
JP5275508B1 true JP5275508B1 (ja) 2013-08-28
JP2014123867A JP2014123867A (ja) 2014-07-03

Family

ID=49179245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012279044A Active JP5275508B1 (ja) 2012-12-21 2012-12-21 発振方法及び発振回路

Country Status (5)

Country Link
US (1) US8957736B2 (ja)
JP (1) JP5275508B1 (ja)
KR (1) KR101396659B1 (ja)
MY (1) MY172878A (ja)
TW (1) TWI521881B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022050172A (ja) * 2020-09-17 2022-03-30 彰 滝沢 複数位相の発振回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188634A (ja) * 1992-08-20 1994-07-08 Philips Electron Nv 多相出力発振器
JP2005094754A (ja) * 2003-09-16 2005-04-07 Samsung Electronics Co Ltd ハイパーリングオシレータ、該リングオシレータを備えたシステム、及びリングオシレーティング方法
JP2007274431A (ja) * 2006-03-31 2007-10-18 Sony Corp 発振回路
JP2008205580A (ja) * 2007-02-16 2008-09-04 Sony Corp 発振回路
JP2010050591A (ja) * 2008-08-20 2010-03-04 Kanagawa Univ リング発振器
JP2011019053A (ja) * 2009-07-08 2011-01-27 Sony Corp 発振回路および記録装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668507A (en) * 1996-07-22 1997-09-16 International Business Machines Corporation Noise generator for evaluating mixed signal integrated circuits
US6075417A (en) * 1998-01-05 2000-06-13 Advanced Micro Devices, Inc. Ring oscillator test structure
US6137369A (en) * 1999-03-03 2000-10-24 Lucent Technologies Inc. Ring oscillator clock generator network
KR100505664B1 (ko) * 2003-01-07 2005-08-04 삼성전자주식회사 공정 중의 칩 상의 변화를 용이하게 모니터링할 수 있는스피드 비닝 테스트 회로를 구비한 반도체 장치, 및 그테스트 방법
US7208934B2 (en) * 2004-01-21 2007-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for identification of locations of a circuit within an integrated circuit having low speed performance
US7365611B2 (en) * 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
KR100689832B1 (ko) * 2005-06-21 2007-03-08 삼성전자주식회사 위상 동기 루프 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188634A (ja) * 1992-08-20 1994-07-08 Philips Electron Nv 多相出力発振器
JP2005094754A (ja) * 2003-09-16 2005-04-07 Samsung Electronics Co Ltd ハイパーリングオシレータ、該リングオシレータを備えたシステム、及びリングオシレーティング方法
JP2007274431A (ja) * 2006-03-31 2007-10-18 Sony Corp 発振回路
JP2008205580A (ja) * 2007-02-16 2008-09-04 Sony Corp 発振回路
JP2010050591A (ja) * 2008-08-20 2010-03-04 Kanagawa Univ リング発振器
JP2011019053A (ja) * 2009-07-08 2011-01-27 Sony Corp 発振回路および記録装置

Also Published As

Publication number Publication date
TWI521881B (zh) 2016-02-11
TW201427278A (zh) 2014-07-01
US8957736B2 (en) 2015-02-17
MY172878A (en) 2019-12-13
KR101396659B1 (ko) 2014-05-23
JP2014123867A (ja) 2014-07-03
US20140176247A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP5813234B2 (ja) 2素子入りパワーモジュールおよびそれを用いた3レベル電力変換装置
CA2932566C (en) Bus bar module
JP5275508B1 (ja) 発振方法及び発振回路
JP2008131659A (ja) タイムトゥデジタルコンバータ
JP5959457B2 (ja) パワーモジュール
JP2012186946A (ja) 電力変換装置
JP6240402B2 (ja) 半導体装置
US20160299176A1 (en) Bus bar module
JP6104501B2 (ja) パルス発生装置及びパルス発生方法
CN103412472A (zh) 模拟电子钟
JP2003108365A (ja) 乱数発生回路
JP2002043528A (ja) 半導体ウェハ及び特性評価回路
JP3205154U (ja) 多相交流発生装置
JP5532798B2 (ja) 水晶発振回路
JP2022050172A (ja) 複数位相の発振回路
JP6692056B2 (ja) 計測装置
JP2014033544A (ja) インバータ装置
JP5556703B2 (ja) 電力変換装置
Hsu et al. Abundance of mosaic patterns for CNN with spatially variant templates
JP2016118499A (ja) センサ素子、角速度センサ及びセンサ素子の製造方法
JP7365771B2 (ja) 半導体装置
JP2016058505A (ja) パワーモジュール及びパワーユニット
JP2011081420A (ja) 電圧発生装置
JP2005269196A (ja) 集積回路装置
JP2008277690A (ja) Mosfet回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Ref document number: 5275508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250