JP5959457B2 - パワーモジュール - Google Patents

Description

本発明は、パワーモジュールに関し、特に、半導体素子を集積して電力変換動作を実行するパワーモジュールに関する。

交流モータの駆動用インバータや、太陽光発電用のパワーコンディショナなどの各種のパワーモジュールは、半導体素子を集積して電力変換動作を実施できるよう構成された電気部品である。

このようなパワーモジュールは、パワー半導体素子のみならず、ケース、封止ゲル、電気配線、絶縁基板、ベースプレート、さらに、パワーモジュールの種類によっては、ゲートドライバ回路や過熱、過電流を防ぐための保護回路までもが一体化されて提供されており、パワーモジュールを用いた製品の設計、製造を行うユーザの利便性が図られている。

パワーモジュールの突然の故障は、それを適用する設備や装置の停止につながるため、経済的な損失などをもたらす。このため、パワーモジュールの寿命を診断する試みが知られている。

たとえば、特許文献１（特開２０１１−１９６７０３号公報）に記載されている方法では、パワー半導体素子から成る半導体装置の全動作温度範囲を複数の温度領域に分割し、その温度領域内においてはそれぞれ設定した基準温度差におけるパワーサイクル数に重み付けした値を用いてサイクル数を算出する。さらに、この方法では、分割した温度領域間においては各算出したサイクル数を基にマイナー則を用いて累積ダメージを算出して寿命を予測する。

特開２０１１−１９６７０３号公報

ところで、特許文献１で記載されたような劣化度合い（ダメージ）の計算は、実数のべき乗や対数の計算を伴うため、演算量が多くなる。

また、複数のパワ−半導体素子を搭載しているパワ−モジュ−ルでは、温度変化が発生した時点で複数の半導体素子の劣化度合いの計算を、次の計算を行うべき温度変化が発生する前に完了する必要があり、高速な計算処理が必要となる。

このような半導体素子の劣化度合いの計算を高速に実行するためには、専用デジタル回路またはＣＰＵ（Central Processing Unit）での動作周波数を大きくする必要がある。

しかしながら、動作周波数が増加すると、たとえば、パワーモジュールに含まれるＩＧＢＴ（Insulated-Gate Bipolar Transistors）のようなスイッチング素子のスイッチングノイズの影響を受けやすく、そのノイズへの対策の結果、計算精度が低下するという問題がある。

また、製品寿命は製品実物に対して、寿命試験（パワ−サイクル試験）を行い、その統計的な結果からパワー−サイクル寿命の関係式が導出される。一般に、パワーサイクル寿命が温度に依存するということは、経験的に把握されているが、必ずしも定義式に精度良く合わせこむことが可能というわけではない。場合によっては、フィッティングを行う定義式の構造自体を変更する必要がある。その場合、固定の定義式（演算構造）を実行する機能のみが製品実物に実装されている場合、寿命誤差が大きくなり、有効な寿命診断ができないという問題がある。

また、入力となる温度値がどの範囲に属するかによって、劣化度合いの値は大きく異なるという特性があり、また、どの範囲の温度値が使われるかは、最終的にパワーモジュールを使用するユーザによる製品アプリケーションに大きく依存する。そのため、幅広い温度レンジに対応する必要がある。

それゆえに、本発明の目的は、高速かつ高精度に劣化度合いを算出することができ、温度レンジやパワーサイクル寿命の関係式の変化に対して柔軟に対応することができるパワーモジュールを提供することである。

上記課題を解決するために、本発明のパワーモジュールは、半導体チップと、半導体チップの周辺に設けられた温度センサと、温度センサで検出された温度の変化量と温度の平均値の２変数に基づいて、半導体チップの寿命を診断する診断部と、診断の結果を表わす信号を生成する出力部と、診断の結果を表わす信号を外部へ出力する出力端子とを備える。診断部は、温度の変化量と温度の平均値の２次元の定義域をメッシュ（計算格子）に分割して、メッシュの格子点のパワーサイクルごとの半導体チップの劣化度合いの値を記憶する記憶部と、指定された温度の変化量と温度の平均値が含まれるメッシュの格子点の劣化度合いの値を用いた補間によって、指定された温度の変化量と温度の平均値に対応する半導体チップの劣化度合いを算出する算出部とを含む。

本発明のパワーモジュールは、高速かつ高精度に劣化度合いを算出することができる。また、温度レンジやパワーサイクル寿命の関係式の変化に対して柔軟に対応することができる。

第１の実施の形態によるパワーモジュールの構成を表わす図である。 パワーモジュールのレイアウトを説明するための図である。 パワーモジュールのレイアウトを説明するための図である。 寿命診断部の構成を表わす図である。 １パワーサイクル内の温度センサで検出された温度の変化を表わす図である。 第１の実施形態において、出力端子ＰＤから出力される信号の例を表わす図である。 第１の実施形態の寿命診断の動作手順を表わすフローチャートである。 メッシュテ−ブルの例を説明するためのである。 メッシュ（ｎ，ｉ）を表わす図である。 ｄＴおよびＴｍと劣化度合いの関係を表わす図である。 劣化度合い算出部の構成を表わす図である。 （ａ）は、デコーダ３２に与えられるｄＴおよびＴｍの数値表現を説明するための図である。（ｂ）および（ｃ）は、第１の実施形態における浮動小数点加算での数値表現を説明するための図である。 劣化度合いの算出手順を示すフローチャートである。 第２の実施形態において、出力端子ＰＤから出力される信号の例を表わす図である。 第３の実施形態のパワーモジュールの構成を表わす図である。 第４の実施形態のパワーモジュールの構成を表わす図である。 第５の実施形態のパワーモジュールの構成を表わす図である。 セレクト信号ＳＬと出力する劣化度との関係を表わす図である。 第７の実施形態のパワーモジュールの構成を表わす図である。 第８の実施形態のパワーモジュールの構成を表わす図である 第８の実施形態において、出力端子ＰＤから出力される信号の例を表わす図である。 第９の実施形態において出力端子ＰＤから出力される信号の例を表わす図である。 第１０の実施形態のパワーモジュールの構成を表わす図である。 第１１の実施形態における浮動小数点加算での数値表現を説明するための図である。

以下、本発明の実施形態について、図面を用いて説明する。
［第１の実施形態］
図１は、第１の実施の形態によるパワーモジュールの構成を表わす図である。

図２および図３は、パワーモジュールのレイアウトを説明するための図である。
図１に示すように、このパワーモジュール１０は、素子部１１と、温度センサ（１ｕｐ、１ｖｐ、１ｗｐ、１ｕｎ、１ｖｎ、１ｗｎ）と、制御部１２とを備える。なお３相における各相は一般的にＵ相、Ｖ相、Ｗ相と呼ばれており、各温度センサの添え字にあるｕ、ｖ、ｗも、それを示したものであり、また以降の説明でも、Ｕ相、Ｖ相、Ｗ相という名称で３相の構成要素を記述する。

素子部１１は、入力された直流電力を三相交流電力に変換するＰＷＭ（Pulse Width Modulation）方式のインバータである。素子部１１は、入力された直流電力を三相交流電力に変換するインバータに使用される、ＩＧＢＴチップとダイオードチップの計１２個の素子から構成される部分である。

素子部１１は、スイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎと、電流還流用のダイオード素子Ｄｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎを備える。スイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎおよび電流還流用のダイオード素子Ｄｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎは、それぞれ独立した半導体チップで構成される。スイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎは、ＩＧＢＴ（Insulated-Gate Bipolar Transistors）である。

素子部１１の正極側ノードは、電圧端子ＰＶ１と接続し、負極側ノードは、電圧端子ＰＶ２と接続する。素子部１１のＵ相の出力は、出力端子ＰＯ１と接続し、Ｖ相の出力は、出力端子ＰＯ２と接続し、Ｗ相の出力は、出力端子ＰＯ３と接続する。

スイッチング素子Ｑｕｐ，Ｑｕｎ（Ｕ相アーム）は、正極側ノードと負極側ノードとの間にこの順で直列に接続される。スイッチング素子Ｑｖｐ，Ｑｖｎ（Ｖ相アーム）は、正極側ノードと負極側ノードとの間にこの順で直列に、Ｕ相アームとは並列に接続される。スイッチング素子Ｑｗｐ，Ｑｗｎ（Ｗ相アーム）は、正極側ノードと負極側ノードとの間にこの順で直列に、Ｕ相およびＶ相アームとは並列に接続される。ダイオード素子Ｄｕｐ，Ｄｕｎ，Ｄｖｐ，Ｄｖｎ，Ｄｗｐ，Ｄｗｎは、スイッチング素子Ｑｕｐ，Ｑｕｎ，Ｑｖｐ，Ｑｖｎ，Ｑｗｐ，Ｑｗｎとそれぞれ並列に逆バイアス方向に接続される。

スイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐと、ダイオード素子Ｄｕｐ，Ｄｖｐ，Ｄｗｐは、上アームを構成する。スイッチング素子Ｑｕｎ，Ｑｖｎ，Ｑｗｎと、ダイオード素子Ｄｕｎ，Ｄｖｎ，Ｄｗｎは、下アームを構成する。

図２に示すように、スイッチング素子Ｑｕｐおよびダイオード素子Ｄｕｐの近傍には、それぞれ部材を接続するハンダ１０１、１０２、電流を流す銅パターン１０６、電気的絶縁を担う絶縁基板１１０、放熱や部材保持のためのベースプレート１１２などが積層されている。なお、図２には、パワーモジュールに接続するヒートシンク１１４と、接触熱抵抗低減用のグリス１１３も併せて記載している。また、ワイヤボンディング等の電気配線やケース・ゲル等は図示省略している。スイッチング素子Ｑｖｐおよびダイオード素子Ｄｖｐのレイアウト、スイッチング素子Ｑｗｐおよびダイオード素子Ｄｗｐのレイアウト、スイッチング素子Ｑｕｎおよびダイオード素子Ｄｕｎのレイアウト、スイッチング素子Ｑｖｎおよびダイオード素子Ｄｖｎのレイアウト、スイッチング素子Ｑｗｎおよびダイオード素子Ｄｗｎのレイアウトも、図２のレイアウトと同様である。

パワーモジュール１０は、比較的大きな電力を取り扱うため、電力損失に伴うパワーモジュール１０内部の温度変化が著しい。そのため、各部材はこの温度変化に応じて伸縮するが、各部材の材質によってその伸縮の度合いが異なる。このため、部材間で大きな応力が発生することとなり、部材に熱的な疲労をもたらす。特に、半導体チップであるスイッチング素子Ｑｕｐおよびダイオード素子Ｄｕｐの直下のハンダ１０１は、熱的な疲労に起因して生じるクラック（割れ）の進展によって破壊が発生しやすい。また、半導体チップであるスイッチング素子Ｑｕｐとボンディングワイヤ（図示せず）との接合部も熱疲労が起こりやすい。

ハンダ１０１のクラックによる故障およびスイッチング素子とボンディングワイヤの接合部の故障で決定されるパワーモジュールの寿命は、いわゆるパワーサイクル寿命と称され、パワーモジュールの主要な故障モードの一つである。なお、ここでは以降、ハンダ１０１のクラックの進展およびスイッチング素子とボンディングワイヤの接合部の剥離を「劣化」と称することとする。

スイッチング素子Ｑｕｐの劣化の進み具合を把握するために、温度センサ１ｕｐが、スイッチング素子Ｑｕｐの周辺、すなわちハンダ１０１およびスイッチング素子Ｑｕｐとボンディングワイヤの接合部の周辺に配置され、その周辺の温度を検出する。

また、図示しないが、スイッチング素子Ｑｖｐの劣化の進み具合を把握するために、温度センサ１ｖｐが、スイッチング素子Ｑｖｐの周辺、すなわちハンダ１０１およびスイッチング素子Ｑｖｐとボンディングワイヤの接合部の周辺に配置され、その周辺の温度を検出する。

同様に、スイッチング素子Ｑｗｐの劣化の進み具合を把握するために、温度センサ１ｗｐが、スイッチング素子Ｑｗｐの周辺、すなわちハンダ１０１およびスイッチング素子Ｑｗｐとボンディングワイヤの接合部の周辺に配置され、その周辺の温度を検出する。

スイッチング素子Ｑｕｎの劣化の進み具合を把握するために、温度センサ１ｕｎが、スイッチング素子Ｑｕｎの周辺、すなわちハンダ１０１およびスイッチング素子Ｑｕｎとボンディングワイヤの接合部の周辺に配置され、その周辺の温度を検出する。

スイッチング素子Ｑｖｎの劣化の進み具合を把握するために、温度センサ１ｖｎが、スイッチング素子Ｑｖｎの周辺、すなわちハンダ１０１およびスイッチング素子Ｑｖｎとボンディングワイヤの接合部の周辺に配置され、その周辺の温度を検出する。

スイッチング素子Ｑｗｎの劣化の進み具合を把握するために、温度センサ１ｗｎが、スイッチング素子Ｑｗｎの周辺、すなわちハンダ１０１およびスイッチング素子Ｑｗｎとボンディングワイヤの接合部の周辺に配置され、その周辺の温度を検出する。

また、図３（ａ）に示すように、６個のスイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎと、６個のダイオード素子Ｄｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎがケース１１６の内部に集約されて配置される。図３（ａ）および図３（ｂ）に示すように、素子部１１の上層に制御部１２が配置されている。

制御部１２は、駆動部５０１と、Ａ／Ｄコンバータ２と、絶縁素子３と、寿命診断部４と、出力部５と、出力端子ＰＤと、駆動部５０１とを備える。

駆動部５０１は、スイッチング素子Ｑｕｐ，Ｑｕｎ，Ｑｖｐ，Ｑｖｎ，Ｑｗｐ，Ｑｗｎへの制御信号Ｇｕｐ，Ｇｕｎ，Ｇｖｐ，Ｇｖｎ，Ｇｗｐ，Ｇｗｎを出力する。

Ａ／Ｄコンバータ２は、温度センサ１ｕｐ，１ｖｐ，１ｗｐ，１ｕｎ，１ｖｎ，１ｗｎから送られる温度を表わすアナログ信号をデジタル信号に変換する。Ａ／Ｄコンバータ２は、６入力チャネル、１出力チャネルを有する。Ａ／Ｄ変換する入力チャンネルを順次指定することによって、温度センサ１ｕｐ，１ｖｐ，１ｗｐ，１ｕｎ，１ｖｎ，１ｗｎからの信号がデジタル信号に変換される。

Ａ／Ｄコンバータ２から出力される温度を表わすデジタル信号Ｔｕｐ（ｔ），Ｔｖｐ（ｔ），Ｔｗｐ（ｔ）、Ｔｕｎ（ｔ），Ｔｖｎ（ｔ），Ｔｗｎ（ｔ）は、絶縁素子３を介して寿命診断部４へ送られる。絶縁素子３は、寿命診断部４の誤動作および故障を防止するために設けられる。

寿命診断部４は、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、マイクロプロセッサ、またはこれらの組み合わせで構成される。

図４は、寿命診断部４の構成を表わす図である。
図４に示すように、寿命診断部４は、劣化度合い算出部９１と、劣化量算出部９２と、劣化度算出部９３とを含む。

劣化度合い算出部９１は、図５に示すように、各時刻ｔの温度Ｔｕｐ（ｔ）から１パワーサイクルにおける最大温度ＭＡＸＴｕｐと、最小温度ＭＩＮＴｕｐを導出する。劣化度合い算出部９１は、式（Ａ１）で示すように、最大温度ＭＡＸＴｕｐと最小温度ＭＩＮＴｕｐとの差を計算することによって、１パワーサイクルにおける温度Ｔｕｐ（ｔ）の変化量を表わす脈動温度ΔＴｕｐを導出する。劣化度合い算出部９１は、式（Ａ２）で示すように、最大温度ＭＡＸＴｕｐと最小温度ＭＩＮＴｕｐとを平均することによって、１パワーサイクルにおける平均温度Ｔｍｕｐを導出する。

ΔＴｕｐ＝ＭＡＸＴｕｐ−ＭＩＮＴｕｐ…（Ａ１）
Ｔｍｕｐ＝（ＭＡＸＴｕｐ＋ＭＩＮＴｕｐ）／２…（Ａ２）
劣化度合い算出部９１は、各時刻ｔの温度Ｔｖｐ（ｔ）から、１パワーサイクルにおける最大温度ＭＡＸＴｖｐと、最小温度ＭＩＮＴｖｐを導出する。劣化度合い算出部９１は、式（Ａ３）で示すように、最大温度ＭＡＸＴｖｐと最小温度ＭＩＮＴｖｐとの差を計算することによって、１パワーサイクルにおける温度Ｔｖｐ（ｔ）の変化量を表わす脈動温度ΔＴｖｐを導出する。劣化度合い算出部９１は、式（Ａ４）で示すように、最大温度ＭＡＸＴｖｐと最小温度ＭＩＮＴｖｐとを平均することによって、１パワーサイクルにおける平均温度Ｔｍｖｐを導出する。

ΔＴｖｐ＝ＭＡＸＴｖｐ−ＭＩＮＴｖｐ…（Ａ３）
Ｔｍｖｐ＝（ＭＡＸＴｖｐ＋ＭＩＮＴｖｐ）／２…（Ａ４）
劣化度合い算出部９１は、各時刻ｔの温度Ｔｗｐ（ｔ）から、１パワーサイクルにおける最大温度ＭＡＸＴｗｐと、最小温度ＭＩＮＴｗｐを導出する。劣化度合い算出部９１は、式（Ａ５）で示すように、最大温度ＭＡＸＴｗｐと最小温度ＭＩＮＴｗｐとの差を計算することによって、１パワーサイクルにおける温度Ｔｗｐ（ｔ）の変化量を表わす脈動温度ΔＴｗｐを導出する。劣化度合い算出部９１は、式（Ａ６）で示すように、最大温度ＭＡＸＴｗｐと最小温度ＭＩＮＴｗｐとを平均することによって、１パワーサイクルにおける平均温度Ｔｍｗｐを導出する。

ΔＴｗｐ＝ＭＡＸＴｗｐ−ＭＩＮＴｗｐ…（Ａ５）
Ｔｍｗｐ＝（ＭＡＸＴｗｐ＋ＭＩＮＴｗｐ）／２…（Ａ６）
劣化度合い算出部９１は、各時刻ｔの温度Ｔｕｎ（ｔ）から、１パワーサイクルにおける最大温度ＭＡＸＴｕｎと、最小温度ＭＩＮＴｕｎを導出する。劣化度合い算出部９１は、式（Ａ７）で示すように、最大温度ＭＡＸＴｕｎと最小温度ＭＩＮＴｕｎとの差を計算することによって、１パワーサイクルにおける温度Ｔｕｎ（ｔ）の変化量を表わす脈動温度ΔＴｕｎを導出する。劣化度合い算出部９１は、式（Ａ８）で示すように、最大温度ＭＡＸＴｕｎと最小温度ＭＩＮＴｕｎとを平均することによって、１パワーサイクルにおける平均温度Ｔｍｕｎを導出する。

ΔＴｕｎ＝ＭＡＸＴｕｎ−ＭＩＮＴｕｎ…（Ａ７）
Ｔｍｕｎ＝（ＭＡＸＴｕｎ＋ＭＩＮＴｕｎ）／２…（Ａ８）
劣化度合い算出部９１は、各時刻ｔの温度Ｔｖｎ（ｔ）から、１パワーサイクルにおける最大温度ＭＡＸＴｖｎと、最小温度ＭＩＮＴｖｎを導出する。劣化度合い算出部９１は、式（Ａ９）で示すように、最大温度ＭＡＸＴｖｎと最小温度ＭＩＮＴｖｎとの差を計算することによって、１パワーサイクルにおける温度Ｔｖｎ（ｔ）の変化量を表わす脈動温度ΔＴｖｎを導出する。劣化度合い算出部９１は、式（Ａ１０）で示すように、最大温度ＭＡＸＴｖｎと最小温度ＭＩＮＴｖｎとを平均することによって、１パワーサイクルにおける平均温度Ｔｍｖｎを導出する。

ΔＴｖｎ＝ＭＡＸＴｖｎ−ＭＩＮＴｖｎ…（Ａ９）
Ｔｍｖｎ＝（ＭＡＸＴｖｎ＋ＭＩＮＴｖｎ）／２…（Ａ１０）
劣化度合い算出部９１は、各時刻ｔの温度Ｔｗｎ（ｔ）から、１パワーサイクルにおける最大温度ＭＡＸＴｗｎと、最小温度ＭＩＮＴｗｎを導出する。劣化度合い算出部９１は、式（Ａ１１）で示すように、最大温度ＭＡＸＴｗｎと最小温度ＭＩＮＴｗｎとの差を計算することによって、１パワーサイクルにおける温度Ｔｗｎ（ｔ）の変化量を表わす脈動温度ΔＴｗｎを導出する。劣化度合い算出部９１は、式（Ａ１２）で示すように、最大温度ＭＡＸＴｗｎと最小温度ＭＩＮＴｗｎとを平均することによって、１パワーサイクルにおける平均温度Ｔｍｗｎを導出する。

ΔＴｗｎ＝ＭＡＸＴｗｎ−ＭＩＮＴｗｎ…（Ａ１１）
Ｔｍｗｎ＝（ＭＡＸＴｗｎ＋ＭＩＮＴｗｎ）／２…（Ａ１２）
スイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎの期待寿命のパワーサイクルＮｕｐｆ，Ｎｖｐｆ，Ｎｗｐｆ，Ｎｕｎｆ，Ｎｖｎｆ，Ｎｗｎｆは、理論的には、以下のアレニウス形の式で計算できる。（Ａ１３）〜（Ａ１８）のアレニウス形の式は、スイッチング素子Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎのパワーサイクルにおける寿命特性を表わす。

１パワーサイクルにおける、スイッチング素子Ｑｕｐの劣化度合いＲｕｐ、スイッチング素子Ｑｖｐの劣化度合いＲｖｐ、スイッチング素子Ｑｗｐの劣化度合いＲｗｐ、スイッチング素子Ｑｕｎの劣化度合いＲｕｎ、スイッチング素子Ｑｖｎの劣化度合いＲｖｎ、スイッチング素子Ｑｗｎの劣化度合いＲｗｎは、以下の式で算出できる。

Ｒｕｐ＝１／Ｎｕｐf…（Ａ１９）
Ｒｖｐ＝１／Ｎｖｐf…（Ａ２０）
Ｒｗｐ＝１／Ｎｗｐf…（Ａ２１）
Ｒｕｎ＝１／Ｎｕｎf…（Ａ２２）
Ｒｖｎ＝１／Ｎｖｎf…（Ａ２３）
Ｒｗｎ＝１／Ｎｗｎf…（Ａ２４）
劣化度合い算出部９１は、上記式（Ａ１３）〜（Ａ２４）を計算する代わりに、予め計算しメッシュテーブル記憶部９４に記憶されたデータを用いた補間処理によって、劣化度合いＲｕｐ，Ｒｖｐ，Ｒｗｐ，Ｒｕｎ，Ｒｖｎ，Ｒｗｎを算出する。その具体的な算出方法については後述する。

劣化量算出部９２は、以下の式（Ａ２５）〜（Ａ３０）に従って、スイッチング素子Ｑｕｐの劣化量Ｄｕｐ、スイッチング素子Ｑｖｐの劣化量Ｄｖｐ、スイッチング素子Ｑｗｐの劣化量Ｄｗｐ、スイッチング素子Ｑｕｎの劣化量Ｄｕｎ、スイッチング素子Ｑｖｎの劣化量Ｄｖｎ、スイッチング素子Ｑｗｎの劣化量Ｄｗｎを算出する。なおここで、式（Ａ２５）から式（Ａ３０）は、パワーサイクルごとにＤｕｐからＤｗｎまでの値を累積することを示しており、右辺のＤｕｐからＤｗｎまでは、前パワーサイクルまでの累積値を、左辺のＤｕｐからＤｗｎまでは、今回のパワーサイクルにおいて更新された累積値を示している。

Ｄｕｐ＝Ｄｕｐ＋Ｒｕｐ…（Ａ２５）
Ｄｖｐ＝Ｄｖｐ＋Ｒｖｐ…（Ａ２６）
Ｄｗｐ＝Ｄｗｐ＋Ｒｗｐ…（Ａ２７）
Ｄｕｎ＝Ｄｕｎ＋Ｒｕｎ…（Ａ２８）
Ｄｖｎ＝Ｄｖｎ＋Ｒｖｎ…（Ａ２９）
Ｄｗｎ＝Ｄｗｎ＋Ｒｗｎ…（Ａ３０）
劣化度算出部９３は、式（Ａ３１）〜（Ａ３６）に従って、スイッチング素子Ｑｕｐの劣化量Ｄｕｐ、スイッチング素子Ｑｖｐの劣化量Ｄｖｐ、スイッチング素子Ｑｗｐの劣化量Ｄｗｐ、スイッチング素子Ｑｕｎの劣化量Ｄｕｎ、スイッチング素子Ｑｖｎの劣化量Ｄｖｎ、およびスイッチング素子Ｑｗｎの劣化量Ｄｗｎを、それぞれ期待寿命に達したときの劣化量ＤＭＡＸで除算することによって、スイッチング素子Ｑｕｐの劣化度Ｄｕｐｓ、スイッチング素子Ｑｖｐの劣化度Ｄｖｐｓ、スイッチング素子Ｑｗｐの劣化度Ｄｗｐｓ、スイッチング素子Ｑｕｎの劣化度Ｄｕｎｓ、スイッチング素子Ｑｖｎの劣化度Ｄｖｎｓ、スイッチング素子Ｑｗｎの劣化度Ｄｗｎｓを算出する。劣化度Ｄｕｐｓ、Ｄｖｐｓ、Ｄｗｐｓ、Ｄｕｎｓ、Ｄｖｎｓ、Ｄｗｎｓは、スイッチング素子Ｑｕｐ、Ｑｖｐ、Ｑｗｐ、Ｑｕｎ、Ｑｖｎ、Ｑｗｎの期待寿命に対する消費した寿命の比率を表わす。

Ｄｕｐｓ＝Ｄｕｐ／ＤＭＡＸ…（Ａ３１）
Ｄｖｐｓ＝Ｄｖｐ／ＤＭＡＸ…（Ａ３２）
Ｄｗｐｓ＝Ｄｗｐ／ＤＭＡＸ…（Ａ３３）
Ｄｕｎｓ＝Ｄｕｎ／ＤＭＡＸ…（Ａ３４）
Ｄｖｎｓ＝Ｄｖｎ／ＤＭＡＸ…（Ａ３５）
Ｄｗｎｓ＝Ｄｗｎ／ＤＭＡＸ…（Ａ３６）
再び、図１を参照して、出力部５は、寿命診断の結果を出力端子ＰＤから出力する。出力部５は、パワーサイクルごとに、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓのうちの最大値（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）を特定する。出力部５は、特定した最大値をオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

図６は、第１の実施形態において、出力端子ＰＤから出力される信号の例を表わす図である。図６では、劣化度Ｄｕｎｓが最大値として特定されて、Ｄｕｎｓをオンパルスのデューティ比とする信号が出力されている。

（寿命診断の動作）
図７は、第１の実施形態の寿命診断の動作手順を表わすフローチャートである。

図７を参照して、まず、劣化度合い算出部９１は、温度Ｔｕｐ（ｔ）、Ｔｖｐ（ｔ）、Ｔｗｐ（ｔ）、Ｔｕｎ（ｔ）、Ｔｖｎ（ｔ）、Ｔｗｎ（ｔ）を取得する（ステップＳ３０１）。

次に、劣化度合い算出部９１は、１パワーサイクルが終了した場合には（ステップＳ３０２でＹＥＳ）、１パワーサイクル内の脈動温度ΔＴｕｐ、ΔＴｖｐ、ΔＴｗｐ、ΔＴｕｎ、ΔＴｖｎ、ΔＴｗｎと、平均温度Ｔｍｕｐ、Ｔｍｖｐ、Ｔｍｗｐ、Ｔｍｕｎ、Ｔｍｖｎ、Ｔｍｗｎとを算出する（ステップＳ３０３）。

次に、劣化度合い算出部９１は、１パワーサイクルにおけるスイッチング素子Ｑｕｐの劣化度合いＲｕｐ、スイッチング素子Ｑｖｐの劣化度合いＲｖｐ、スイッチング素子Ｑｗｐの劣化度合いＲｗｐと、スイッチング素子Ｑｕｎの劣化度合いＲｕｎ、スイッチング素子Ｑｖｎの劣化度合いＲｖｎ、スイッチング素子Ｑｗｎの劣化度合いＲｗｎを算出する。算出方法は後述する（ステップＳ３０４）。

次に、劣化量算出部９２は、式（Ａ２５）〜（Ａ３０）に従って、スイッチング素子Ｑｕｐの劣化量Ｄｕｐ、スイッチング素子Ｑｖｐの劣化量Ｄｖｐ、スイッチング素子Ｑｗｐの劣化量Ｄｗｐ、スイッチング素子Ｑｕｎの劣化量Ｄｕｎ、スイッチング素子Ｑｖｎの劣化量Ｄｖｎ、スイッチング素子Ｑｗｎの劣化量Ｄｗｎを算出する（ステップＳ３０５）。

次に、劣化度算出部９３は、式（Ａ３１）〜（Ａ３６）に従って、スイッチング素子Ｑｕｐの劣化度Ｄｕｐｓ、スイッチング素子Ｑｖｐの劣化度Ｄｖｐｓ、スイッチング素子Ｑｗｐの劣化度Ｄｗｐｓ、スイッチング素子Ｑｕｎの劣化度Ｄｕｎｓ、スイッチング素子Ｑｖｎの劣化度Ｄｖｎｓ、スイッチング素子Ｑｗｎの劣化度Ｄｗｎｓを算出する（ステップＳ３０６）。

電源がオフされるまで（ステップＳ３１０でＹＥＳ）、ステップＳ３０１からの処理が繰り返される。

（劣化度合いの算出について）
次に、劣化度合いの補間による算出方法について説明する。以下の説明では、脈動温度ΔＴｕｐ、ΔＴｖｐ、ΔＴｗｐ、ΔＴｕｎ、ΔＴｖｎ、ΔＴｗｎを総称してｄＴと表わし、平均温度Ｔｍｕｐ、Ｔｍｖｐ、Ｔｍｗｐ、Ｔｍｕｎ、Ｔｍｖｎ、Ｔｍｗｎを総称してＴｍと表わす。劣化度合いＲｕｐ、Ｒｖｐ、Ｒｗｐ、Ｒｕｎ、Ｒｖｎ、Ｒｗｎを総称してＲと表わす。

劣化度合い算出部９１は、メッシュベースの補間方式で劣化度合いを算出する。
メッシュベ−スの補間方式とは、（ｄＴ，Ｔｍ）により規定される定義域を等間隔のメッシュ（計算格子、Computational Mesh）に分割し、メッシュの端点における劣化度合いの値を予め計算してメッシュテーブルとして記憶しておき、この予め計算されたメッシュの端点の劣化度合いの値を用いて、メッシュ内部の劣化度合いの値を補間計算により導出する方式である。

図８は、メッシュテ−ブルの例を説明するためのである。
ｄＴの定義域を（８℃≦ｄＴ≦１２７℃）、Ｔｍの定義域は（−６４℃≦Ｔｍ≦１７５℃）であるとする。ｄＴおよびＴｍの値の精度を１℃単位とする。

ｄＴを横軸、Ｔｍを縦軸とし、ｄＴは８℃単位、Ｔｍは１６℃単位で分割すると、ｄＴおよびＴｍの２次元の定義域は、１５×１５の小領域（メッシュ）に分割される。ｄＴおよびＴｍは、式（Ｂ１）および（Ｂ２）に示すように、整数ｎ，ｍ，ｉ，ｊを用いて表わすことができる。

ｄＴ＝８ｎ＋ｍ （ｎ＝１，２，…，１５、 ｍ＝０，１，…，７）…（Ｂ１）
Ｔｍ＝１６ｉ＋ｊ（ｉ＝−４，−３，…，１０、ｊ＝０，１，…，１５）…（Ｂ２）
ここで（ｎ，ｉ）は、メッシュを指すインデックスとなり、（ｍ，ｊ）はメッシュ内の特定の位置を示すインデックスとなる。

図８には、（７２℃≦ｄＴ＜８０℃）、（９６℃≦Ｔｍ＜１１２℃）の範囲のメッシュが表わされている。このメッシュのインデックスは（９，６）である。

メッシュ（９，６）内の（ｄＴ， Ｔｍ）が（７６、１０３）である点のインデックスは（４，７）である。なぜなら、ｄＴ、Ｔｍは、以下の式で表わされるからである。

ｄＴ＝７６ ＝８×９＋４…（Ｂ３）
Ｔｍ＝１０３ ＝１６×６＋７…（Ｂ４）
メッシュ（９，６）の４個の端点をＰ（９，６，０，０）、Ｐ（９，６，１，０）、Ｐ（９，６，０，１）、Ｐ（９，６，１，１）で表わす。

図９は、メッシュ（ｎ，ｉ）を表わす図である。メッシュ（ｎ，ｉ）の４個の端点は、Ｐ（ｎ，ｉ，０，０）、Ｐ（ｎ，ｉ，１，０）、Ｐ（ｎ，ｉ，０，１）、Ｐ（ｎ，ｉ，１，１）で表わされる。

隣接するメッシュ間の境界線をどちらのメッシュに含めるかの定義が必要であるが、本実施の形態では、「メッシュ（ｎ，ｉ）は、０≦ｍ＜７、０≦ｊ＜１５の点を含む」ものとする。したがって、Ｐ（ｎ，ｉ，０，１）とＰ（ｎ，ｉ，１，１）を結ぶ直線上の点は、メッシュ（ｎ，ｉ）に属さない。また、Ｐ（ｎ，ｉ，１，０）とＰ（ｎ，ｉ，１，１）とを結ぶ直線上の点は、メッシュ（ｎ，ｉ）に属さない。

メッシュベ−スの補間方式では、ｎ＝１〜１５、ｉ＝−４〜１０について、メッシュ（ｎ，ｉ）の４個の端点となるＰ（ｎ，ｉ，０，０）、Ｐ（ｎ，ｉ，１，０）、Ｐ（ｎ，ｉ，０，１）、Ｐ（ｎ，ｉ，１，１）における劣化度合いの値が予め計算されて、メッシュテーブル記憶部９４に記憶されている。

メッシュ（ｎ，ｉ）の端点Ｐ（ｎ，ｉ，０，０）は、同時にメッシュ（ｎ−１，ｉ）の端点Ｐ（ｎ−１，ｉ，１，０）、メッシュ（ｎ，ｉ−１）の端点Ｐ（ｎ，ｉ−１，０，１）、およびメッシュ（ｎ−１，ｉ−１）の端点Ｐ（ｎ−１，ｉ−１，１、１）でもある。

メッシュ（ｎ，ｉ）の端点Ｐ（ｎ，ｉ，１，０）は、同時にメッシュ（ｎ＋１，ｉ）の端点Ｐ（ｎ＋１，ｉ，０，０）、メッシュ（ｎ，ｉ−１）の端点Ｐ（ｎ，ｉ−１，１，１）、およびメッシュ（ｎ＋１，ｉ−１）の端点Ｐ（ｎ＋１，ｉ−１，０、１）でもある。

メッシュ（ｎ，ｉ）の端点Ｐ（ｎ，ｉ，０，１）は、同時にメッシュ（ｎ，ｉ＋１）の端点Ｐ（ｎ，ｉ＋１，０，０）、メッシュ（ｎ−１，ｉ）の端点Ｐ（ｎ−１，ｉ，１，１）、およびメッシュ（ｎ−１，ｉ＋１）の端点Ｐ（ｎ−１，ｉ＋１，１、０）でもある。

メッシュ（ｎ，ｉ）の端点Ｐ（ｎ，ｉ，１，１）は、同時にメッシュ（ｎ＋１，ｉ＋１）の端点Ｐ（ｎ＋１，ｉ＋１，０，０）、メッシュ（ｎ＋１，ｉ）の端点Ｐ（ｎ＋１，ｉ，１，０）、およびメッシュ（ｎ，ｉ＋１）の端点Ｐ（ｎ，ｉ＋１，０，１）でもある。

ｄＴおよびＴｍの２次元の定義域は、１５×１５のメッシュに分割されるが、その両端の点列も計算に必要となるため、メッシュテ−ブル記憶部９４に記憶される劣化度合いの点数は１６×１６＝２５６点となる。

メッシュ（ｎ，ｉ）内部の点（ｍ，ｊ）の劣化度合いの値は、メッシュ（ｎ，ｉ）の端点の劣化度合いの値から線形補間で計算できる。メッシュ（ｎ，ｉ）の端点は４点あるが、線形補正（平面補正）を行うためには、３点があれば十分であり、１点は余剰となる。本実施の形態では、劣化度合い算出部９１は、メッシュ（ｎ，ｉ）領域内の点（ｍ，ｊ）に対し、例えば以下に示すような適切な端点を３つ選択して、その３点から線形補間を行なう。

図１０に示すように、劣化度合いは、ｄＴおよびＴｍに対して単調増加である。そのため、Ｐ（ｎ，ｉ，１，０）とＰ（ｎ，ｉ，０，１）とを結ぶ直線によって、メッシュ（ｎ，ｉ）を上側領域と下側領域に分割する。直線上の点は、上側領域に属するものとする。

劣化度合い算出部９１は、上側領域の点については、３点｛Ｐ（ｎ，ｉ，１，０），Ｐ（ｎ，ｉ，０，１），Ｐ（ｎ，ｉ，１，１）｝の劣化度合いの値によって線形補間する。劣化度合い算出部９１は、下側領域の点については、３点｛Ｐ（ｎ，ｉ，０，０），Ｐ（ｎ，ｉ，１，０），Ｐ（ｎ，ｉ，０，１）｝によって線形補間する。

劣化度合い算出部９１は、メッシュ領域内の点（ｍ、ｊ）が式（Ｂ５）を満たすときに、上側領域に属すると判定し、式（Ｂ６）を満たすときに、下側領域に属すると判定する。

２ｍ＋ｊ−１６≧０…（Ｂ５）
２ｍ＋ｊ−１６＜０…（Ｂ６）
劣化度合い算出部９１は、下側領域の点（ｍ，ｊ）については、式（Ｂ７）に基づいて、劣化度合いを算出する。劣化度合い算出部９１は、上側領域の点（ｍ，ｊ）については、式（Ｂ８）に基づいて、劣化度合いＲを算出する。
Ｖ（ｎ，ｉ，０，０）、Ｖ（ｎ，ｉ，１，０）、Ｖ（ｎ，ｉ，０，１）、Ｖ（ｎ，ｉ，１，１）は、メッシュの端点Ｐ（ｎ，ｉ，０，０）、Ｐ（ｎ，ｉ，１，０）、Ｐ（ｎ，ｉ，０，１）、Ｐ（ｎ，ｉ，１，１）における劣化度合いである。

式（Ｂ７）は、以下のように変形できる。
Ｒ（ｎ，ｉ，ｍ，ｊ）＝｛（１６−２ｍ−ｊ）Ｖ（ｎ，ｉ，０，０）
＋２ｍＶ（ｎ，ｉ，１，０）＋ｊＶ（ｎ，ｉ，０，１）｝×２-4 …（Ｂ９）
式（Ｂ８）は、以下のように変形できる。

Ｒ（ｎ，ｉ，ｍ，ｊ）＝｛（−１６＋２ｍ＋ｊ）Ｖ（ｎ，ｉ，１，１）
＋２（８−ｍ）Ｖ（ｎ，ｉ，０，１）＋（１６−ｊ）Ｖ（ｎ，ｉ，１，０）｝×２-4 …（Ｂ１０）
図１１は、劣化度合い算出部９１の構成を表わす図である。

この劣化度合い算出部９１は、デコーダ３２と、読出し部３４と、演算制御部３１と、セレクタＳＬ１，ＳＬ２，ＳＬ３と、加算部３３と、浮動小数点加算部３６と、除算部３７と、１６ビット幅のレジスタＲ０，Ｒ１，Ｒ２とを備える。

図１２（ａ）は、デコーダ３２に与えられるｄＴおよびＴｍの数値表現を説明するための図である。

ｄＴは符号なし整数（２の補数）で表現され、ビット幅が７ビットである。ｄＴの７ビットをｄＴ［６：０］で表わす。Ｔｍは符号付整数（２の補数）で表現され、ビット幅が９ビットとする。Ｔｍの９ビットをＴｍ［８：０」で表わす。

この場合、ｎ、ｍ、ｉ、ｊは、図１２（ａ）に示すように、それぞれｄＴの上位４ビット、ｄＴの下位３ビット、Ｔｍの上位５ビット、Ｔｍの下位４ビットで表わされる。

図１２（ｂ）および図１２（ｃ）は、第１の実施形態における浮動小数点加算の数値表現を説明するための図である。浮動小数点加算部３６、除算部３７、レジスタＲ０，Ｒ１，Ｒ２が、この数値表現での数値を扱う。

浮動小数点加算部３６、除算部３７、レジスタＲ０，Ｒ１，Ｒ２では、１６ビットの浮動小数点で数値が表わされる。

符号（sign)は、最上位ビットで表わされ、指数（exp）は、第９ビット目〜第１４ビット目で表わされ、仮数（frac)は、第０ビット目〜第８ビット目で表わされる。

図１２（ｂ）および図１２（ｃ）で表わされる浮動小数点の数値の指数部の範囲は、００００００〜１１１１１１（２進数表現）である（１０進数で表わすと、０〜６３である）。また、浮動小数点の仮数部の範囲は、２進数で表わすと、１.０００００００００〜１.１１１１１１１１１ である（１０進数で表わすと、１.０〜１.９９８０４６８７５である）。

（劣化度合いの算出動作）
図１３は、劣化度合いの算出手順を示すフローチャートである。図１３に示す処理が、（ΔＴｕｐ、Ｔｍｕｐ）、（ΔＴｖｐ、Ｔｍｖｐ）、（ΔＴｗｐ、Ｔｍｗｐ）、（ΔＴｕｎ、Ｔｍｕｎ）、（ΔＴｖｎ、Ｔｍｖｎ）、（ΔＴｗｎ、Ｔｍｗｎ）の６個のセットについて順次選択されて計算される。以下では、選択されたセットを（ｄＴ、Ｔｍ）とする。

Ａ／Ｄコンバータ２から送られるｄＴ、Ｔｍがデコーダ３２にセットされる（ステップＳ２０１）。

次に、デコーダ３２がｄＴ、Ｔｍをデコードして、（ｎ，ｍ）および（ｉ， ｊ）を導出する。デコーダ３２は、（ｍ，ｊ）を加算部３３へ出力し、（ｎ，ｉ）を読出し部３４へ出力する（ステップＳ２０１）。

次に、演算制御部３１は、イネーブル信号ＣＥＮを活性化し、セレクト信号ＣＳＥＬを「０」に設定する。これによって、セレクタＳＬ３を介して、レジスタＲ２に０がセットされる（ステップＳ２０２）。

次に、加算部３３は、２×ｍ＋ｊ−１６を計算し、加算結果Ｓを演算制御部３１へ出力する（ステップＳ２０４）。

演算制御部３１は、加算結果Ｓが０または正の場合に（ステップＳ２０５でＹＥＳ）、以下のステップＳ２０６からの処理に移行する。演算制御部３１は、加算結果Ｓが負の場合に（ステップＳ２０５でＮＯ）、以下のステップＳ２１９からの処理に移行する。

ステップＳ２０５でＹＥＳの場合に、演算制御部３１は、イネーブル信号ＡＥＮおよびＢＥＮを活性化し、セレクト信号ＡＳＥＬおよびＢＳＥＬを「０」に設定する。読出し部３４は、メッシュテーブル記憶部９４からＰ（ｎ，ｉ，１，１）の劣化度合いの値Ｖ（ｎ，ｉ，１，１）を読み出して、セレクタＳＬ１を介してレジスタＲ０へ出力するとともに、セレクタＳＬ２を介してレジスタＲ１へ出力する（ステップＳ２０６）。

次に、演算制御部３１は、（２ｍ＋ｊ−１６）を繰り返し加算回数としてセットする。演算制御部３１は、浮動小数点加算部３６へスタート信号ＳＴを出力するとともに、セレクト信号ＡＳＥＬを「１」に設定する（ステップＳ２０７）。

次に、浮動小数点加算部３６は、スタート信号ＳＴを受けると、レジスタＲ０の値とレジスタＲ１の値を浮動小数点加算して、加算結果をセレクタＳＬ１を介してレジスタＲ０に出力する。浮動小数点加算部３６は、上記加算を繰り返す（ステップＳ２０８）。

次に、演算制御部３１は、浮動小数点加算部３６による｛２ｍ＋１−１６）−１｝回の加算が終了後にセレクト信号ＢＳＥＬを「１」に設定する。これによって、レジスタＲ２の値がレジスタＲ１に出力される。その後、演算制御部３１は、セレクト信号ＣＳＥＬを「１」に設定する。浮動小数点加算部３６は、レジスタＲ０の値とレジスタＲ１の値とを浮動小数点加算して、加算結果をセレクタＳＬ３を介してレジスタＲ２に出力する。演算制御部３１は、セットした加算回数に応じた期間の後、浮動小数点加算部３６へ終了信号ＤＮを出力する。浮動小数点加算部３６は、終了信号ＤＮを受けて、浮動小数点加算を終了する（ステップＳ２０９）。

次に、演算制御部３１は、セレクト信号ＡＳＥＬおよびＢＳＥＬを「０」に設定する。読出し部３４は、メッシュテーブル記憶部９４からＰ（ｎ，ｉ，０，１）の劣化度合いの値Ｖ（ｎ，ｉ，０，１）を読み出して、セレクタＳＬ１を介してレジスタＲ０へ出力するとともに、セレクタＳＬ２を介してレジスタＲ１へ出力する（ステップＳ２１０）。

次に、演算制御部３１は、２（８−ｍ）を繰り返し加算回数としてセットする。演算制御部３１は、浮動小数点加算部３６へスタート信号ＳＴを出力するとともに、セレクト信号ＡＳＥＬを「１」に設定する（ステップＳ２１１）。

次に、浮動小数点加算部３６は、スタート信号ＳＴを受けると、レジスタＲ０の値とレジスタＲ１の値を浮動小数点加算して、加算結果をセレクタＳＬ１を介してレジスタＲ０に出力する。浮動小数点加算部３６は、上記加算を繰り返す（ステップＳ２１２）。

次に、演算制御部３１は、浮動小数点加算部３６による｛２（８−ｍ）−１｝回の加算が終了後にセレクト信号ＢＳＥＬを「１」に設定する。これによって、レジスタＲ２の値がレジスタＲ１に出力される。その後、演算制御部３１は、セレクト信号ＣＳＥＬを「１」に設定する。浮動小数点加算部３６は、レジスタＲ０の値とレジスタＲ１の値とを浮動小数点加算して、加算結果をセレクタＳＬ３を介してレジスタＲ２に出力する。演算制御部３１は、セットした加算回数に応じた期間の後、浮動小数点加算部３６へ終了信号ＤＮを出力する。浮動小数点加算部３６は、終了信号ＤＮを受けて、浮動小数点加算を終了する（ステップＳ２１３）。

次に、演算制御部３１は、セレクト信号ＡＳＥＬおよびＢＳＥＬを「０」に設定する。読出し部３４は、メッシュテーブル記憶部９４からＰ（ｎ，ｉ，１，０）の劣化度合いの値Ｖ（ｎ，ｉ，１，０）を読み出して、セレクタＳＬ１を介してレジスタＲ０へ出力するとともに、セレクタＳＬ２を介してレジスタＲ１へ出力する（ステップＳ２１４）。

次に、演算制御部３１は、（１６−ｊ）を繰り返し加算回数としてセットする。演算制御部３１は、浮動小数点加算部３６へスタート信号ＳＴを出力するとともに、セレクト信号ＡＳＥＬを「１」に設定する（ステップＳ２１５）。

次に、浮動小数点加算部３６は、スタート信号ＳＴを受けると、レジスタＲ０の値とレジスタＲ１の値を浮動小数点加算して、加算結果をセレクタＳＬ１を介してレジスタＲ０に出力する。浮動小数点加算部３６は、上記加算を繰り返す（ステップＳ２１６）。

次に、演算制御部３１は、浮動小数点加算部３６による｛（１６−ｊ）−１｝回の加算が終了後にセレクト信号ＢＳＥＬを「１」に設定する。これによって、レジスタＲ２の値がレジスタＲ１に出力される。その後、演算制御部３１は、セレクト信号ＣＳＥＬを「１」に設定する。浮動小数点加算部３６は、レジスタＲ０の値とレジスタＲ１の値とを浮動小数点加算して、加算結果をセレクタＳＬ３を介してレジスタＲ２に出力する。演算制御部３１は、セットした加算回数に応じた期間の後、浮動小数点加算部３６へ終了信号ＤＮを出力する。浮動小数点加算部３６は、終了信号ＤＮを受けて、浮動小数点加算を終了する（ステップＳ２１７）。

ステップＳ２０５でＮＯの場合に、演算制御部３１は、イネーブル信号ＡＥＮおよびＢＥＮを活性化し、セレクト信号ＡＳＥＬおよびＢＳＥＬを「０」に設定する。読出し部３４は、メッシュテーブル記憶部９４からＰ（ｎ，ｉ，０，０）の劣化度合いの値Ｖ（ｎ，ｉ，０，０）を読み出して、セレクタＳＬ１を介してレジスタＲ０へ出力するとともに、セレクタＳＬ２を介してレジスタＲ１へ出力する（ステップＳ２１９）。

次に、演算制御部３１は、（１６−２ｍ−ｊ）を繰り返し加算回数としてセットする。演算制御部３１は、浮動小数点加算部３６へスタート信号ＳＴを出力するとともに、セレクト信号ＡＳＥＬを「１」に設定する（ステップＳ２２０）。

浮動小数点加算部３６は、スタート信号ＳＴを受けると、レジスタＲ０の値とレジスタＲ１の値を浮動小数点加算して、加算結果をセレクタＳＬ１を介してレジスタＲ０に出力する。浮動小数点加算部３６は、上記加算を繰り返す（ステップＳ２２１）。

次に、演算制御部３１は、浮動小数点加算部３６による｛（１６−２ｍ−ｊ）−１｝回の加算が終了後にセレクト信号ＢＳＥＬを「１」に設定する。これによって、レジスタＲ２の値がレジスタＲ１に出力される。その後、演算制御部３１は、セレクト信号ＣＳＥＬを「１」に設定する。浮動小数点加算部３６は、レジスタＲ０の値とレジスタＲ１の値とを浮動小数点加算して、加算結果をセレクタＳＬ３を介してレジスタＲ２に出力する。演算制御部３１は、セットした加算回数に応じた期間の後、浮動小数点加算部３６へ終了信号ＤＮを出力する。浮動小数点加算部３６は、終了信号ＤＮを受けて、浮動小数点加算を終了する（ステップＳ２２２）。

次に、演算制御部３１は、セレクト信号ＡＳＥＬおよびＢＳＥＬを「０」に設定する。読出し部３４は、メッシュテーブル記憶部９４からＰ（ｎ，ｉ，１，０）の劣化度合いの値Ｖ（ｎ，ｉ，１，０）を読み出して、セレクタＳＬ１を介してレジスタＲ０へ出力するとともに、セレクタＳＬ２を介してレジスタＲ１へ出力する（ステップＳ２２３）。

次に、演算制御部３１は、２ｍを繰り返し加算回数としてセットする。演算制御部３１は、浮動小数点加算部３６へスタート信号ＳＴを出力するとともに、セレクト信号ＡＳＥＬを「１」に設定する。（ステップＳ２２４）。

次に、浮動小数点加算部３６は、スタート信号ＳＴを受けると、レジスタＲ０の値とレジスタＲ１の値を浮動小数点加算して、加算結果をセレクタＳＬ１を介してレジスタＲ０に出力する。浮動小数点加算部３６は、上記加算を繰り返す（ステップＳ２２５）。

次に、演算制御部３１は、浮動小数点加算部３６による（２ｍ−１）回の加算が終了後にセレクト信号ＢＳＥＬを「１」に設定する。これによって、レジスタＲ２の値がレジスタＲ１に出力される。その後、演算制御部３１は、セレクト信号ＣＳＥＬを「１」に設定する。浮動小数点加算部３６は、レジスタＲ０の値とレジスタＲ１の値とを浮動小数点加算して、加算結果をセレクタＳＬ３を介してレジスタＲ２に出力する。演算制御部３１は、セットした加算回数に応じた期間の後、浮動小数点加算部３６へ終了信号ＤＮを出力する。浮動小数点加算部３６は、終了信号ＤＮを受けて、浮動小数点加算を終了する（ステップＳ２２６）。

次に、演算制御部３１は、セレクト信号ＡＳＥＬおよびＢＳＥＬを「０」に設定する。読出し部３４は、メッシュテーブル記憶部９４からＰ（ｎ，ｉ，０，１）の劣化度合いの値Ｖ（ｎ，ｉ，０，１）を読み出して、セレクタＳＬ１を介してレジスタＲ０へ出力するとともに、セレクタＳＬ２を介してレジスタＲ１へ出力する（ステップＳ２２７）。

次に、演算制御部３１は、ｊを繰り返し加算回数としてセットする。演算制御部３１は、浮動小数点加算部３６へスタート信号ＳＴを出力するとともに、セレクト信号ＡＳＥＬを「１」に設定する。（ステップＳ２２８）。

浮動小数点加算部３６は、スタート信号ＳＴを受けると、レジスタＲ０の値とレジスタＲ１の値を浮動小数点加算して、加算結果をセレクタＳＬ１を介してレジスタＲ０に出力する。浮動小数点加算部３６は、上記加算を繰り返す（ステップＳ２２９）。

次に、演算制御部３１は、浮動小数点加算部３６による（ｊ−１）回の加算が終了後にセレクト信号ＢＳＥＬを「１」に設定する。これによって、レジスタＲ２の値がレジスタＲ１に出力される。その後、演算制御部３１は、セレクト信号ＣＳＥＬを「１」に設定する。浮動小数点加算部３６は、レジスタＲ０の値とレジスタＲ１の値とを浮動小数点加算して、加算結果をセレクタＳＬ３を介してレジスタＲ２に出力する。演算制御部３１は、セットした加算回数に応じた期間の後、浮動小数点加算部３６へ終了信号ＤＮを出力する。浮動小数点加算部３６は、終了信号ＤＮを受けて、浮動小数点加算を終了する（ステップＳ２３０）。

ステップＳ２１７およびステップＳ２３０の後、除算部３７は、レジスタＲ２の値の指数部を「４」だけ減算することによって、レジスタＲ２の値を「１６」で除算する（ステップＳ２１８）。

これにより、Ａ／Ｄコンバータ２から送られるｄＴ、Ｔｍに対する劣化度合いＲが算出されて、劣化量算出部９２へ出力される。

以上のように、本実施の形態によれば、シンプルな演算回路によって、スイッチング素子の劣化度合いを算出することができる。

本実施の形態では、メッシュ領域内を２のべき乗で示される数値幅の領域として設定しているため、線形補正式の除算演算は不要であり、全ての演算を加算および加算の繰り返し、および指数部の減算として実現することが可能である。

また、演算そのものに必要となるサイクル数が少なく、また、最大演算サイクルの規定も容易であるため、リアルタイム処理での使用に適する。

また、メッシュテ−ブルの値が任意に設定できるため、以下の利点を有する。
実際のパワーモジュール製品に対する劣化度合いの値の合わせこみを、製品出荷時におけるメッシュテーブルの値の設定で対応できる。

劣化度合いの計算式を変更したい場合でも、メッシュテーブルの値を変更するだけで対応が可能である。

入力値（ｄＴ、Ｔｍ）に対して補正する必要がある場合でも、入力値を補正する代わりに、メッシュテ−ブルの値を修正することによって対応可能であるため、補正計算処理および補正用のデ−タの保持が不要である。

さらに、入力値（ｄＴ、Ｔｍ）の値が属する範囲によって、劣化度合いの計算式が異なるような場合でも、メッシュテ−ブルの値の設定により対応可能である。たとえば、ｄＴの値範囲により、劣化度合いのメカニズムや計算式が異なる場合があったとしても、メッシュテーブルに範囲に即した値を設定すればよい。

なお、本実施の形態で用いた浮動小数点のデータ型は、ＩＥＥＥ７５４として規定された浮動小数点のデータ型と同等な符号化を元にした型定義である。本実施の形態のデータ型と、ＩＥＥＥ７５４のデータ型の変換は、以下のようにして実行できる。
ＩＥＥＥ７５４の３２ビットの浮動小数点型をfloat32[31:0]とし、本実施の形態の浮動小数点型をfloat16[15:0] とした場合、以下のようにして型変換が可能である。そのため、本データをそのままパワーモジュール外部のコントローラやコンピュータに提示したとしても、簡単に数値として読み取ることが可能となる。

符号部： float32[31] ⇔ float16[15]
指数部： float32[30:23] -127＋64 ⇔ float16[14:9]
仮数部： float32[22:14] ⇔ float16[8:0]
また、本実施の形態では、１パワーサイクルにおける最大温度と最小温度との平均によって、１パワーサイクルにおける平均温度を導出したが、これに限定するものではない。１パワーサイクル内で検出された温度のサンプルをすべて用いて、１パワーサイクル内の平均温度を算出するものとしてもよい。

［第２の実施形態］
図１４は、第２の実施形態において、出力端子ＰＤから出力される信号の例を表わす図である。

出力部５は、第１の実施形態と同様に、パワーサイクルごとに、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）を特定する。

第２の実施形態では、出力部５は、図１４に示すように、特定した劣化度の最大値をｂ０〜ｂ５の６ビットのデジタル値に変換して、スタートビットと、劣化度の最大値（ｂ０〜ｂ５）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。なお、本実施例および以降の実施例において、出力するデータのビット長を６ビットとして記載したが、必ずしも６ビットに限定するものではなく、劣化度の必要精度に応じた任意のビット幅にて規定可能である。

［第３の実施形態］
図１５は、第３の実施形態のパワーモジュールの構成を表わす図である。

このパワーモジュール２０は、セレクト端子ＰＳを備える。
外部コントローラ５００は、セレクト端子ＰＳを通じて、１ビットのセレクト信号ＳＥを送る。セレクト信号ＳＥが「１」の場合には、出力部５は、第１の実施形態と同様に、パワーサイクルごとに、図６に示すように、劣化度の最大値をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。セレクト信号ＳＥが「０」の場合には、出力部５は、第２の実施形態と同様に、パワーサイクルごとに、図１４に示すように、スタートビットと、劣化度の最大値（ｂ０〜ｂ５）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

［第４の実施形態］
図１６は、第４の実施形態のパワーモジュールの構成を表わす図である。

このパワーモジュール３０は、出力端子ＰＴを備える。
出力部５は、パワーサイクルごとに、スタートビットと、６ビットの平均温度Ｔｍｕｐと、６ビットの脈動温度ΔＴｕｐと、６ビットの平均温度Ｔｍｖｐと、６ビットの脈動温度ΔＴｖｐと、６ビットの平均温度Ｔｍｗｐと、６ビットの脈動温度ΔＴｗｐと、６ビットの平均温度Ｔｍｕｎと、６ビットの脈動温度ΔＴｕｎと、６ビットの平均温度Ｔｍｖｎと、６ビットの脈動温度ΔＴｖｎと、６ビットの平均温度Ｔｍｗｎと、６ビットの脈動温度ΔＴｗｎと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＴから出力する。

なお、出力部５は、上述の１２個の温度のうち、一部の温度のみを出力端子ＰＴから出力するものとしてもよい。

［第５の実施形態］
図１７は、第５の実施形態のパワーモジュールの構成を表わす図である。

このパワーモジュール４０は、セレクト端子ＰＤＳを備える。
外部コントローラ５００は、セレクト端子ＰＤＳを通じて、３ビットのセレクト信号ＳＬを送る。

出力部５は、パワーサイクルごとに、図１８に示すような関係に従って、セレクト信号ＳＬに応じた劣化度を出力する。出力部５は、セレクト信号ＳＬが「０００」の場合には、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「００１」の場合には、スイッチング素子Ｑｕｐの劣化度Ｄｕｐｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「０１０」の場合には、スイッチング素子Ｑｖｐの劣化度Ｄｖｐｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「０１１」の場合には、スイッチング素子Ｑｗｐの劣化度Ｄｗｐｓをオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する
出力部５は、セレクト信号ＳＬが「１００」の場合には、スイッチング素子Ｑｕｎの劣化度Ｄｕｎｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１０１」の場合には、スイッチング素子Ｑｖｎの劣化度Ｄｖｎｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１１０」の場合には、スイッチング素子Ｑｗｎの劣化度Ｄｗｎｓをオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１１１」の場合には、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓのうちの最小値をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

［第６の実施形態］
外部コントローラ５００は、第５の実施形態と同様に、セレクト端子ＰＤＳを通じて、３ビットのセレクト信号ＳＬを送る。

出力部５は、パワーサイクルごとに、第５の実施形態と同様に、図１８に示すような関係に従って、セレクト信号ＳＬに応じた劣化度を出力する。

出力部５は、パワーサイクルごとに、図１４に示すような、スタートビットと、劣化度（ｂ０〜ｂ５）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「０００」の場合には、スタートビットと、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値（６ビット）（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「００１」の場合には、スタートビットと、６ビットの劣化度Ｄｕｐｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「０１０」の場合には、スタートビットと、６ビットの劣化度Ｄｖｐｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「０１１」の場合には、スタートビットと、６ビットの劣化度Ｄｗｐｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１００」の場合には、スタートビットと、６ビットの劣化度Ｄｕｎｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１０１」の場合には、スタートビットと、６ビットの劣化度Ｄｖｎｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１１０」の場合には、スタートビットと、６ビットの劣化度Ｄｗｎｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

出力部５は、セレクト信号ＳＬが「１１１」の場合には、スタートビットと、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最小値（６ビット）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

［第７の実施形態］
図１９は、第７の実施形態のパワーモジュールの構成を表わす図である。

このパワーモジュール９０は、第５の実施形態および第６の実施形態と同様のセレクト端子ＰＤＳに加えて、さらにセレクト端子ＰＳを備える。

外部コントローラ５００は、セレクト端子ＰＳを通じて、１ビットのセレクト信号ＳＥを送る。セレクト信号ＳＥは、出力部５が、第５の実施形態に記載したアナログ方式で診断結果を出力するか、第６の実施形態の記載したデジタル方式で診断結果を出力するかを指定する信号である。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「０００」の場合には、出力部５は、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓのうちの最大値（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「００１」の場合には、出力部５は、スイッチング素子Ｑｕｐの劣化度Ｄｕｐｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「０１０」の場合には、出力部５は、スイッチング素子Ｑｖｐの劣化度Ｄｖｐｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「０１１」の場合には、出力部５は、スイッチング素子Ｑｗｐの劣化度Ｄｗｐｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「１００」の場合には、出力部５は、スイッチング素子Ｑｕｎの劣化度Ｄｕｎｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「１０１」の場合には、出力部５は、スイッチング素子Ｑｖｎの劣化度Ｄｖｎｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「１１０」の場合には、出力部５は、スイッチング素子Ｑｗｎの劣化度Ｄｗｎｓをオンパルスまたはオフパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」で、かつセレクト信号ＳＬが「１１１」の場合には、出力部５は、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓのうちの最小値をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「０００」の場合には、出力部５は、スタートビットと、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値（６ビット）（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「００１」の場合には、出力部５は、スタートビットと、６ビットの劣化度Ｄｕｐｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「０１０」の場合には、出力部５は、スタートビットと、６ビットの劣化度Ｄｖｐｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「０１１」の場合には、出力部５は、スタートビットと、６ビットの劣化度Ｄｗｐｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。
セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「１００」の場合には、出力部
５は、スタートビットと、６ビットの劣化度Ｄｕｎｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「１０１」の場合には、出力部５は、スタートビットと、６ビットの劣化度Ｄｖｎｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「１１０」の場合には、出力部５は、スタートビットと、６ビットの劣化度Ｄｗｎｓと、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」で、かつセレクト信号ＳＬが「１１１」の場合には、出力部５は、スタートビットと、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最小値（６ビット）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

［第８の実施形態］
図２０は、第８の実施形態のパワーモジュールの構成を表わす図である。

図２１は、第８の実施形態において出力端子ＰＤから出力される信号の例を表わす図である。

このパワーモジュール５０は、セレクト端子ＰＤＳを備える。
外部コントローラ５００は、セレクト端子ＰＤＳを通じて、１ビットのセレクト信号ＳＬを送る。

セレクト信号ＳＬが「０」の場合には、出力部５は、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＬが「１」の場合に、出力部５は、図２１に示すように、スタート（「Ｈ」レベルが連続）と、ストップ（「Ｌ」レベルが連続）とを含み、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓを第１番目〜第６番目のオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

［第９の実施形態］
図２２は、第９の実施形態において出力端子ＰＤから出力される信号の例を表わす図である。

外部コントローラ５００は、第８の実施形態と同様に、セレクト端子ＰＤＳを通じて、１ビットのセレクト信号ＳＬを送る。

出力部５は、パワーサイクルごとに、セレクト信号ＳＬに応じた劣化度を出力する。
セレクト信号ＳＬが「０」の場合には、出力部５は、図７に示すような、スタートビットと、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値（６ビット）（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＬが「１」の場合には、出力部５は、図２２に示すように、スタートビットと、劣化度Ｄｕｐｓ（ｂ３０〜ｂ３５）、劣化度Ｄｖｐｓ（ｂ２４〜ｂ２９）、劣化度Ｄｗｐｓ（ｂ１８〜ｂ２３）、劣化度Ｄｕｎｓ（ｂ１２〜ｂ１７）、劣化度Ｄｖｎｓ（ｂ６〜ｂ１１）、劣化度Ｄｗｎｓ（ｂ０〜ｂ５）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

［第１０の実施形態］
図２３は、第１０の実施形態のパワーモジュールの構成を表わす図である。

このパワーモジュール６０は、第８の実施形態および第９の実施形態と同様のセレクト端子ＰＤＳに加えて、さらにセレクト端子ＰＳを備える。

外部コントローラ５００は、セレクト端子ＰＳを通じて、１ビットのセレクト信号ＳＥを送る。セレクト信号ＳＥは、出力部５が、第８の実施形態に記載したアナログ方式で診断結果を出力するか、第９の実施形態に記載したデジタル方式で診断結果を出力するかを指定する信号である。

セレクト信号ＳＥが「１」であり、かつセレクト信号ＳＬが「０」の場合には、出力部５は、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、および劣化度Ｄｗｎｓのうちの最大値をオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「１」であり、かつセレクト信号ＳＬが「１」の場合には、出力部５は、スタート（「Ｈ」レベルが連続）と、ストップ（「Ｌ」レベルが連続）とを含み、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓを第１番目〜第６番目のオンパルスのデューティ比とする信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」であり、かつセレクト信号ＳＬが「０」の場合には、出力部５は、スタートビットと、劣化度Ｄｕｐｓ、劣化度Ｄｖｐｓ、劣化度Ｄｗｐｓ、劣化度Ｄｕｎｓ、劣化度Ｄｖｎｓ、劣化度Ｄｗｎｓのうちの最大値（６ビット）（つまり残寿命が最短のスイッチング素子の期待寿命に対する消費した寿命の比率）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

セレクト信号ＳＥが「０」であり、かつセレクト信号ＳＬが「１」の場合には、出力部５は、スタートビットと、劣化度Ｄｕｐｓ（ｂ３０〜ｂ３５）、劣化度Ｄｖｐｓ（ｂ２４〜ｂ２９）、劣化度Ｄｗｐｓ（ｂ１８〜ｂ２３）、劣化度Ｄｕｎｓ（ｂ１２〜ｂ１７）、劣化度Ｄｖｎｓ（ｂ６〜ｂ１１）、劣化度Ｄｗｎｓ（ｂ０〜ｂ５）と、ストップビットとを含むシリアル信号を生成して、出力端子ＰＤから出力する。

［第１１の実施形態］
劣化度合い算出部９１で用いられる数値の符号が正または負のいずれかに限られる場合には、符号ビットをパリティビットに置き換えることができる。

図２４は、第１１の実施形態における浮動小数点加算での数値表現を説明するための図である。

浮動小数点加算部３６、除算部３７、レジスタＲ０，Ｒ１，Ｒ２が、この数値表現の数値を扱う。

最上位ビットがパリティビットであり、指数（exp）は、第９ビット目〜第１４ビット目で表わされ、仮数（frac)は、第０ビット目〜第８ビット目で表わされる。

劣化度合い算出部９１の演算制御部３１は、Ｓ＝２ｍ＋ｊ−１６の値によって、（ｄＴ、Ｔｍ）が下側領域であると判断したときには、読出し部３４を指示して、メッシュテーブル記憶部９４からＶ（ｎ，ｉ，０，０）、Ｖ（ｎ，ｉ，０，１）、Ｖ（ｎ，ｉ，１，０）を順次読み出させる。演算制御部３１は、読み出したデータにパリティエラーが発生したときには、読出し部３４を指示して、メッシュテーブル記憶部９４からＶ（ｎ，ｉ，１，１）を読み出させ、パリティエラーのあるデータに代えて、Ｖ（ｎ，ｉ，１，１）をレジスタＲ０およびＲ１に転送させるとともに、浮動小数点加算部３６での加算回数を調整する。

また、演算制御部３１は、Ｓ＝２ｍ＋ｊ−１６の値によって、（ｄＴ、Ｔｍ）が上側領域であると判断したときには、読出し部３４を指示して、メッシュテーブル記憶部９４からＶ（ｎ，ｉ，１，１）、Ｖ（ｎ，ｉ，０，１）、Ｖ（ｎ，ｉ，１，０）を順次読み出させる。演算制御部３１は、読み出したデータにパリティエラーが発生したときには、読出し部３４を指示して、メッシュテーブル記憶部９４からＶ（ｎ，ｉ，０，０）を読み出させ、パリティエラーのあるデータに代えて、Ｖ（ｎ，ｉ，０，０）をレジスタＲ０およびＲ１に転送させるとともに、浮動小数点加算部３６での加算回数を調整する。

［第１２の実施形態］
上述した実施形態では、劣化度合い算出部９１は、脈動温度の大きさに関係なく、劣化度合いを算出した。これに対して、本実施の形態では、脈動温度の大きさが閾値（たとえば、１０℃）を超えたときのみ、劣化度合いを算出する。

［第１３の実施形態］
上述の実施形態では、劣化度算出部９３は、スイッチング素子の劣化量を期待寿命に達したときの劣化量ＤＭＡＸで除算することによって、スイッチング素子Ｑｖｎの劣化度Ｄｖｎｓを算出する。このようにして算出された劣化度は、スイッチング素子の期待寿命に対する消費した寿命の比率を表わした。

本実施の形態では、劣化度算出部９３は、式（Ｆ１）〜（Ｆ６）に示すように、スイッチング素子の劣化量を期待寿命に達したときの劣化量ＤＭＡＸで除算することによって得られた劣化度を１から減算した値を算出する。このようにして得られたＤｕｐｓ′、Ｄｖｐｓ′、Ｄｗｐｓ′、Ｄｕｎｓ′、Ｄｖｎｓ′、Ｄｗｎｓ′は、スイッチング素子の期待寿命に対する残寿命の比率を表わす。

Ｄｕｐｓ′＝１−Ｄｕｐ／ＤＭＡＸ…（Ｆ１）
Ｄｖｐｓ′＝１−Ｄｖｐ／ＤＭＡＸ…（Ｆ２）
Ｄｗｐｓ′＝１−Ｄｗｐ／ＤＭＡＸ…（Ｆ３）
Ｄｕｎｓ′＝１−Ｄｕｎ／ＤＭＡＸ…（Ｆ４）
Ｄｖｎｓ′＝１−Ｄｖｎ／ＤＭＡＸ…（Ｆ５）
Ｄｗｎｓ′＝１−Ｄｗｎ／ＤＭＡＸ…（Ｆ６）
また、上述の実施形態において、出力部５が、Ｄｕｐｓ、Ｄｖｐｓ、Ｄｗｐｓ、Ｄｕｎｓ、Ｄｖｎｓ、Ｄｗｎｓを出力したのに代えて、Ｄｕｐｓ′、Ｄｖｐｓ′、Ｄｗｐｓ′、Ｄｕｎｓ′、Ｄｖｎｓ′、Ｄｗｎｓ′を出力するようにしてもよい。

［第１４の実施形態］
上述の実施形態では、劣化度算出部９３は、劣化量Ｄｕｐｓ、Ｄｖｐｓ、Ｄｗｐｓ、Ｄｕｎｓ、Ｄｖｎｓ、Ｄｗｎｓの大きさに係りなく、劣化度Ｄｕｐｓ、Ｄｖｐｓ、Ｄｗｐｓ、Ｄｕｎｓ、Ｄｖｎｓ、Ｄｗｎｓを算出した。

本実施の形態では、劣化度算出部９３は、劣化量Ｄｕｐｓ、Ｄｖｐｓ、Ｄｗｐｓ、Ｄｕｎｓ、Ｄｖｎｓ、Ｄｗｎｓが期待寿命の劣化量ＤＭＡＸを超えたときに、式（Ａ３１）〜（Ａ３６）に従って、劣化度Ｄｕｐｓ、Ｄｖｐｓ、Ｄｗｐｓ、Ｄｕｎｓ、Ｄｖｎｓ、Ｄｗｎｓを算出する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ｕｐ，１ｖｐ，１ｗｐ，１ｕｎ，１ｖｎ，１ｗｎ 温度センサ、２ Ａ／Ｄコンバータ、３ 絶縁素子、４ 寿命診断部、５ 出力部、１０，２０，３０，４０，５０，６０，９０ パワーモジュール、１１ 素子部、１２ 制御部、３１ 演算制御部、３２ デコーダ、３３ 加算部、３６ 浮動小数点加算部、３７ 除算部、９１ 劣化度合い算出部、９２ 劣化量算出部、９３ 劣化度算出部、９４ メッシュテーブル記憶部、１０１，１０２ ハンダ、１０５，１０６ 銅パターン、１１０ 絶縁基板、１１２ ベースプレート、１１４ ヒートシンク、１１６ ケース、５００ 外部コントローラ、５０１ 駆動部、ＰＤ，ＰＤＳ，ＰＴ，ＰＯ１，ＰＯ２，ＰＯ３ 出力端子、ＰＤＳ，ＰＳ セレクト端子、ＰＶ１，ＰＶ２ 電圧端子、Ｑｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎ スイッチング素子、Ｄｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎ ダイオード素子、Ｒ０，Ｒ１，Ｒ２ レジスタ、ＳＬ１，ＳＬ２，ＳＬ３ セレクタ。

Claims (14)

1. 複数の半導体チップと、
   各々が、前記複数の半導体チップのうちの一つの周辺に設けられた複数の温度センサと、
   前記各温度センサで検出された、パワーサイクルにおける最大温度と最小温度の差である温度の変化量ΔＴと、前記最大温度と前記最小温度の平均である温度の平均値Ｔｍの２変数に基づいて、前記複数の半導体チップの寿命を診断する診断部と、
   前記診断の結果を表わす信号を生成する出力部と、
   前記診断の結果を表わす信号を外部へ出力する出力端子とを備え、
   前記診断部は、
   前記温度の変化量ΔＴと前記温度の平均値Ｔｍの２次元の定義域がメッシュに分割され、前記メッシュの格子点のパワーサイクルごとの前記各半導体チップの劣化度合いＲの値を記憶する記憶部を備え、前記記憶部に記憶されている前記劣化度合いＲの値は、Ａ、Ｂ、Ｃを係数として、式（１）および（２）を満たし、
   

   

   前記診断部は、さらに、
   指定された温度の変化量ΔＴと温度の平均値Ｔｍが含まれる前記メッシュの格子点の劣化度合いＲの値を用いた補間によって、前記指定された温度の変化量ΔＴと温度の平均値Ｔｍに対応する前記各半導体チップの劣化度合いＲを算出する算出部を含む、パワーモジュール。
2. 前記算出部は、前記メッシュの４個の格子点のうちの３個の格子点の劣化度合いの値を用いた線形補間によって、劣化度合いを算出する、請求項１記載のパワーモジュール。
3. 前記メッシュの４個の格子点は、前記温度の変化量が第１の値であり、かつ前記温度の平均値が第２の値である第１の格子点と、前記温度の変化量が前記第１の値よりも大きな第３の値であり、かつ前記温度の平均値が前記第２の値である第２の格子点と、前記温度の変化量が前記第１の値であり、かつ前記温度の平均値が前記第２の値よりも大きな第４の値である第３の格子点と、前記温度の変化量が前記第３の値であり、前記温度の平均値が前記第４の値である第４の格子点であり、
   前記指定された温度の変化量と温度の平均値が前記第２の格子点と前記第３の格子点とを結ぶ直線を境界とした領域の下側に属するときには、前記第１の格子点、前記第２の格子点、前記第３の格子点の劣化度合いの値を用いた線形補間によって、前記指定された前記温度の変化量および前記温度の平均値に対する前記各半導体チップの劣化度合いを算出し、
   前記指定された温度の変化量と温度の平均値が前記第２の格子点と前記第３の格子点とを結ぶ直線を境界とした領域の上側に属するときには、前記第４の格子点、前記第２の格子点、前記第３の格子点の劣化度合いの値を用いた線形補間によって、前記指定された前記温度の変化量および前記温度の平均値に対する前記各半導体チップの劣化度合いを算出する、請求項２記載のパワーモジュール。
4. 前記記憶部に記憶されるメッシュの格子点の劣化度合いの値にはパリティビットが含まれており、
   前記算出部は、前記メッシュの４個の格子点の劣化度合いのデータのうち、前記記憶部から読み出されたときにパリティエラーがない３個のデータを用いて、前記線形補間を実行する、請求項２記載のパワーモジュール。
5. 前記出力部は、前記診断の結果をオンパルスもしくはオフパルスのデューティ比とする信号を生成して、前記生成した信号を前記出力端子から外部へ出力する、請求項１記載のパワーモジュール。
6. 前記出力部は、前記診断の結果を表わすデジタル値を含むシリアル信号を生成して、前記生成した信号を前記出力端子から外部へ出力する、請求項１記載のパワーモジュール。
7. 前記診断の結果をオンパルスもしくはオフパルスのデューティ比で出力するか、または
   シリアル信号で出力するかを指定するためのセレクト端子を備える、請求項１記載のパワーモジュール。
8. 前記診断部は、パワーサイクルごとに前記各半導体チップの劣化度合いを算出し、複数のパワーサイクルの劣化度合いの累計を劣化量として算出する、請求項１記載のパワーモジュール。
9. 前記診断部は、前記劣化量に基づいて、前記各半導体チップの期待寿命に対する残寿命の比率を算出し、
   前記出力部は、前記比率を表わす信号を前記出力端子から外部へ出力する、請求項８記載のパワーモジュール。
10. 前記診断部は、前記劣化量に基づいて、前記各半導体チップの期待寿命に対する消費した寿命の比率を算出し、
    前記出力部は、前記比率を表わす信号を前記出力端子から外部へ出力する、請求項８記載のパワーモジュール。
11. 前記診断部は、前記各半導体チップの劣化量が期待寿命に対応する劣化量を超えたとき、前記劣化量に基づいて、前記各半導体チップの期待寿命に対する消費した寿命の比率を算出し、
    前記出力部は、前記比率を表わす信号を前記出力端子から外部へ出力する、請求項８記載のパワーモジュール。
12. 前記診断部は、前記複数の半導体チップについて、前記劣化量に基づいて、期待寿命に対する消費した寿命の比率、または期待寿命に対する残寿命の比率を算出し、
    前記出力部は、前記消費した寿命の比率が最大の半導体チップの前記消費した寿命の比率、または前記残寿命の比率が最小である半導体チップの前記残寿命の比率を表わす信号を前記出力端子から外部へ出力する、請求項８記載のパワーモジュール。
13. 前記診断部は、前記複数の半導体チップについて、前記劣化量に基づいて、期待寿命に対する消費した寿命の比率、または期待寿命に対する残寿命の比率を算出し、
    前記残寿命の比率が最小の半導体チップ、または前記比率を算出した複数の半導体チップのいずれかを選択するための信号が入力されるセレクト端子を備え、
    前記出力部は、前記残寿命の比率が最小の半導体チップが選択されたときには、前記消費した寿命の比率が最大の半導体チップの前記消費した寿命の比率、または前記残寿命の比率が最小である半導体チップの前記残寿命の比率を表わす信号を前記出力端子から外部へ出力し、
    前記出力部は、前記比率を算出した複数の半導体チップのいずれかが選択されたときには、選択された半導体チップの前記消費した寿命の比率、または前記残寿命の比率を表わす信号を前記出力端子から外部へ出力する、請求項８記載のパワーモジュール。
14. 前記診断部は、前記複数の半導体チップについて、前記劣化量に基づいて、期待寿命に対する消費した寿命の比率、または期待寿命に対する残寿命の比率を算出し、
    前記残寿命の比率が最小の半導体チップ、または前記比率を算出した複数の半導体チップのすべてを選択するための信号が入力されるセレクト端子を備え、
    前記出力部は、前記残寿命の比率が最小の半導体チップが選択されたときには、前記消費した寿命の比率が最大の半導体チップの前記消費した寿命の比率、または前記残寿命の比率が最小である半導体チップの前記残寿命の比率を表わす信号を前記出力端子から外部へ出力し、
    前記出力部は、前記比率を算出した複数の半導体チップのすべてが選択されたときには、前記すべての半導体チップの前記消費した寿命の比率、または前記残寿命の比率を表わす信号を時系列で前記出力端子から外部へ出力する、請求項８記載のパワーモジュール。

Images