JP5640541B2 - 系統連系インバータ装置 - Google Patents
系統連系インバータ装置 Download PDFInfo
- Publication number
- JP5640541B2 JP5640541B2 JP2010179423A JP2010179423A JP5640541B2 JP 5640541 B2 JP5640541 B2 JP 5640541B2 JP 2010179423 A JP2010179423 A JP 2010179423A JP 2010179423 A JP2010179423 A JP 2010179423A JP 5640541 B2 JP5640541 B2 JP 5640541B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- current
- circuit
- filter circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
また、直流成分の検出については、ACCTでは直流成分を検出できないため、別途DCCT(直流用電流検出器)あるいはシャント抵抗を用いる必要があった。DCCTは高価であり、またシャント抵抗を用いる場合は絶縁増幅器とその電源を供給する絶縁電源回路が必要であるため、やはり高価なものになり、系統連系インバータ装置のコストがアップするという課題があった。
図1は、この発明を実施するための実施の形態1における系統連系インバータ装置の構成図である。まず概要を説明すると、太陽電池1によって発電された直流電力の出力は、系統連系インバータ装置2の入力に接続され、系統連系インバータ装置2によって交流電力に変換され、出力される。この交流出力は、住宅内の電気機器などの負荷(図示せず)で消費されるとともに、交流電力系統3に接続(連系)され、余剰電力があれば逆潮流させる。
次に、系統連系インバータ装置2内の構成について詳細に説明する。太陽電池1の出力は、系統連系インバータ装置2の入力すなわちDC−DCコンバータ4の入力に接続され、DC−DCコンバータ4の出力は、フルブリッジインバータ回路5に接続される。フルブリッジインバータ回路5はU相、W相に対応した2つのアームからなり、各アームはそれぞれ高電圧側スイッチング素子Aおよび低電圧側スイッチング素子B、高電圧側スイッチング素子Cおよび低電圧側スイッチング素子Dにより構成されている。各相アームの高電圧側スイッチング素子と低電圧側スイッチング素子との接続部が各相アーム出力であり、この各相アーム出力に、フィルタ回路6の入力が接続されている。フィルタ回路6は、リアクトル7aおよびリアクトル7b、コンデンサ8aおよびコンデンサ8b、相間コンデンサ8cから構成されており、各相アーム出力に対し、リアクトル7a(7b)の一端が接続され、リアクトル7a(7b)の他の一端にはコンデンサ8a(8b)の一端が接続され、コンデンサ8a(8b)の他の一端は、フルブリッジインバータ回路5の低電圧側に接続される。このリアクトル7a(7b)の他の一端とコンデンサ8a(8b)の一端との接続点がフィルタ回路6の各相出力である。なお、リアクトル7aの他の一端とリアクトル7bの他の一端との間には相間コンデンサ8cが接続されている。フィルタ回路6のU相側出力は、第1の電流検出器を経由して、交流電力系統3のU相に接続される。この実施の形態1では、第1の電流検出器としてシャント抵抗9が使われている。また、フィルタ回路6のW相側出力は、交流電力系統3のW相に接続される。シャント抵抗9によって得られる信号は絶縁増幅回路10に入力され、絶縁増幅回路10の出力は演算手段に入力される。この実施の形態1では、演算手段として、DSPおよびDSPのソフトウェアによって構成される演算器11が使われている。なお、演算器11はマイクロコンピュータや論理回路によって構成してもよい。なお、絶縁増幅回路10を駆動する電源は、絶縁電源回路12によって与えられる。また、相間コンデンサ8cを流れる電流経路(コンデンサのリード線)は、第2の電流検出器を貫通して配置されている。この実施の形態1では第2の電流検出器として、ACCT13が使われている。ACCT13の信号出力は、増幅回路14に入力され、増幅回路14の出力は演算器11に入力される。演算器11の出力は、制御手段に入力される。この実施の形態1では、制御手段として、DSPおよびDSPのソフトウェアによって構成されるインバータ制御回路16が使われている。なお、インバータ制御回路16はマイクロコンピュータや論理回路によって構成してもよい。インバータ制御回路16の出力はゲートドライブ回路(図示せず)を介してフルブリッジインバータ回路5に接続される。
上記のようなPWM制御では、交流電力系統3において低電圧である側の相のアームのスイッチング素子が半周期の間オンあるいはオフに固定されるため、スイッチング損失が発生しない。したがってこのようなPWM制御においては直流電力から交流電力への変換を高効率で実現できるという特徴がある。
なお、フィルタ回路6は、図1に示したリアクトル7a、7b、コンデンサ8a、8bおよび相間コンデンサ8cにより構成されるものや、リアクトル7a、7bおよびコンデンサ8a、8bだけで構成されるものが考えられる。相間コンデンサ8cを加えた構成では、フィルタ能力を上げるためにコンデンサ容量を増加する場合の効果が大きく、全体として省スペース化できる等のメリットがある。
Iiou = Iuw + Iun + Ifou
ここで、フィルタ回路6の各コンデンサ8a、8b、8cの容量は既知であり、それぞれCun、Cwn、 Cuwである。前述したように、U相が正の半周期ではスイッチング素子A、Bがスイッチング動作を行い、スイッチング素子Dがオン固定となるが、その場合のフィルタ回路6のコンデンサ部の等価回路としては、U−N間(Nはフルブリッジインバータ回路5の低電圧側)にCuwとCwnとが直列に接続され、それにCunが並列に接続される形となる。IuwはACCT13により検出できるので、等価回路を考慮してIuwとコンデンサ容量とで比計算を行うと、インバータ出力電流(Iiou)からコンデンサに分流する分の電流(Iuw+Iun)が演算できる。すなわち、
Iuw + Iun = Iuw*{1+(Cun/Cuw)+(Cun/Cwn)}
したがって、
Iiou = Ifou + Iuw*{1+(Cun/Cuw)+(Cun/Cwn)}
また、U相が負の半周期(すなわちW相が正の半周期)の場合は、フルブリッジインバータ回路5のW相アーム出力から出力されたインバータ出力電流(Iiow)は、相間コンデンサ8cに流れる電流Iuw、コンデンサ8bに流れる電流Iwn、フィルタ出力電流Ifowに分流する。すなわち、
Iiow = Iuw + Iwn + Ifow
ここで、Ifowはシャント抵抗9により検出できる電流(Ifou)と同じ値なので、Ifouと置き換えることができる。また、コンデンサの容量比とACCT13で検出できるIuwにより、前述したのと同様に、
Iiow = Ifou + Iuw*{1+(Cwn/Cuw)+(Cwn/Cun)}
以上により、U相が正の半周期の場合はIfou + Iuw*{1+(Cun/Cuw)+(Cun/Cwn)}、W相が正の半周期の場合はIfou + Iuw*{1+(Cwn/Cuw)+(Cwn/Cun)}により、高周波成分を含んだインバータ出力電流Iioの全周期分が得られることになる。
ここで、特にCuw = Cun = Cwnである場合は、上式はそれぞれ、
Iiou = Ifou + 3*Iuw
Iiow = Ifou + 3*Iuw
となり、U相が正の半周期の場合も、W相が正の半周期の場合も、
Iio = Ifou + 3*Iuw
で求めることができる。
以上のように、フィルタ回路6のコンデンサ8a、8b、8cの容量比と、コンデンサ8cに流れる電流Iuwとにより、フィルタ回路6のコンデンサ8a、8b、8cに流れる全体の電流を演算し、さらにフィルタ回路6の出力電流との和を演算することによって、インバータ出力電流を演算することができる。
Iuw = (2*π*fac)*Cuw*Vac = 0.58[Arms]
となる。すなわち、この場合のACCT13の電流容量としては、1[Arms]程度の電流を測定できるものであれば十分であることになる。
また、インバータ出力電流に比べ、フィルタ回路6のコンデンサ電流は小さい値なので、ACCT13の電流容量を小さいものにすることができ、したがってACCTのサイズの小型化、低価格化を実現することができる。
また、コンデンサ8a、8b、8cの容量比と、相間コンデンサ8cに流れる電流により、コンデンサ8a、8b、8cに流れる電流を演算するように構成したため、コンデンサ電流を検出する電流検出器は1個で済む。
さらに、検出されたインバータ出力電流の特性は、従来技術と比べて、ゲイン特性の変動が小さく、位相特性変化も小さいので、制御安定性の面からより好ましい特性である。
また、シャント抵抗9により検出されるフィルタ出力電流は、出力表示などの他の用途にも使用可能であるため、系統連系インバータ装置として、さらに安価に構成できる。
図6は、この発明を実施するための実施の形態2における系統連系インバータ装置の構成図である。この実施の形態2は、実施の形態1にあった相間コンデンサ8cを省いた構成である。フィルタ回路6のコンデンサ8a、8bはその他の一端同士が接続され、さらにフルブリッジインバータ回路5の低電圧側に接続される。コンデンサ8a、8bの他の一端同士が接続された点とフルブリッジインバータ回路5の低電圧側との間の電流経路がACCT13を貫通するように構成される。
Iiou = Iun + Ifou
また、U相が負の半周期(すなわちW相が正の半周期)の場合も同様にして、
Iiow = Iwn + Ifow
なお、Ifowはシャント抵抗9により検出できる電流(Ifou)と同じ値なので、Ifouと置き換えることができる。
Iiow = Iwn + Ifou
ここで、フルブリッジインバータ回路5のPWM制御では、前述したように、U相が正の半周期においては、W相アームの高電圧側スイッチング素子Cがオフ、低電圧側スイッチング素子Dがオンに固定されるので、コンデンサ8bには高周波電流が流れない。同様に、U相が負の半周期においては、U相アームの高電圧側スイッチング素子Aがオフ、低電圧側スイッチング素子Bがオンに固定されるので、コンデンサ8aには高周波電流が流れない。したがって、コンデンサ8aあるいはコンデンサ8bのいずれか片方の電流を監視するだけでは全周期にわたっての高周波成分を検出することができない。実施の形態2では、ACCT13により、コンデンサ8a、8b両方の電流を監視しているので、全周期にわたって高周波成分を検出することができる。
以上により、U相が正の半周期の場合はIun + Ifou、W相が正の半周期の場合はIwn + Ifouにより、高周波成分を含んだインバータ出力電流(Iio)が得られることになる。
また、インバータ出力電流に比べ、フィルタ回路6のコンデンサ8a、8bに流れる電流は小さい値なので、ACCT13の電流容量を小さいものにすることができ、したがってACCTのサイズの小型化、低価格化を実現することができる。
また、コンデンサ8a、8bの他の一端同士が接続された点と、フルブリッジインバータ回路5の低電圧側との間の電流経路の電流を検出するように構成したため、コンデンサ電流を検出する電流検出器は1個で済む。
図8は、この発明を実施するための実施の形態3における系統連系インバータ装置の演算手段のブロック図である。この実施の形態3では演算手段として、演算器17が使われており、演算器17以外の構成については、図1に示した構成図と同じである。なお、この実施の形態3では演算器17として、DSPおよびDSPのソフトウェアによって構成される演算器が使われている。なお、演算器17はマイクロコンピュータや論理回路によって構成してもよい。
ACCTが電流の交流成分しか検出できないのに対して、シャント抵抗は電流の交流成分も直流成分も検出することができる。シャント抵抗によって取り込まれたIfouの電流データは、Iioの演算前に平均化などにより、直流成分を含まない交流成分のみの電流に加工することがある。たとえば交流電力系統3に出力されるフィルタ出力電流Ifouを別に用意された表示器に表示する場合などでは、演算により直流成分を除去した交流分のみの値を表示する必要がある。そして、演算により直流成分を除去した交流分のみのIfouを使用することは、Iioの演算においても何ら問題はない。
ここで、実施の形態3においては、演算器17に入力され、Iioの演算に用いられるフィルタ出力電流Ifouとして、直流成分が除去されていないものを使用する。この直流成分を含んだIfouと、相間コンデンサ8cを流れる電流Iuwとで演算されたインバータ出力電流Iioには、やはり直流成分が含まれていることになる。
ところで、交流電力系統に直流成分が重畳していることは望ましくないため、系統連系インバータ装置から交流電力系統に出力する電流に含まれる直流成分には上限値が規定されている。したがって、系統連系インバータ装置はフィルタ出力電流に含まれる直流成分を規定された上限値以下に抑制する必要がある。前述のようにして得られた直流成分を含むIioを用いてフルブリッジインバータ回路5をPWM制御することで、フィルタ出力電流Ifoから直流成分そのものを除去することが可能となる。すなわち正方向に直流成分が重畳されているのなら、その直流成分を相殺するように負方向にバイアスさせて出力するようにフルブリッジインバータ回路5をPWM制御する。これによって交流電力系統3には直流成分が除去あるいは抑制されたフィルタ出力電流を出力することができる。
従来の構成では、ACCTによりインバータ出力電流を検出していたため、直流成分を検出するためには別途DCCTあるいはシャント抵抗を追加する必要があった。なお、シャント抵抗は検出部と演算部の電位が異なるため、絶縁増幅器および絶縁電源をさらに伴う必要があり、いずれの場合も高価であった。実施の形態3では、インバータ出力電流Iioを検出する構成とほぼ同じ構成で直流成分を検出できるため、装置が安価に実現できる。
また、インバータ出力電流に比べ、相間コンデンサ8cに流れる電流は小さい値なのでACCT13の電流容量を小さいものにすることができ、したがってACCTのサイズの小型化、低価格化を実現することができる。
また、シャント抵抗9により直流成分が含まれたフィルタ出力電流を検出し、それを演算に用いることによってインバータ出力電流に含まれる直流成分を安価に検出することができる。
図9は、この発明を実施するための実施の形態4における系統連系インバータ装置の構成図である。フルブリッジインバータ回路5の各相アームの高電圧側スイッチング素子と低電圧側スイッチング素子との接続部すなわち各相アーム出力に、シャント抵抗18a、18bを経由してフィルタ回路6の入力が接続されている。シャント抵抗18a、18bによって得られる信号は絶縁増幅回路19a、19bに入力され、絶縁増幅回路19a、19bの出力は演算手段に入力される。そして、この実施の形態4では演算手段として、DSPおよびDSPのソフトウェアによって構成される演算器21が使われている。なお、演算器21はマイクロコンピュータや論理回路によって構成してもよい。なお、絶縁増幅回路19a、19bを駆動する電源は、絶縁電源回路20a、20bによって与えられる。絶縁電源回路20a、20bとしては、フルブリッジインバータ回路5のスイッチング素子を駆動するためのゲート電源を共用することができる。また、演算器21のブロック図を図10に示す。演算器21は、シャント抵抗18aによって検出されるインバータ出力電流Iiouと、シャント抵抗18bによって検出されるインバータ出力電流Iiowとにより、インバータ出力電流Iioを演算する。その演算方法を以下説明する。
また、検出されたインバータ出力電流の特性は、従来技術と比べて、ゲイン特性の変動が小さく、位相特性変化も小さいので、制御安定性の面からより好ましい特性である。
さらに、シャント抵抗18a、18bを増幅する絶縁増幅回路19a、19bの電源として、フルブリッジインバータ回路5のスイッチング素子を駆動するためのゲート電源を供給する絶縁電源回路20a、20bを共用することが可能であるため、別途追加する必要がなく、装置の小型化、低価格化を実現することができる。
図11は、この発明を実施するための実施の形態5における系統連系インバータ装置の演算手段のブロック図である。この実施の形態5では演算手段として演算器22が使われており、演算器22以外の構成については、図9に示した実施の形態4における系統連系インバータ装置の構成図と同じである。なお、この実施の形態5では演算器22として、DSPおよびDSPのソフトウェアによって構成される演算器が使われている。なお、演算器22はマイクロコンピュータや論理回路によって構成してもよい。
実施の形態5においては、入力されたIiou、Iiowは直流成分を含んだ値とする。この直流成分を含んだIiou、Iiowによって、直流成分を含んだIioを演算によって求める。
この直流成分を含んだIioにより、フルブリッジインバータ回路5をPWM制御することで、フィルタ出力電流Ifoに含まれていた直流成分を除去することが可能となる。すなわち正方向に直流成分が重畳されているのなら、その直流成分を相殺するように負方向にバイアスさせて出力するようにフルブリッジインバータ回路5をPWM制御する。これによって交流電力系統3には直流成分が抑制されたフィルタ出力電流を出力することができる。
従来の構成では、ACCTによりインバータ出力電流を検出していたため、直流成分を検出するためには別途DCCTあるいはシャント抵抗を追加する必要があった。なお、シャント抵抗は検出部と演算部の電位が異なるため、絶縁増幅器および絶縁電源をさらに伴う必要があり、いずれの場合も高価であった。実施の形態5では、Iioを検出する構成とほぼ同じ構成で直流成分を検出できるため、装置が安価に実現できる。
また、シャント抵抗18a、18bにより直流成分が含まれた各相のインバータ出力電流を検出し、それらを演算することによって直流成分が含まれた全周期にわたるインバータ出力電流を求めるように構成したため、インバータ出力電流に含まれる直流成分を安価に検出することができる。
5 フルブリッジインバータ回路
6 フィルタ回路
7 リアクトル
8 コンデンサ
9 シャント抵抗
11 演算器
13 ACCT
16 インバータ制御回路
17 演算器
18 シャント抵抗
21 演算器
22 演算器
Claims (6)
- 直流電力を交流電力に変換するフルブリッジ構成のスイッチング素子からなるインバータ回路と、
前記インバータ回路の各相アーム出力に接続され、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路と、
前記インバータ回路をPWM駆動する制御手段と、
前記フィルタ回路の出力電流を検出する第1の電流検出器と、
前記フィルタ回路のコンデンサ電流を検出する第2の電流検出器と、
前記フィルタ回路の出力電流と前記フィルタ回路のコンデンサ電流により高周波成分を含んだインバータ出力電流を演算する演算手段と、
を備え、
前記フィルタ回路は、少なくとも前記リアクトルの各相出力間に接続される相間コンデンサを有し、
前記第2の電流検出器は前記相間コンデンサの電流を検出すること
を特徴とする系統連系インバータ装置。 - 直流電力を交流電力に変換するフルブリッジ構成のスイッチング素子からなるインバータ回路と、
前記インバータ回路の各相アーム出力に接続され、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路と、
前記インバータ回路をPWM駆動する制御手段と、
前記フィルタ回路の出力電流を検出する第1の電流検出器と、
前記フィルタ回路のコンデンサ電流を検出する第2の電流検出器と、
前記フィルタ回路の出力電流と前記フィルタ回路のコンデンサ電流により高周波成分を含んだインバータ出力電流を演算する演算手段と、
を備え、
前記フィルタ回路は、少なくとも前記リアクトルの各相出力端に一端を接続し、前記インバータ回路の入力の高電圧側または低電圧側の一方にもう一端を接続されるコンデンサを有し、
前記第2の電流検出器は前記各コンデンサの両方の電流を検出すること
を特徴とする系統連系インバータ装置。 - 前記第2の電流検出器はACCTであること
を特徴とする請求項1または請求項2に記載の系統連系インバータ装置。 - 前記演算手段は直流電流成分を重畳したインバータ出力電流を演算すること
を特徴とする請求項1ないし請求項3のいずれか一項に記載の系統連系インバータ装置。 - 直流電力を交流電力に変換するフルブリッジ構成のスイッチング素子からなるインバータ回路と、
前記インバータ回路の各相アーム出力に接続され、高周波成分を除去するリアクトルおよびコンデンサからなるフィルタ回路と、
前記インバータ回路の一方のアームの一方のスイッチング素子をPWM駆動し、他方のスイッチング素子を前記一方のスイッチング素子に対し反転駆動させるとともに、他方のアームの一方のスイッチング素子をオフ、他方のスイッチング素子をオンする周期を繰り返して、前記インバータ回路をPWM駆動する制御手段と、
前記インバータ回路の各相アーム出力と前記フィルタ回路のリアクトルの一端との間に挿入され、各相アーム出力電流をそれぞれ個別に検出するシャント抵抗と、
前記各相アーム出力電流の和により高周波成分を含んだインバータ出力電流を演算する演算手段と、
を備えたことを特徴とする系統連系インバータ装置。 - 前記演算手段は直流電流成分を重畳したインバータ出力電流を演算すること、
を特徴とする請求項5記載の系統連系インバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179423A JP5640541B2 (ja) | 2010-08-10 | 2010-08-10 | 系統連系インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179423A JP5640541B2 (ja) | 2010-08-10 | 2010-08-10 | 系統連系インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039813A JP2012039813A (ja) | 2012-02-23 |
JP5640541B2 true JP5640541B2 (ja) | 2014-12-17 |
Family
ID=45851162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010179423A Expired - Fee Related JP5640541B2 (ja) | 2010-08-10 | 2010-08-10 | 系統連系インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640541B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013163780A1 (zh) * | 2012-05-02 | 2013-11-07 | 上海康威特吉能源技术有限公司 | 一种交错并联并网逆变器及其控制方法 |
KR101343590B1 (ko) | 2012-08-28 | 2013-12-19 | 엘지전자 주식회사 | 계통 연계형 양방향 인버터 및 이를 포함한 태양광 발전 시스템 |
US8934274B2 (en) * | 2012-09-20 | 2015-01-13 | Fuji Electric Co., Ltd. | Power conversion apparatus |
WO2018188965A1 (de) * | 2017-04-13 | 2018-10-18 | Voith Patent Gmbh | Wasserkraftanlage zur regelung der netzfrequenz und verfahren zum betrieb |
JP6789197B2 (ja) * | 2017-09-22 | 2020-11-25 | 三菱電機株式会社 | 電力変換装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292365A (ja) * | 1992-10-30 | 1994-10-18 | Fuji Electric Co Ltd | Pwmインバータの制御方法および制御装置 |
JPH0947040A (ja) * | 1995-07-31 | 1997-02-14 | Nissin Electric Co Ltd | トランスレスインバータの直流流出補正回路 |
JP3316735B2 (ja) * | 1996-05-16 | 2002-08-19 | 三菱電機株式会社 | 系統連系インバータ装置 |
JP2007014164A (ja) * | 2005-07-01 | 2007-01-18 | Kawamura Electric Inc | 系統連系インバータ |
-
2010
- 2010-08-10 JP JP2010179423A patent/JP5640541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012039813A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240222978A1 (en) | Maximizing Power in a Photovoltaic Distributed Power System | |
CN109067154B (zh) | 一种有源滤波器及消除列车直流母线二次谐振的方法 | |
US8319466B2 (en) | Modular line-to-ground fault identification | |
JP5163734B2 (ja) | 3レベルインバータ装置 | |
JP5223711B2 (ja) | 無停電電源装置 | |
JP6509352B2 (ja) | 電力変換装置 | |
EP3116117B1 (en) | Inverter testing apparatus | |
JP5640541B2 (ja) | 系統連系インバータ装置 | |
CN103081333A (zh) | 电力转换装置 | |
JP5894827B2 (ja) | 地絡検出装置および系統連系インバータシステム | |
JP2004215406A (ja) | 空気調和装置用モータ駆動装置 | |
CN108323224B (zh) | 电力变换装置及其控制方法 | |
JP6797333B1 (ja) | 電力変換装置 | |
EP2922190B1 (en) | Apparatus for compensating for ripple and offset of inverter, and method therefor | |
US20170272006A1 (en) | Power conversion apparatus; motor driving apparatus, blower, and compressor, each including same; and air conditioner, refrigerator, and freezer, each including at least one of them | |
JP5254922B2 (ja) | 電力変換装置 | |
CN103795284A (zh) | 用于估计逆变器中直流侧电容器的电容的装置 | |
TWI462457B (zh) | 單相三線三埠式電能轉換系統 | |
CN104604116A (zh) | 功率转换装置 | |
JP5331397B2 (ja) | 電力制御装置 | |
JP5967702B2 (ja) | 電力変換装置 | |
JP5516107B2 (ja) | 三相電力変換装置 | |
JP5858420B2 (ja) | 電力変換装置 | |
Lee et al. | Single-stage common-ground boost inverter (S 2 CGBI) for solar photovoltaic systems | |
Gopalakrishnan et al. | Space vector based modulation scheme for reducing capacitor RMS current in three-level diode-clamped inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5640541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |