JP5967702B2

JP5967702B2 - 電力変換装置

Info

Publication number: JP5967702B2
Application number: JP2012125799A
Authority: JP
Inventors: 英児野村
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2012-06-01
Filing date: 2012-06-01
Publication date: 2016-08-10
Anticipated expiration: 2032-06-01
Also published as: JP2013252005A

Description

本発明は、Ｚソース昇圧回路を用いる装置に係わり、昇圧率の拡大及びスイッチング素子の損失を低減する電力変換装置に関する。

図４は従来のＺソース昇圧回路を有する電力変換装置の主回路構成図および制御ブロック図の一例である（例えば、特許文献１参照）。

図４において、１は直流電源、２はＺソース昇圧回路、３はインバータ回路、４はモータである。

Ｚソース昇圧回路２は、直流電源１の正極側にアノード側が接続されたダイオード１１と、ダイオード１１のカソード側に接続されたリアクトル１２と、直流電源１の負極側に接続されたリアクトル１３と、リアクトル１２の入力側とリアクトル１３の出力側の間に接続されたコンデンサ１４と、リアクトル１２の出力側とリアクトル１３の入力側の間に接続されたコンデンサ１５とを備えて構成される。そしてＺソース昇圧回路２の出力にインバータ回路３が接続される。

インバータ回路３は、スイッチング素子１６〜２１と、それぞれのスイッチング素子１６〜２１に逆並列接続されるフリーホイールダイオードＤ２２〜２７とを備えて構成される。スイッチング素子１６、１７は直列接続しインバータ回路３のＵ相アームを構成し、スイッチング素子１８、１９は直列接続しインバータ回路３のＶ相アームを構成し、スイッチング素子２０、２１は直列接続しインバータ回路３のＷ相アームを構成している。各相の位相が互いに１２０度ずつずれるようにスイッチング素子１６〜２１をオン・オフして制御することにより、インバータ回路３の出力に接続されたモータ４を駆動する。

Ｚソース昇圧回路２は、インバータ回路３のＵ相、Ｖ相、Ｗ相のいずれかの相の上下スイッチング素子が同時にオンし短絡動作になると、コンデンサ１４、１５の放電と、リアクトル１２、１３の充電が行われる。次に同時にオンしたスイッチング素子の一方がオフすると、リアクトル１２、１３の放電と、コンデンサ１４、１５の充電が行われる。この結果、直流電源１の電圧が昇圧され、インバータ回路３に出力される。

上述の短絡動作は、各スイッチング素子がオンからオフ、又はオフからオンにスイッチングする時に行っている（例えば非特許文献１参照）。

また、アーム短絡による出力電圧の低下を抑えるために、ゼロ電圧ベクトル期間中に短絡動作を行うものがある（例えば、特許文献２参照）。

米国特許出願公開第２００３／０２３１５１８号公報特開２００９−１４１９８９号公報

IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL.39, NO.2, MARCH/APRILL 2003 P504〜510

しかしながら、短絡動作はスイッチング素子１６〜２１の各スイッチング素子がオンからオフ、又はオフからオンにスイッチングする時に行っている。このため、１キャリア周期において、電圧指令の絶対値がキャリアの絶対値より大きくなった場合、常時オンまたは常時オフとなり、上述の条件を満たさないため、短絡動作をすることができない。そのため、電圧指令の絶対値がキャリアの絶対値より大きくならないように、電圧指令を制限する必要がある。

また、ゼロ電圧ベクトル期間中に短絡動作をさせる場合、ゼロ電圧ベクトルの長さによっては、素子の最小オン時間制限や最小オフ時間制限により、短絡することができる長さが制限されるため、昇圧電圧値に制限を受ける。

また、昇圧動作のための短絡動作によりスイッチング素子１６〜２１の損失が増大し温度が上昇するため、インバータ回路３の出力可能容量が減少する。

そこで、本発明では、上述したＺソース昇圧回路を有する電力変換装置において、昇圧率の拡大及びスイッチング素子の損失を低減することを目的とする。

本発明は、直流電源の正極側にアノード側が接続されたダイオードと、ダイオードのカソード側に接続された第１のリアクトルと、直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側と前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側と前記第２のリアクトルの入力側の間に接続された第２のコンデンサとを備えて構成されるＺソース昇圧回路と、複数のスイッチング素子が複数相の回路を構成し、前記昇圧回路の出力に接続されたインバータ回路を備え、前記インバータ回路の複数のスイッチング素子に接続された負荷に印加する３相電圧指令を演算する３相電圧指令演算手段と、前記３相電圧指令及びモータ回転角度に基づき２相変調変換を行い、２相変調変換電圧指令及び各相の前記２相変調変換電圧指令が下限値また上限値になった時にハイレベルになる信号を出力する手段と、前記２相変調変換電圧指令及びキャリア信号に基づきスイッチング素子の基本ゲート信号を生成する手段と、前記Ｚソース昇圧回路の第１のコンデンサ電圧と指令値に基づき前記Ｚソース昇圧回路の出力を短絡する時間のデューティを演算する手段と、前記Ｚソース昇圧回路の出力を短絡する時間のデューティ及びキャリア信号に基づき昇圧用ゲート信号を生成する手段と、前記２相変調変換電圧指令が電圧下限値また電圧上限値になった時にハイレベルになる信号及び前記昇圧用ゲート信号に基づき各スイッチング素子別の昇圧用ゲート信号を生成する手段と、前記基本ゲート信号及び前記各スイッチング素子別昇圧用ゲート信号に基づき最終ゲート指令を生成する手段とを備えたＺソース昇圧回路を有する電力変換装置において、負荷に対する電圧指令を２相変調変換した電圧指令が最小または最大になった相で昇圧ゲート動作を行うことを特徴とする。

これにより、１キャリア周期において、電圧指令の絶対値がキャリアの絶対値より大きくなった場合でも、２相変調変換を行い２相変調変換電圧指令が最小または最大になった相が昇圧動作を行うので、昇圧電圧値に制限を受けることなく、昇圧電圧値の向上を図ることができる。また、スイッチング素子の１つがオンまたはオフ継続となるので、スイッチング損失を低減することができる。

また、前記制御手段は、基本ゲート信号生成部及び昇圧用ゲート信号生成部に入力するキャリア信号を異なる信号、例えば周波数を変えても良い。

また、前記制御手段は、昇圧用ゲート指令を全てのスイッチング素子からでは無く、各相にある２個のスイッチング素子のうち１個以上のスイッチング素子からの出力でも良い。

本発明は、上述したＺソース昇圧回路を有するインバータ装置において、昇圧率の拡大及びスイッチング素子の損失を低減することができる。

本発明に係る電力変換装置の回路を示す図である。（実施例１）本発明に係る制御部の制御ブロック構成の一例を示す図である。（実施例１）本発明に係る３相電圧指令演算部の制御ブロック構成の一例を示す図である。（実施例１）従来の技術による電力変換装置の回路を示す図である。本発明に係る３相電圧指令を示すタイムチャートである。（実施例１）本発明に係る２相変調変換電圧指令と２相変調変換電圧指令が最小また最大になった時にハイレベルになる信号を示すタイムチャートである。（実施例１）本発明に係る基本ゲート信号を示すタイムチャートである。（実施例１）本発明に係る昇圧用ゲート信号を示すタイムチャートである。（実施例１）本発明に係るスイッチング素子別の昇圧用ゲート信号を示すタイムチャートである。（実施例１）本発明に係る最終ゲート信号を示すタイムチャートである。（実施例１）本発明に係る制御ブロック構成の一例を示す図である。（実施例２）本発明に係る制御ブロック構成の一例を示す図である。（実施例３）本発明に係るスイッチング素子別の昇圧用ゲート信号を示すタイムチャートである。（実施例２）

以下、本発明の実施の形態について、詳細に説明する。

図１は本発明の実施例１に関わる電力変換装置を示す図、図２は本発明の実施例１に関わる制御部の制御ブロック構成の一例を示す図、図３は本発明の実施例１に関わる３相電圧指令演算部の制御ブロック構成の一例を示す図である。

図１において、電力変換装置は、直流電源１と、Ｚソース昇圧回路２と、インバータ回路３と、モータ４と、電圧センサ５と、電流センサ６及び７と、回転角度検出センサ８と、制御部３１とを備える。

Ｚソース昇圧回路２は、ダイオード１１と、リアクトル１２及び１３と、コンデンサ１４及び１５とを備え、インバータ回路３は、スイッチング素子１６〜２１と、フリーホイールダイオードＤ２２〜２７とを備える。

電圧センサ５は、コンデンサ１４に印加されている電圧Ｖｃ検出する。

電流センサ６及び７は、モータ４に流れる電流Ｉｕ、Ｉｗを検出する。

回転角度センサ８は、モータ４の回転角度θを検出する。

制御部３１は、電圧センサ５、電流センサ６及び７、回転角度センサ８から値を入力し、インバータ回路３のスイッチング素子に対してゲート信号を出力する。

図２は、制御部３１の構成を示しており、制御部３１は、３相電圧指令演算部３２と、２相変調変換部３３と、基本ゲート信号生成部３４と、減算部３５と、短絡ディーティ演算部３６と、昇圧用ゲート信号成部３７と、スイッチング素子別昇圧用ゲート信号生成部３８Ａと、最終ゲート信号生成部３９とを備える。

３相電圧指令演算部３２は、モータ電流Ｉｕ、Ｉｗと、モータ回転角度θと、外部からの入力されるモータトルク指令に基づき、３相電圧指令Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を演算する。

２相変調変換部３３は、３相電圧指令Ｖｕ＊、Ｖｖ＊、Ｖｗ＊と、モータ回転角度θに基づき、２相変調変換電圧指令Ｖｕ＊＊、Ｖｖ＊＊、Ｖｗ＊＊と、２相変調変換電圧指令Ｖｕ＊＊、Ｖｖ＊＊、Ｖｗ＊＊それぞれが、電圧下限値また電圧上限値になった時にハイレベルになる２相変調状態信号Ｖｕ＊＊ｍｉｎ、Ｖｕ＊＊ｍａｘ、Ｖｖ＊＊ｍｉｎ、Ｖｖ＊＊ｍａｘ、Ｖｗ＊＊ｍｉｎ、Ｖｗ＊＊ｍａｘを出力する。

基本ゲート指令生成部３４は、２相変調変換電圧指令Ｖｕ＊＊、Ｖｖ＊＊、Ｖｗ＊＊と、キャリア信号ａに基づき、基本ゲート指令を出力する。例えば、キャリア信号を三角波とし、電圧指令とキャリア信号を比較する三角波比較方式を使用する。

減算部３５は、直流電圧指令Ｖｃ＊から電圧Ｖｃを減算し、ΔＶｃを出力する。

短絡デューティ演算部３６は、ΔＶｃに基づき、昇圧に必要な短絡時間を演算し、求めた短絡時間から、昇圧用ゲート信号用の短絡デューティＤｕを出力する。

昇圧用ゲート生成部３７は、短絡デューティＤｕと、キャリア信号ａに基づき、昇圧用ゲート信号を出力する。例えば、キャリア信号を三角波とし、短絡デューティＤｕとキャリア信号を比較する三角波比較方式を使用する。

スイッチング素子別昇圧用ゲート信号生成部３８Ａは、２相変調状態信号Ｖｕ＊＊ｍｉｎ、Ｖｕ＊＊ｍａｘ、Ｖｖ＊＊ｍｉｎ、Ｖｖ＊＊ｍａｘ、Ｖｗ＊＊ｍｉｎ、Ｖｗ＊＊ｍａｘと、昇圧用ゲート信号を各スイッチング素子毎に論理積し、スイッチング素子別昇圧用ゲート信号を出力する。

最終ゲート信号生成部３９は、基本ゲート信号と、スイッチング素子別昇圧用ゲート信号を各スイッチング素子毎に論理和し、最終ゲート信号を出力する。この最終ゲート信号は、インバータ回路３のスイッチング素子をオン、オフする。

図３は、３相電圧指令演算部３２の構成を示しており、３相電圧指令演算部３２は、３相―ｄｑ座標変換部４１と、電流指令生成部４２と、減算部４３及び４４と、ＰＩ制御部４５及び４６と、ｄｑ座標―３相変換部４７とを備える。

３相−ｄｑ座標変換部４１は、モータ電流Ｉｕ、Ｉｗと、モータ回転角度θに基づき、ｄｑ座標に対する電流Ｉｄ、Ｉｑに変換する。

電流指令生成部４２は、外部から入力されるモータトルク指令に基づき、ｄｑ座標に対する電流指令Ｉｄ＊、Ｉｑ＊を生成する。

減算器４３は、電流指令Ｉｄ＊から電流Ｉｄを減算し、ΔＩｄを出力する。

減算器４４は、電流指令Ｉｑ＊から電流Ｉｑを減算し、ΔＩｑを出力する。

ＰＩ制御部４５は、ΔＩｄに基づき、ＰＩ演算を行い、電圧指令Ｖｄ＊を出力する。

ＰＩ制御部４６は、ΔＩｑに基づき、ＰＩ演算を行い、電圧指令Ｖｑ＊を出力する。

ｄｑ−３相座標変換部４７は、電圧指令Ｖｄ＊、Ｖｑ＊と、モータ回転角度θに基づき、３相座標に対する３相電圧指令Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に変換する。

図５は、３相電圧指令演算部が出力する電圧指令Ｖｕ＊、Ｖｖ＊、Ｖｗ＊のタイムチャートを示している。

図６は、２相変調変換部３３が出力する２相変調変換電圧指令Ｖｕ＊＊、Ｖｖ＊＊、Ｖｗ＊＊と、２相変調状態信号Ｖｕ＊＊ｍｉｎ、Ｖｕ＊＊ｍａｘ、Ｖｖ＊＊ｍｉｎ、Ｖｖ＊＊ｍａｘ、Ｖｗ＊＊ｍｉｎ、Ｖｗ＊＊ｍａｘを示すタイムチャートを示す。

図７は、基本ゲート信号生成部３４が出力する信号のうちＵ相アームのスイッチング素子に対する信号Ｇｕｐ０、Ｇｕｎ０を示している。図６におけるＶｕ＊＊が下限値になった時にＶｕ＊＊ｍｉｎ信号がハイ状態になり、２相変調を行った基本ゲート信号Ｇｕｐ０はオフ固定、Ｇｕｎ０はオン固定になる、Ｖｕ＊＊が上限値になった時にＶｕ＊＊ｍａｘ信号ハイ状態になり、２相変調を行った基本ゲート信号Ｇｕｐ０はオン固定、Ｇｕｎ０はオフ固定になる。

図８は、昇圧用ゲート生成部３７が出力する信号Ｇｚを示している。昇圧用ゲート生成部３７に入力されるキャリア信号ａにより昇圧用ゲート信号のキャリア周波数が決定し、短絡デューティＤｕによりデューティ比が決定する。

図９は、スイッチング素子別昇圧用ゲート信号生成部が出力する信号のうちＵ相アームのスイッチング素子に対する信号Ｇｚｕｐ、Ｇｚｕｎを示している。

図１０は、最終ゲート信号生成部が出力する信号のうちＵ相アームのスイッチング素子に対する信号Ｇｕｐ、Ｇｕｎを示している。

図１１は、本発明の実施例２に関わる電力変換装置を示す図であり、本実施形態は、実施例１において、昇圧用ゲート信号生成部３７に入力されるキャリア信号を、基本ゲート信号生成部３４に入力されるキャリア信号と別の物、例えば、異なる周波数、に変更する物である。

基本ゲート信号生成部に入力するキャリア信号ａと昇圧用ゲート信号生成部に入力するキャリア信号ｂの周波数を変える事により、スイッチング素子の損失を変えることができる。

図１２は本発明の実施例３に関わる電力変換装置を示す図であり、本実施形態は、実施例１において、スイッチング素子別昇圧用ゲート信号生成部３８Ｂが出力する信号は、各相にある２個のスイッチング素子のうち１個以上の素子分の信号を出力する物である。例えば、Ｕ相アームは上アーム、Ｖ相アームは上下アーム、Ｗ相は下アームである。

図１３は、昇圧用ゲート信号を出力するのが、Ｕ相アームは上アーム、Ｖ相アームは上下アーム、Ｗ相は下アームである時のタイムチャートである。

スイッチング素子別昇圧用ゲート信号生成部３８Ｂにおいて、昇圧用ゲート信号を実施するスイッチング素子を変える事により、スイッチング素子毎の損失を変えることができる。

本発明は、Ｚソース昇圧回路を有する電力変換装置において、昇圧率の拡大及びスイッチング素子の損失を低減することができる。

１直流電源
２Ｚソース昇圧回路
３インバータ回路
４モータ
５電圧センサ
６〜７電流センサ
８回転角度センサ
１１ダイオード
１２〜１３リアクトル
１４〜１５コンデンサ
１６〜２１スイッチング素子
２２〜２７フリーホイールダイオードＤ
３１制御部
３２３相電圧指令演算部
３３２相変調変換部
３４基本ゲート信号生成部
３５減算部
３６短絡ディーティ演算部
３７昇圧用ゲート信号成部
３８Ａ〜３８Ｂスイッチング素子別昇圧用ゲート信号生成部
３９最終ゲート信号生成部
４１３相―ｄｑ座標変換部
４２電流指令生成部
４３〜４４減算部
４５〜４６ＰＩ制御部
４７ｄｑ座標―３相変換部

Claims

直流電源の正極側にアノード側が接続されたダイオードと、ダイオードのカソード側に接続された第１リアクトルと、直流電源の負極側に接続された第２リアクトルと、第１リアクトルの入力側と第２リアクトルの出力側の間に接続された第１コンデンサと、第１リアクトルの出力側と第２リアクトルの入力側の間に接続された第２コンデンサとを備えて構成されるＺソース昇圧回路と、複数のスイッチング素子が複数相の回路を構成し、前記昇圧回路の出力に接続されたインバータ回路を備え、前記インバータ回路の複数のスイッチング素子に接続された負荷に印加する３相電圧指令を演算する３相電圧指令演算手段と、前記３相電圧指令及びモータ回転角度に基づき２相変調変換を行い、２相変調変換電圧指令及び各相の前記２相変調変換電圧指令が下限値また上限値になった時にハイレベルになる信号を出力する手段と、前記２相変調変換電圧指令及びキャリア信号に基づきスイッチング素子の基本ゲート信号を生成する手段と、前記Ｚソース昇圧回路の第１コンデンサ電圧と指令値に基づき前記Ｚソース昇圧回路の出力を短絡する時間のデューティを演算する手段と、前記Ｚソース昇圧回路の出力を短絡する時間のデューティ及びキャリア信号に基づき昇圧用ゲート信号を生成する手段と、前記２相変調変換電圧指令が電圧下限値また電圧上限値になった時にハイレベルになる信号及び前記昇圧用ゲート信号に基づき各スイッチング素子別の昇圧用ゲート信号を生成する手段と、前記基本ゲート信号及び前記各スイッチング素子別昇圧用ゲート信号に基づき最終ゲート指令を生成する手段とを備えたＺソース昇圧回路を有する電力変換装置において、負荷に対する電圧指令を２相変調変換した２相変調変換電圧指令が最小または最大になった相で昇圧ゲート動作を行うことを特徴とする電力変換装置。
請求項１において、昇圧用ゲート信号を生成する手段に入力されるキャリア信号が、基本ゲート信号を生成する手段に入力されるキャリア信号と別の物とし、インバータ回路のスイッチング素子の損失を変えることができることを特徴とする電力変換装置。
請求項１において、スイッチング素子別の昇圧用ゲート信号を生成手段が、各相にある２個のスイッチング素子のうち１個以上の素子分の信号のみ出力し、インバータ回路のそれぞれのスイッチング素子の損失を変えることができることを特徴とする電力変換装置。