JP2016052167A

JP2016052167A - 電力変換装置

Info

Publication number: JP2016052167A
Application number: JP2014175201A
Authority: JP
Inventors: 哲生天野; Tetsuo Amano
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2014-08-29
Filing date: 2014-08-29
Publication date: 2016-04-11

Abstract

【課題】コンデンサ電圧のコンデンサ電圧指令への追従性をより高めた電力変換装置を提供する。【解決手段】電源電圧または電源電圧を昇圧した電圧を出力電圧とするインピーダンスソース昇圧回路（Ｚソース昇圧回路２）と、出力電圧の高電位側および低電位側を短絡可能なスイッチング素子を有するインバータ回路８と、スイッチング素子９〜１４を制御することによって、インピーダンスソース昇圧回路が有するコンデンサ６，７を充放電させて、出力電圧を制御可能な制御部２０と、を備え、制御部は、出力電圧を所望の値とするための指令である出力電圧指令を、コンデンサの電圧を指定する昇圧率とスイッチング素子の制御信号の変調に用いられる変調率との積として演算し、昇圧率は、出力電圧指令が電源電圧未満である場合において、可変に設定される。【選択図】図１

Description

本発明はインピーダンスソース昇圧回路（Ｚソース昇圧回路）を備える電力変換装置に関する。

ハイブリッド自動車、燃料電池車両等では、電動機（モータ）によって生成される駆動力が車軸に伝達される。このとき、車両の走行状態に応じた最適な駆動力を得るため、バッテリの電源電圧を昇圧回路によって所望の電圧に昇圧して、電動機に供給することが行われる。

例えば特許文献１は、三相のインバータ回路の前段にＺソース昇圧回路を設ける構成の電力変換装置を開示する。また、例えば非特許文献１は、このような構成の電力変換装置のインバータ回路のスイッチング制御について記載する。また、非特許文献２は、Ｚソース昇圧回路のコンデンサ電圧を指定する昇圧率を、所望する出力電圧（ただし、電源電圧以上を前提とする）に応じて調整する場合に電圧指令通りのコンデンサ電圧を得ることができることを記載する。

特開２００８−２９５２５３号公報

Fang Zhen Peng "Z-source Inverter",IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL.39, NO.2, MARCH/APRIL 2003, pp.504-510 Miaosen Shen, Fang Zheng Peng "Operation Modes and Characteristics of the Z-Source Inverter With Small Inductance or Low Power Factor", IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL. 55, NO.1, JANUARY 2008, pp.89-96

しかし、出力電圧指令が電源電圧未満の電圧を指定するような場合には、Ｚソース昇圧回路が電源電圧そのものを出力させるために、一般に昇圧率が１．０に固定される。つまり、非特許文献２の記載とは異なる制御がなされることがある。昇圧率を固定すると、コンデンサ電圧がコンデンサ電圧指令から乖離する（特に上昇する）ことが知られている。このとき、コンデンサ電圧の上昇によってインバータ回路に過電流が流れて、電力変換装置の動作に影響する可能性がある。なお、出力電圧指令とは、出力電圧を所望の値とするための指令である。

かかる事情に鑑みてなされた本発明の目的は、コンデンサ電圧のコンデンサ電圧指令への追従性をより高めた電力変換装置を提供することにある。

前記課題を解決するために本発明に係る電力変換装置は、電源電圧または前記電源電圧を昇圧した電圧を出力電圧とするインピーダンスソース昇圧回路と、前記出力電圧の高電位側および低電位側を短絡可能なスイッチング素子を有するインバータ回路と、前記スイッチング素子を制御することによって、前記インピーダンスソース昇圧回路が有するコンデンサを充放電させて、前記出力電圧を制御可能な制御部と、を備え、前記制御部は、前記出力電圧を所望の値とするための指令である出力電圧指令を、前記コンデンサの電圧を指定する昇圧率と前記スイッチング素子の制御信号の変調に用いられる変調率との積として演算し、前記昇圧率は、前記出力電圧指令が前記電源電圧未満である場合において、可変に設定される。

そして、好ましくは、前記昇圧率は、前記出力電圧指令が、０以上かつ前記電源電圧未満の第１の閾値より大きく、かつ前記第１の閾値よりも大きい第２の閾値以下である場合に、可変に設定される。

また、好ましくは、直流電源を更に備え、前記インピーダンスソース昇圧回路は、前記直流電源からダイオードを介して前記電源電圧を取得する。

また、好ましくは、交流電源を更に備え、前記インピーダンスソース昇圧回路は、前記交流電源から整流回路を介して前記電源電圧を取得する。

本発明に係る電力変換装置によれば、コンデンサ電圧のコンデンサ電圧指令への追従性をより高めることができる。

第１の実施形態に係る電力変換装置の概略構成を示すブロック図である。第１の実施形態における制御部の構成を示すブロック図である。第１の実施形態におけるＺソース出力電圧演算器の構成を示すブロック図である。第１の実施形態においてＺソース出力電圧演算器が実行する処理を示すフローチャートである。図４の処理による第１の実施形態における変調率、コンデンサ電圧等の変化の例を示す図である。第２の実施形態に係る電力変換装置の概略構成を示すブロック図である。比較例のＺソース出力電圧演算器が実行する処理を示すフローチャートである。図７の処理による比較例の変調率、コンデンサ電圧等の変化の例を示す図である。

以下、本発明の実施形態について、図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換装置の概略構成を示すブロック図である。本実施形態に係る電力変換装置は、直流電源１と、Ｚソース昇圧回路２（本発明のインピーダンスソース昇圧回路に対応）と、インバータ回路８と、制御部２０と、を備える。

直流電源１は、電力供給するための電源装置である。直流電源１は、バッテリやキャパシタなどの蓄電装置でもよい。本実施形態において、直流電源１は、Ｚソース昇圧回路２とインバータ回路８とを介して電動機１５に電力供給する。図１に示されるように、Ｚソース昇圧回路２は、直流電源１からダイオード３を介して電源電圧を取得する。本実施形態に係る電力変換装置は直流電源１を備えるが、直流電源１は電力変換装置の外部に設けられてもよい。また、直流電源１が出力する電圧は、電圧検出部５１によって検出されて、電源電圧Ｅとして制御部２０に伝えられる。

Ｚソース昇圧回路２は、ダイオード３と、リアクトル４，５と、コンデンサ６，７と、を備える。Ｚソース昇圧回路２は、直流電源１からの電源電圧または電源電圧を昇圧した電圧を、出力電圧としてインバータ回路８に供給する。直流電源１の正極にダイオード３のアノード側が接続され、ダイオード３のカソード側にリアクトル４の一端が接続される。リアクトル４の他端には、コンデンサ６の一端が接続される。コンデンサ６の他端には、直流電源１の負極とリアクトル５の一端とが接続される。そして、ダイオード３のカソード側にはコンデンサ７の一端も接続され、コンデンサ７の他端にリアクトル５の他端が接続される。コンデンサ７に印加されるコンデンサ電圧（端子間電圧）は、電圧検出部５２によって検出されて、コンデンサ電圧Ｖｃとして制御部２０に伝えられる。電圧検出部５２は、コンデンサ７に代えて、コンデンサ６に印加されるコンデンサ電圧を検出してもよい。コンデンサ６，７は、後述するスイッチング素子９〜１４のオン、オフに従って充放電する。つまり、後述する制御部２０は、スイッチング素子９〜１４のオン、オフを制御することによってＺソース昇圧回路２の出力電圧を制御可能である。

インバータ回路８は、一端が出力電圧の高電位側に接続された第１のスイッチング素子と一端が出力電圧の低電位側に接続された第２のスイッチング素子とを少なくとも１組有する。ここで、第１のスイッチング素子の他端と第２のスイッチング素子との他端とは互いに接続されており、出力電圧の高電位側および低電位側を短絡可能である。本実施形態においては、インバータ回路８は、上述のスイッチング素子の組を３つ備える三相インバータ回路を構成し、具体的には図１に示されるようにスイッチング素子９〜１４を備える。なお、スイッチング素子９，１１，１３は上述の第１のスイッチング素子に対応し、スイッチング素子１０，１２，１４は第２のスイッチング素子に対応する。

スイッチング素子９，１０は互いに直列接続され、インバータ回路８のＵ相の上下アームを構成する。スイッチング素子１１，１２は互いに直列接続され、インバータ回路８のＶ相の上下アームを構成する。スイッチング素子１３，１４は互いに直列接続され、インバータ回路８のＷ相の上下アームを構成する。各相の位相が１２０度ずつずれるようにスイッチング素子９〜１４をオン、オフしてＰＷＭ制御することにより、インバータ回路８の出力側に接続される電動機１５を駆動する。

スイッチング素子９〜１４は、ＩＧＢＴ素子とフリーホイールダイオードとを逆並列接続したＩＧＢＴ（insulated gate bipolar transistor：絶縁ゲートバイポーラトランジスタ）である。ＩＧＢＴの代わりに、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor：ＭＯＳ型電界効果トランジスタ）でもよい。

制御部２０は、例えば上位のコントローラから、トルク指令Ｔ^*および磁束指令φ^*を受け取り、スイッチング素子９〜１４に対して、最終出力ゲート信号Ｇｓｕｐ^*，Ｇｓｕｎ^*，Ｇｓｖｐ^*，Ｇｓｖｎ^*，Ｇｓｗｐ^*，Ｇｓｗｎ^*を出力する。制御部２０の構成の詳細については後述する。

電動機１５は、インバータ回路８が出力する三相交流電圧で駆動される電動機（モータ）である。電流検出部５３は、インバータ回路８のＵ相出力と電動機１５との間に流れるＵ相電流Ｉｕを検出して、制御部２０に出力する検出部である。電流検出部５４は、インバータ回路８のＷ相出力と電動機１５との間に流れるＷ相電流Ｉｗを検出して、制御部２０に出力する検出部である。本実施形態において、電力変換装置は、電流検出部５３，５４をそれぞれＵ相、Ｗ相に設けて、Ｖ相の電流検出部を省略している。これは、Ｕ相電流Ｉｕと、Ｖ相電流Ｉｖと、Ｗ相電流Ｉｗとの和が０であることから、Ｖ相電流Ｉｖは計算によって算出可能だからである。しかし、この構成に限定されるものではなく、例えばＵ相と、Ｖ相と、Ｗ相とのうち、三相の全てまたは他の二相に電流検出部が設けられてもよい。

また、回転検出部５５は電動機１５の回転数ωを検出する検出部であって、検出された回転数ωは制御部２０に伝えられる。

（制御部の構成）
図２は、本実施形態における制御部２０の構成を示すブロック図である。制御部２０は、積分器２１と、電流指令演算器２２と、Ｚソースベクトル制御演算器３０と、キャリア生成器２３と、基本ゲート演算器２４と、短絡指令演算器２５と、短絡ゲート演算器２６と、短絡ゲート論理和２７と、最終出力ゲート論理和２８と、を備える。

積分器２１は、回転検出部５５が検出する回転数ωから、時間積分して位相θを演算する。

電流指令演算器２２は、トルク指令Ｔ^*と磁束指令φ^*とからトルク分電流指令Ｉｑ^*と磁束分電流指令Ｉｄ^*とを演算する。

Ｚソースベクトル制御演算器３０は、位相θと、電源電圧Ｅと、コンデンサ電圧Ｖｃと、トルク分電流指令Ｉｑ^*と、磁束分電流指令Ｉｄ^*と、Ｕ相電流Ｉｕと、Ｗ相電流Ｉｗと、を受け取る。そして、Ｚソースベクトル制御演算器３０は、Ｕ相電圧指令Ｖｕ^*と、Ｖ相電圧指令Ｖｖ^*と、Ｗ相電圧指令Ｖｗ^*と、を生成して基本ゲート演算器２４に出力し、昇圧率Ｂ^*を生成して短絡指令演算器２５に出力する。Ｚソースベクトル制御演算器３０の構成の詳細については後述する。

キャリア生成器２３は、三角波キャリアＶｓを生成し、基本ゲート演算器２４および短絡ゲート演算器２６へと出力する。ここで、キャリア生成器２３は、鋸波を生成してもよい。

基本ゲート演算器２４は、キャリア生成器２３が生成した三角波キャリアＶｓと、Ｚソースベクトル制御演算器３０から取得したＵ相電圧指令Ｖｕ^*、Ｖ相電圧指令Ｖｖ^*、およびＷ相電圧指令Ｖｗ^*とを比較する。

基本ゲート演算器２４は、三角波キャリアＶｓとＵ相電圧指令Ｖｕ^*とを比較し、Ｕ相電圧指令Ｖｕ^*が三角波キャリアＶｓより大きいときにハイレベルの信号を、Ｕ相電圧指令Ｖｕ^*が三角波キャリアＶｓ以下のときにローレベルの信号を、Ｕ相正側基本ゲート信号Ｇｕｐ^*として出力する。また、基本ゲート演算器２４は、Ｕ相電圧指令Ｖｕ^*が三角波キャリアＶｓより大きいときにローレベルの信号を、Ｕ相電圧指令Ｖｕ^*が三角波キャリアＶｓ以下のときにハイレベルの信号を、Ｕ相負側基本ゲート信号Ｇｕｎ^*として出力する。基本ゲート演算器２４は、Ｖ相電圧指令Ｖｖ^*、Ｗ相電圧指令Ｖｗ^*についても、上述のＵ相電圧指令Ｖｕ^*と同様に三角波キャリアＶｓとの比較をして、Ｖ相正側基本ゲート信号Ｇｖｐ^*、Ｖ相負側基本ゲート信号Ｇｖｎ^*、Ｗ相正側基本ゲート信号Ｇｗｐ^*、Ｗ相負側基本ゲート信号Ｇｗｎ^*を生成して出力する。

短絡指令演算器２５は、Ｚソースベクトル制御演算器３０が演算した昇圧率Ｂ^*から、後述する演算式に従って、正側短絡指令Ｎｐ^*と負側短絡指令Ｎｎ^*とを演算する。

短絡ゲート演算器２６は、キャリア生成器２３が生成した三角波キャリアＶｓと短絡指令演算器２５が演算した正側短絡指令Ｎｐ^*とを比較し、三角波キャリアＶｓが正側短絡指令Ｎｐ^*より大きいときにハイレベルの信号を、三角波キャリアＶｓが正側短絡指令Ｎｐ^*以下のときにローレベルの信号を、正側短絡ゲート信号Ｇｓｐ^*として出力する。また、短絡ゲート演算器２６は、三角波キャリアＶｓが負側短絡指令Ｎｎ^*より小さいときにハイレベルの信号を、三角波キャリアＶｓが負側短絡指令Ｎｎ^*以上のときにローレベルの信号を、負側短絡ゲート信号Ｇｓｎ^*として出力する。

短絡ゲート論理和２７は、短絡ゲート演算器２６から取得した正側短絡ゲート信号Ｇｓｐ^*と負側短絡ゲート信号Ｇｓｎ^*との論理和を、短絡ゲート信号Ｇｓ^*として出力する。

最終出力ゲート論理和２８は、基本ゲート演算器２４から取得したＵ相正側基本ゲート信号Ｇｕｐ^*、Ｕ相負側基本ゲート信号Ｇｕｎ^*、Ｖ相正側基本ゲート信号Ｇｖｐ^*、Ｖ相負側基本ゲート信号Ｇｖｎ^*、Ｗ相正側基本ゲート信号Ｇｗｐ^*、Ｗ相負側基本ゲート信号Ｇｗｎ^*のそれぞれについて、短絡ゲート論理和２７から取得した短絡ゲート信号Ｇｓ^*との論理和をとる。そして、最終出力ゲート論理和２８は、論理和の結果をそれぞれＵ相正側最終出力ゲート信号Ｇｓｕｐ^*、Ｕ相負側最終出力ゲート信号Ｇｓｕｎ^*、Ｖ相正側最終出力ゲート信号Ｇｓｖｐ^*、Ｖ相負側最終出力ゲート信号Ｇｓｖｎ^*、Ｗ相正側最終出力ゲート信号Ｇｓｗｐ^*、Ｗ相負側最終出力ゲート信号Ｇｓｗｎ^*として出力する。

（Ｚソースベクトル制御演算器の構成）
図３は、本実施形態におけるＺソースベクトル制御演算器３０の構成を示すブロック図である。Ｚソースベクトル制御演算器３０は、三相−ｄｑ軸座標変換器３１と、電流制御演算器３２と、Ｚソース出力電圧演算器３３と、ｄｑ軸−三相座標変換器３４と、を備える。

三相−ｄｑ軸座標変換器３１は、Ｕ相電流Ｉｕと、Ｗ相電流Ｉｗと、積分器２１が計算した位相θとから、三相−ｄｑ軸座標変換によって、ｑ軸のトルク分電流Ｉｑおよびｄ軸の磁束分電流Ｉｄを生成して出力する。

電流制御演算器３２は、三相−ｄｑ軸座標変換器３１が座標変換によって生成したトルク分電流Ｉｑと磁束分電流Ｉｄとを、電流指令演算器２２が演算したトルク分電流指令Ｉｑ^*と磁束分電流指令Ｉｄ^*とに一致させるように、ｑ軸電圧指令Ｖｑ^*とｄ軸電圧指令Ｖｄ^*とを出力する。例えば、電流制御演算器３２はＰＩ制御を行ってもよい。

Ｚソース出力電圧演算器３３は、電圧検出部５１が検出した電源電圧Ｅと、電流制御演算器３２が出力したｑ軸電圧指令Ｖｑ^*とｄ軸電圧指令Ｖｄ^*とから、出力電圧指令ＭＢ^*を演算する。また、Ｚソース出力電圧演算器３３は、電圧検出部５２が検出したコンデンサ電圧Ｖｃと出力電圧指令ＭＢ^*とから、インバータ回路８でＰＷＭ制御を行うための変調率Ｍ^*と、Ｚソース昇圧回路２で昇圧動作を行うための昇圧率Ｂ^*とを演算する。そして、Ｚソース出力電圧演算器３３は、変調率Ｍ^*から、インバータ回路８のＰＷＭ制御のためのインバータ分ｑ軸電圧指令Ｖｑ^**とインバータ分ｄ軸電圧指令Ｖｄ^**とを演算する。ここで、本実施形態において、出力電圧指令ＭＢ^*は出力電圧を所望の値とするための指令であって、電源電圧Ｅとの比で表される。例えば、出力電圧指令ＭＢ^*が１．０未満であれば、電源電圧Ｅより小さい電圧が指定されることを示す。

ｄｑ軸−三相座標変換器３４は、Ｚソース出力電圧演算器３３が演算したインバータ分ｑ軸電圧指令Ｖｑ^**とインバータ分ｄ軸電圧指令Ｖｄ^**と、位相θとから、ｄｑ軸−三相座標変換によって、Ｕ相電圧指令Ｖｕ^*、Ｖ相電圧指令Ｖｖ^*、Ｗ相電圧指令Ｖｗ^*を生成して出力する。

（演算式について）
上述のように、Ｚソース出力電圧演算器３３は、電源電圧Ｅと、ｑ軸電圧指令Ｖｑ^*と、ｄ軸電圧指令Ｖｄ^*とから、出力電圧指令ＭＢ^*を演算するが、これらの関係は下記の式（１）で表される。

また、出力電圧指令ＭＢ^*と、変調率Ｍ^*と、昇圧率Ｂ^*との関係は、下記の式（２）で表される。

変調率Ｍ^*と、インバータ分ｑ軸電圧指令Ｖｑ^**と、インバータ分ｄ軸電圧指令Ｖｄ^**と、電源電圧Ｅとの関係は下記の式（３）で表される。

コンデンサ７に印加されるコンデンサ電圧を指定するコンデンサ電圧指令Ｖｃ^*と、昇圧率Ｂ^*と、電源電圧Ｅとの関係は下記の式（４）で表される。

ここで、式（２）の通り、Ｚソース出力電圧演算器３３は、出力電圧指令ＭＢ^*を、昇圧率Ｂ^*と変調率Ｍ^*との積として演算する。また、電源電圧Ｅは通常一定の電圧値であるため、式（４）から、コンデンサ電圧指令Ｖｃ^*と昇圧率Ｂ^*とは比例関係にある。つまり、昇圧率Ｂ^*はコンデンサ７に印加されるコンデンサの電圧を指定する。

また、上述のように、短絡指令演算器２５は、昇圧率Ｂ^*から正側短絡指令Ｎｐ^*を演算するが、この関係は下記の式（５）で表される。

短絡指令演算器２５は、昇圧率Ｂ^*から負側短絡指令Ｎｎ^*を演算するが、この関係は下記の式（６）で表される。

（Ｚソース出力電圧演算器の処理）
図４は、本実施形態において、Ｚソース出力電圧演算器３３が実行する処理を示すフローチャートである。

ステップＳ１で、Ｚソース出力電圧演算器３３に、電流制御演算器３２からｑ軸電圧指令Ｖｑ^*およびｄ軸電圧指令Ｖｄ^*が入力される。また、Ｚソース出力電圧演算器３３に、電圧検出部５１が検出した電源電圧Ｅ、電圧検出部５２が検出したコンデンサ電圧Ｖｃも入力される。

ステップＳ２で、Ｚソース出力電圧演算器３３は、式（１）に従って、ｑ軸電圧指令Ｖｑ^*と、ｄ軸電圧指令Ｖｄ^*と、電源電圧Ｅとから出力電圧指令ＭＢ^*を演算する。

ステップＳ３Ａで、Ｚソース出力電圧演算器３３は、出力電圧指令ＭＢ^*から出力電圧閾値ＭＢ１と出力電圧閾値ＭＢ２とを演算する。ここで、出力電圧閾値ＭＢ１は本発明の第１の閾値に対応し、出力電圧閾値ＭＢ２は本発明の第２の閾値に対応する。また、以下において、単にＭＢ１，ＭＢ２と記載した場合には、それぞれ出力電圧閾値ＭＢ１の値、出力電圧閾値ＭＢ２の値を意味するものとする。

このとき、出力電圧閾値ＭＢ１のとる範囲は下記の式（７）で表される。

また、出力電圧閾値ＭＢ１と出力電圧閾値ＭＢ２との関係は下記の式（８）で表される。

ステップＳ３Ｂで、Ｚソース出力電圧演算器３３は、出力電圧指令ＭＢ^*がＭＢ１以下か否かを比較する。出力電圧指令ＭＢ^*がＭＢ１以下のとき（ステップＳ３ＢのＹＥＳ）、Ｚソース出力電圧演算器３３は、ステップＳ４Ａで変調率Ｍ^*に出力電圧指令ＭＢ^*と等しい値を設定し、ステップＳ５Ａで昇圧率Ｂ^*に１．０を設定する。

ステップＳ３Ｂで、出力電圧指令ＭＢ^*がＭＢ１より大きいとき（ステップＳ３ＢのＮＯ）、Ｚソース出力電圧演算器３３は、ステップＳ３Ｃで出力電圧指令ＭＢ^*がＭＢ２以下か否かを比較する。

ステップＳ３Ｃで、出力電圧指令ＭＢ^*がＭＢ２以下のとき（ステップＳ３ＣのＹＥＳ）、Ｚソース出力電圧演算器３３は、ステップＳ４Ｂで変調率Ｍ^*に出力電圧閾値ＭＢ１と等しい値を設定し、ステップＳ５Ｂで昇圧率Ｂ^*にＭＢ^*／ＭＢ１を設定する。

ステップＳ３Ｃで、出力電圧指令ＭＢ^*がＭＢ２より大きいとき（ステップＳ３ＣのＮＯ）、Ｚソース出力電圧演算器３３は、ステップＳ４Ｃで変調率Ｍ^*に（ＭＢ^*）×（ＭＢ１／ＭＢ２）を設定し、ステップＳ５Ｃで昇圧率Ｂ^*にＭＢ２／ＭＢ１を設定する。

ステップＳ６で、Ｚソース出力電圧演算器３３は、変調率Ｍ^*からインバータ分ｑ軸電圧指令Ｖｑ^**とインバータ分ｄ軸電圧指令Ｖｄ^**とを、式（３）によって演算する。

ステップＳ７で、Ｚソース出力電圧演算器３３は、昇圧率Ｂ^*と、インバータ分ｑ軸電圧指令Ｖｑ^**と、インバータ分ｄ軸電圧指令Ｖｄ^**とを出力する。

図５は、本実施形態における、出力電圧指令ＭＢ^*と、変調率Ｍ^*と、昇圧率Ｂ^*と、正側短絡指令Ｎｐ^*と、コンデンサ電圧指令Ｖｃ^*と、コンデンサ電圧Ｖｃとの関係を表した図である。図５では、出力電圧指令ＭＢ^*が０から最大まで変化するときの時間軸に合わせて、他の値の変化も同時に示している。

図５に示されるように、出力電圧指令ＭＢ^*について、０以上かつ１未満のＭＢ１と、ＭＢ１よりも大きいＭＢ２とが設定されている。この例においては、ＭＢ２は１以上の値であるとする。出力電圧指令ＭＢ^*が０からＭＢ１まで変化する間は、昇圧率Ｂ^*は１．０に固定される（図４のステップＳ５Ａ参照）。そして、コンデンサ電圧Ｖｃが電源電圧Ｅのままであるように、コンデンサ電圧指令Ｖｃ^*が生成される。しかし、出力電圧とは無関係に昇圧率Ｂ^*を固定するような場合に、コンデンサ電圧Ｖｃがコンデンサ電圧指令Ｖｃ^*から乖離することが知られており、図５の例でも、わずかな上昇が確認できる。

しかし、出力電圧指令ＭＢ^*がＭＢ１からＭＢ２まで変化する間は、昇圧率Ｂ^*を固定値ではなく可変に設定することが可能である。本実施形態においては、昇圧率Ｂ^*は出力電圧指令ＭＢ^*に応じた値に設定されている（図４のステップＳ５Ｂ参照）。そのため、昇圧率Ｂ^*を固定することに起因するコンデンサ電圧Ｖｃとコンデンサ電圧指令Ｖｃ^*との乖離の問題は生じない。

また、出力電圧指令ＭＢ^*がＭＢ２から最大値まで変化する間は、出力電圧指令ＭＢ^*が１以上であるため、コンデンサ電圧Ｖｃはコンデンサ電圧指令Ｖｃ^*に追従する。すなわち、出力電圧指令ＭＢ^*が０からＭＢ１まで変化する期間を短くできれば、コンデンサ電圧Ｖｃのコンデンサ電圧指令への追従性をより高めることが可能である。

ここで、出力電圧閾値ＭＢ１は、Ｚソース出力電圧演算器３３によって演算で求められる。そのため、他の制約（例えば、スイッチング素子９〜１４をオン、オフする制御信号のＰＷＭ方式の変調に用いられる変調率Ｍ^*の値が小さくなること等）が許容される範囲で、ＭＢ１を小さくすることが可能である。

ここで、図７および図８を参照して、比較例の電力変換装置を示しながら、本実施形態の電力変換装置の効果について説明する。なお、比較例の電力変換装置の構成のブロック図は、本実施形態の電力変換装置の構成と同じであり説明を省略する。また、図７、図８はそれぞれ図４、図５に対応し、同じ要素には同じ符号を付しており説明を省略する。

図７は、比較例のＺソース出力電圧演算器が実行する処理を示すフローチャートである。比較例の電力変換装置では、出力電圧指令ＭＢ^*が１．０未満の場合に、Ｚソース昇圧回路２からは電源電圧Ｅが出力されればよいため、昇圧率Ｂ^*を１．０に固定する制御が行われている。したがって、図４のステップＳ３Ａ〜ステップＳ３Ｃに代えて、固定値である１．０と出力電圧指令ＭＢ^*との比較が行われる（ステップＳ３）。

ステップＳ３で、出力電圧指令ＭＢ^*が１．０より大きい場合には（ステップＳ３のＮＯ）、Ｚソース出力電圧演算器３３は、ステップＳ４Ｄで変調率Ｍ^*に（ＭＢ^*）／（２ＭＢ^*−１）を設定し、ステップＳ５Ｄで昇圧率Ｂ^*に２ＭＢ^*−１を設定する。このとき、昇圧率Ｂ^*は出力電圧指令ＭＢ^*に応じたものとなっており、コンデンサ電圧Ｖｃはコンデンサ電圧指令Ｖｃ^*に追従する。

しかし、ステップＳ３で、出力電圧指令ＭＢ^*が１．０以下の場合には（ステップＳ３のＹＥＳ）、Ｚソース出力電圧演算器３３は、前述の図４と同じステップＳ４Ａ，Ｓ５Ａを実行する。つまり、出力電圧指令ＭＢ^*が０から１．０まで変化する間は、昇圧率Ｂ^*は１．０に固定されて、コンデンサ電圧Ｖｃがコンデンサ電圧指令Ｖｃ^*から乖離する。

図８は、比較例における、出力電圧指令ＭＢ^*と、変調率Ｍ^*と、昇圧率Ｂ^*と、正側短絡指令Ｎｐ^*と、コンデンサ電圧指令Ｖｃ^*と、コンデンサ電圧Ｖｃとの関係を表した図である。図８に示されるように、出力電圧指令ＭＢ^*が０から１．０まで変化する間は、コンデンサ電圧Ｖｃが電源電圧Ｅのままであるように、コンデンサ電圧指令Ｖｃ^*が生成される。しかし、出力電圧とは無関係に昇圧率Ｂ^*を固定しているため、コンデンサ電圧Ｖｃがコンデンサ電圧指令Ｖｃ^*から大きく乖離する。

本実施形態の電力変換装置では、コンデンサ電圧Ｖｃがコンデンサ電圧指令Ｖｃ^*から乖離するのは、出力電圧指令ＭＢ^*が０からＭＢ１まで変化する間だけである。このときＭＢ１は１．０未満であるから、比較例と比べてコンデンサ電圧Ｖｃのコンデンサ電圧指令Ｖｃ^*からの乖離を抑えることができる。さらに、出力電圧閾値ＭＢ１は、Ｚソース出力電圧演算器３３によって演算で求められる。よって、例えば変調率Ｍ^*等についての他の制約が許容される範囲で、ＭＢ１を小さくすることが可能であり、さらに上述の乖離を抑えることができる。つまり、本実施形態の電力変換装置では、出力電圧指令ＭＢ^*が電源電圧未満（１．０未満）である場合において、昇圧率Ｂ^*を可変に設定できるので、コンデンサ電圧Ｖｃのコンデンサ電圧指令Ｖｃ^*への追従性をより高めることが可能である。

（第２の実施形態）
図６は、本発明の第２の実施形態に係る電力変換装置の概略構成を示すブロック図である。なお、図１と同じ要素には同じ符号を付しており説明を省略する。また、制御部２０による処理等は第１の実施形態と同じであり説明を省略する。

本実施形態に係る電力変換装置は、第１の実施形態の電力変換装置とは異なり、直流電源１ではなく交流電源１６を備える。そして、Ｚソース昇圧回路２は、交流電源１６の三相出力Ｒ相、Ｓ相、Ｔ相を入力する整流回路１７の出力を受け取る。

交流電源１６は、電動機１５にＺソース昇圧回路２と、インバータ回路８と、整流回路１７とを介して電力供給するための電源装置である。本実施形態において交流電源１６は三相交流電源であるが、単相交流電源でも良い。

電圧検出部５６は、交流電源１６が出力するＲ相とＳ相との線間電圧Ｖｒｓを検出する検出部である。電圧検出部５６では、Ｒ相とＳ相との線間電圧を検出するが、Ｒ相と、Ｓ相と、Ｔ相とのうち、他の二相の線間電圧を検出してもよい。また、電圧検出部５６は、Ｒ相と、Ｓ相と、Ｔ相とのいずれかの相電圧を検出してもよい。

直流電源相当電圧演算器５７は、電圧検出部５６が検出した線間電圧Ｖｒｓから、直流電源１（図１参照）に相当する電圧Ｅ１を演算する。電圧検出部５６および直流電源相当電圧演算器５７は、第１の実施形態の電力変換装置の電圧検出部５１に代わる機能ブロックである。

ここで、電圧検出部５６が検出した線間電圧Ｖｒｓと直流電源１の相当の電圧Ｅ１との関係は、下記の式（９）で表される。

本実施形態に係る電力変換装置は、交流電源１６から電源電圧の供給が可能であり、第１の実施形態で説明した制御の手法を用いることができるため、第１の実施形態と同様にコンデンサ電圧Ｖｃのコンデンサ電圧指令Ｖｃ^*への追従性をより高めることが可能である。

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロック、各ステップなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックまたは複数のステップなどを１つに組み合わせたり、或いは分割したりすることが可能である。

１直流電源
２Ｚソース昇圧回路
３ダイオード
４，５リアクトル
６，７コンデンサ
８インバータ回路
９，１０，１１，１２，１３，１４スイッチング素子
１５電動機
１６交流電源
１７整流回路
２０制御部
２１積分器
２２電流指令演算器
２３キャリア生成器
２４基本ゲート演算器
２５短絡指令演算器
２６短絡ゲート演算器
２７短絡ゲート論理和
２８最終出力ゲート論理和
３０Ｚソースベクトル制御演算器
３１三相−ｄｑ軸座標変換器
３２電流制御演算器
３３Ｚソース出力電圧演算器
３４ｄｑ軸−三相座標変換器
５１電圧検出部
５２電圧検出部
５３電流検出部
５４電流検出部
５５回転検出部
５６電圧検出部
５７直流電源相当電圧演算器

Claims

電源電圧または前記電源電圧を昇圧した電圧を出力電圧とするインピーダンスソース昇圧回路と、
前記出力電圧の高電位側および低電位側を短絡可能なスイッチング素子を有するインバータ回路と、
前記スイッチング素子を制御することによって、前記インピーダンスソース昇圧回路が有するコンデンサを充放電させて、前記出力電圧を制御可能な制御部と、を備え、
前記制御部は、前記出力電圧を所望の値とするための指令である出力電圧指令を、前記コンデンサの電圧を指定する昇圧率と前記スイッチング素子の制御信号の変調に用いられる変調率との積として演算し、
前記昇圧率は、前記出力電圧指令が前記電源電圧未満である場合において、可変に設定される、電力変換装置。
前記昇圧率は、前記出力電圧指令が、０以上かつ前記電源電圧未満の第１の閾値より大きく、かつ前記第１の閾値よりも大きい第２の閾値以下である場合に、可変に設定される、請求項１に記載の電力変換装置。
直流電源を更に備え、
前記インピーダンスソース昇圧回路は、前記直流電源からダイオードを介して前記電源電圧を取得する、請求項１または２に記載の電力変換装置。
交流電源を更に備え、
前記インピーダンスソース昇圧回路は、前記交流電源から整流回路を介して前記電源電圧を取得する、請求項１または２に記載の電力変換装置。