JP7365771B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7365771B2
JP7365771B2 JP2019015419A JP2019015419A JP7365771B2 JP 7365771 B2 JP7365771 B2 JP 7365771B2 JP 2019015419 A JP2019015419 A JP 2019015419A JP 2019015419 A JP2019015419 A JP 2019015419A JP 7365771 B2 JP7365771 B2 JP 7365771B2
Authority
JP
Japan
Prior art keywords
hall element
vertical hall
straight line
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019015419A
Other languages
English (en)
Other versions
JP2020123687A (ja
Inventor
孝明 飛岡
友生 挽地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019015419A priority Critical patent/JP7365771B2/ja
Priority to TW108147952A priority patent/TWI830846B/zh
Priority to KR1020200006420A priority patent/KR20200095373A/ko
Priority to EP20152681.1A priority patent/EP3690467A1/en
Priority to US16/750,242 priority patent/US11536783B2/en
Priority to CN202010078531.8A priority patent/CN111509119A/zh
Publication of JP2020123687A publication Critical patent/JP2020123687A/ja
Application granted granted Critical
Publication of JP7365771B2 publication Critical patent/JP7365771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • G01R33/077Vertical Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/007Environmental aspects, e.g. temperature variations, radiation, stray fields
    • G01R33/0082Compensation, e.g. compensating for temperature changes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • G01R33/072Constructional adaptation of the sensor to specific applications
    • G01R33/075Hall devices configured for spinning current measurements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0005Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、半導体装置に関し、特に、縦型ホール素子及び発熱源を備えた半導体装置に関する。
ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。中でも半導体基板表面に対して垂直な磁界成分を検出する横型ホール素子を用いた磁気センサが一般的に良く知られているが、基板の表面に対して平行な磁界成分を検出する縦型ホール素子を用いた磁気センサも各種提案されている。さらに、横型ホール素子と縦型ホール素子を組み合わせて、2次元、3次元的に磁界を検出する磁気センサも提案されている。
縦型ホール素子では、幾何学的な対称性の高い構造をとることが難しいため、磁界が印加されていないときでも、いわゆるオフセット電圧が横型ホール素子以上に発生しやすい。そのため、磁気センサとして用いる場合には、かかるオフセット電圧を除去する必要があり、その方法として、スピニングカレント法が知られている。
スピニングカレント法を用いてオフセット電圧を除去する方法として、半導体基板の表面に直線上に間隔を置いて配置された5つの電極を有する縦型ホール素子において、半導体基板に平行な方向に磁場を印加した状態で、駆動電流を流す方向を4つの方向に切り替える方法が知られている(例えば、特許文献1の図1参照)。かかる方法では、まず、中央の電極を挟んでその両側に位置する2つの電極の一方から他方へ(第1の方向と呼ぶ)駆動電流を流したときに中央の電極と両端の電極との間に生じる電位差を第1の出力信号とし、第1の方向と逆方向(第2の方向と呼ぶ)に駆動電流を流したときに中央の電極と両端の電極との間に生じる電位差を第2の出力信号とし、さらに、中央の電極から両端の電極へ(第3の方向と呼ぶ)駆動電流を流したときに中央の電極を挟んでその両側に位置する2つの電極間に生じる電位差を第3の出力信号とし、第3の方向と逆方向(第4の方向と呼ぶ)に駆動電流を流したときに中央の電極を挟んでその両側に位置する2つの電極間に生じる電位差を第4の出力信号として、これら第1~第4の出力信号を加減算することにより、オフセット電圧を除去する。
欧州特許第1438755号明細書
特許文献1に示されているような従来の縦型ホール素子において、縦型ホール素子内の温度が一様ではなく、縦型ホール素子内に温度分布が生じている場合、縦型ホール素子内には、熱電流により、高温部から低温部に向かって定常的に電流が流れる。このような状態は、例えば、縦型ホール素子の近辺に縦型ホール素子を駆動する回路が設けられており、当該縦型ホール素子を駆動する回路が発熱源となる素子を含んでいる場合に生じる。
上記の状態で、スピニングカレント法によるオフセット電圧の除去を行おうとすると、上述の熱電流の影響により、第1~第4の方向における電流の流れ方がそれぞれ異なることになるため、オフセット電圧の除去精度をあまり高くすることができない。
したがって、本発明は、スピニングカレント法によるオフセット電圧の除去を高精度に行うことが可能な縦型ホール素子及び発熱源を有する回路を備えた半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基板の第1の領域に設けられ、第1の直線上に順に並んで配置された第1乃至第3の電極を有する縦型ホール素子と、前記半導体基板の前記第1の領域とは異なる第2の領域に設けられた発熱源を有する回路とを備え、前記縦型ホール素子の動作時に前記発熱源を有する回路において最も高温となる領域の中心点が、前記第1の電極と前記第3の電極との間に流れるホール素子駆動電流の経路となる電流経路に直交し且つ前記縦型ホール素子の中心を通る第2の直線上に位置し、前記第1の縦型ホール素子は、前記第1乃至第3の電極を挟むように前記第1の直線上に前記第1乃至第3の電極と並んで設けられた第7及び第8の電極をさらに有していることを特徴とする。

本発明によれば、発熱源から発生する熱は、上記縦型ホール素子の中心を通る第2の直線と縦型ホール素子の発熱源側の端部とが交差する部分から、縦型ホール素子内へ、第2の直線を中心に左右対称に伝わっていくことになる。したがって、発熱源から発生する熱の影響により縦型ホール素子内に温度分布が生じても、スピニングカレント法において電流経路に流す電流の方向を切り替えた際に、その電流の流れ方が略同等になるため、オフセット電圧を高精度に除去することが可能となる。
本発明の第1の実施形態の半導体装置の平面図である。 図1のA1-A1線に沿った断面図である。 本発明の第2の実施形態の半導体装置の平面図である。 本発明の第3の実施形態の半導体装置の平面図である。 本発明の第4の実施形態の半導体装置の平面図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態の縦型ホール素子及び発熱源を備えた半導体装置10の平面図である。また、図2は、図1のA1-A1線に沿った断面図である。
図1に示すように、本実施形態の半導体装置10は、半導体基板101(図2参照)の領域R1に設けられた縦型ホール素子110と、領域R1とは異なる領域R2に設けられた発熱源を有する回路210とを備えている。
図2に示すように、縦型ホール素子110は、P型(第1導電型)の半導体基板101上に設けられた磁気感受部となるN型(第2導電型)の半導体層102と、半導体層102の表面に形成されたN型の不純物領域からなる駆動電流供給用及びホール電圧出力用の電極となる電極111~115とを有している。電極111~115は、図1に示すように、直線A1-A1上に順に並んで配置されている。
縦型ホール素子110の周囲には、図2に示すように、縦型ホール素子110を取り囲むようにP型の素子分離拡散層103が設けられている。縦型ホール素子110と発熱源を有する回路210とは、素子分離拡散層103によって電気的に分離されている。
発熱源を有する回路210は、縦型ホール素子110を駆動する回路や、縦型ホール素子110からの出力信号を処理するための回路等であり、これらの回路は、トランジスタ等の発熱源となる素子を有することが多い。例えば、縦型ホール素子110を駆動するための電源電圧として、外部電源電圧でなく、ボルテージレギュレータにより外部電源電圧を降圧して生成した内部電源電圧を使用する場合におけるボルテージレギュレータの出力トランジスタや、大電流が流れる抵抗素子などが発熱源となりうる。
次に、縦型ホール素子110と発熱源を有する回路210との位置関係について説明する。
図1に示す縦型ホール素子110において、スピニングカレント法を用いてオフセット電圧を除去する場合、4つの方向、すなわち、電極112から電極114(第1の方向)、電極114から電極112(第2の方向)、電極113から電極111及び電極115(第3の方向)、電極111及び電極115から電極113(第4の方向)に駆動電流を流すことになる。図1には、電極112と電極114との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP1、電極113と電極111との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP2、電極113と電極115との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP3として示している。すなわち、電流経路CP1が第1の方向及び第2の方向の駆動電流の経路に対応し、電流経路CP2及びCP3が第3の方向及び第4の方向の駆動電流の経路に対応している。
本実施形態では、縦型ホール素子110の動作時(スピニングカレント法の実行時)に、発熱源を有する回路210において最も高温となる領域210hrの中心点210hが、電流経路CP1に直交し且つ縦型ホール素子110の中心を通る直線A2-A2上に位置するように、縦型ホール素子110と回路210とが配置されている。
このように配置することにより、回路210内の発熱源から発生する熱は、直線A2-A2と縦型ホール素子110の回路210側の端部とが交差する部分IS1から、縦型ホール素子110内へ、直線A2-A2を中心に左右対称に伝わっていくことになる。したがって、回路210内の発熱源から発生する熱の影響により縦型ホール素子110内に温度分布が生じても、スピニングカレント法において電流経路CP1に流す電流の方向を第1の方向と第2の方向に切り替えた際に、二つの方向の電流の流れ方が略同等になる。
また、電流経路CP2、CP3に流す電流の方向を第3の方向と第4の方向に切り替えた際も、電流経路CP2と電流経路CP3とが直線A2-A2を中止に左右対称となっており、縦型ホール素子110内に生じる温度分布が直線A2-A2を中心に左右対称となることから、電流経路CP2と電流経路CP3とにおける温度分布も左右対称に略同等になる。よって、第3の方向と第4の方向の電流の流れ方が略同等になる。
したがって、本実施形態によれば、回路210内の発熱源から発生する熱が縦型ホール素子110に達し、縦型ホール素子110内に温度分布が生じた場合においても、スピニングカレント法により、高精度にオフセット電圧を除去することができる。
なお、縦型ホール素子110の電極111~115は、大きさ及び形状が互いに略同一であり、略等間隔で配置されていることが好ましい。これにより、縦型ホール素子110は、その中心線である直線A2-A2に対して線対称となり、電流経路CP1、CP2、CP3に流れる電流の流れ方は、どの経路のどの方向においてもいずれも略同等となる。かかる構成によれば、スピニングカレント法により、オフセット電圧をより高精度に除去することが可能となる。
[第2の実施形態]
第1の実施形態では、発熱源を有する回路が1つである場合について説明したが、縦型ホール素子の周辺に設けられる回路のうち発熱源を有する回路は1つとは限らない。そこで、第2の実施形態として、縦型ホール素子の周辺に発熱源を有する回路が複数存在する場合について説明する。図3は、本発明の第2の実施形態の縦型ホール素子及び発熱源を備えた半導体装置20の平面図である。
図3に示すように、本実施形態の半導体装置20は、第1の実施形態の半導体装置10に加えて、領域R1及びR2とは異なる領域R3に設けられた発熱源を有する回路220をさらに備えている。ここで、図1に示す第1の実施形態の半導体装置10と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
本実施形態の半導体装置20では、縦型ホール素子110の動作時(スピニングカレント法の実行時)に、発熱源を有する回路220において最も高温となる領域220hrの中心点220hが、直線A2-A2上に位置するように、回路220が配置されている。
このように配置することにより、回路220内の発熱源から発生する熱は、直線A2-A2と縦型ホール素子110の回路220側の端部とが交差する部分IS2から、縦型ホール素子110内へ、直線A2-A2を中心に左右対称に伝わっていくことになる。したがって、回路210内の発熱源から発生する熱と同様、回路220内の発熱源から発生する熱の影響により縦型ホール素子110内に温度分布が生じても、スピニングカレント法において電流経路CP1に流す電流の方向を第1の方向と第2の方向に切り替えた際に、二つの方向の電流の流れ方が略同等になる。また、電流経路CP2と電流経路CP3とにおける温度分布も左右対称に略同等になる。よって、第3の方向と第4の方向の電流の流れ方が略同等になる。
したがって、本実施形態によれば、回路210内の発熱源から発生する熱、及び回路220内の発熱源から発生する熱が縦型ホール素子110に達し、縦型ホール素子110内に温度分布が生じた場合においても、スピニングカレント法により、高精度にオフセット電圧を除去することができる。
このように、発熱源を有する回路が複数存在する場合においても、スピニングカレント法により、高精度なオフセット除去が可能となる。
第1及び第2の実施形態では、縦型ホール素子が1つである場合について説明したが、以下、第3及び第4の実施形態として、縦型ホール素子が同一半導体基板上に複数配置される場合について説明する。
[第3の実施形態]
第3の実施形態として、2つの縦型ホール素子が同一半導体基板上に平行に配置される場合について説明する。図4は、本発明の第3の実施形態の縦型ホール素子及び発熱源を備えた半導体装置30の平面図である。
図4に示すように、本実施形態の半導体装置30は、第1の実施形態の半導体装置10に加えて、領域R1及びR2とは異なる領域R3に、縦型ホール素子110と平行に配置された縦型ホール素子120をさらに備えている。ここで、図1に示す第1の実施形態の半導体装置10と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
縦型ホール素子120は、P型の半導体基板101上に設けられた磁気感受部となるN型の半導体層102(図2参照)と、半導体層102の表面に形成されたN型の不純物領域からなる駆動電流供給用及びホール電圧出力用の電極となる電極121~125とを有している。電極121~125は、図4に示すように、直線A3-A3上に順に並んで配置されている。
縦型ホール素子120の周囲には、縦型ホール素子120を取り囲むようにP型の素子分離拡散層103(図2参照)が設けられており、発熱源を有する回路210と、縦型ホール素子110と、縦型ホール素子120とは、素子分離拡散層103によって電気的に分離されている。
次に、発熱源を有する回路210と、縦型ホール素子110と、縦型ホール素子120との位置関係について説明する。
図4に示す縦型ホール素子120において、スピニングカレント法を用いてオフセット電圧を除去する場合、4つの方向、すなわち、電極122から電極124(第1の方向)、電極124から電極122(第2の方向)、電極123から電極121及び電極125(第3の方向)、電極121及び電極125から電極123(第4の方向)に駆動電流を流すことになる。図4には、電極122と電極124との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP4、電極123と電極121との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP5、電極123と電極125との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP6として示している。すなわち、電流経路CP4が縦型ホール素子120における第1の方向及び第2の方向の駆動電流の経路に対応し、電流経路CP5及びCP6が縦型ホール素子120における第3の方向及び第4の方向の駆動電流の経路に対応している。
本実施形態では、縦型ホール素子110の動作時(スピニングカレント法の実行時)に、発熱源を有する回路210において最も高温となる領域210hrの中心点210hが、縦型ホール素子110における電流経路CP1に直交し且つ縦型ホール素子110の中心を通る直線A2-A2上に位置するように、縦型ホール素子110と回路210とが配置された図1に示す第1の実施形態の半導体装置10に対して、縦型ホール素子120における電流経路CP4に直交し且つ縦型ホール素子120の中心を通る直線が直線A2-A2と一致するように縦型ホール素子120が配置されている。
このように配置することにより、縦型ホール素子120の動作時(スピニングカレント法の実行時)に、回路210内の発熱源から発生する熱は、縦型ホール素子120において、直線A2-A2と縦型ホール素子120の回路210側の端部とが交差する部分IS2から、縦型ホール素子120内へ、直線A2-A2を中心に左右対称に伝わっていくことになる。したがって、回路210内の発熱源から発生する熱の影響により縦型ホール素子120内に温度分布が生じても、スピニングカレント法において電流経路CP4に流す電流の方向を第1の方向と第2の方向に切り替えた際に、二つの方向の電流の流れ方が略同等になる。また、電流経路CP5と電流経路CP6とにおける温度分布も左右対称に略同等になる。よって、第3の方向と第4の方向の電流の流れ方が略同等になる。
したがって、本実施形態によれば、回路210内の発熱源から発生する熱が縦型ホール素子120に達し、縦型ホール素子120内に温度分布が生じた場合においても、スピニングカレント法により、高精度にオフセット電圧を除去することができる。
このように、縦型ホール素子が同一半導体基板上に複数平行に配置された場合においても、スピニングカレント法により、高精度にオフセット除去が可能となる。
[第4の実施形態]
第4の実施形態として、2つの縦型ホール素子が同一半導体基板上に互いに垂直に配置される場合について説明する。図5は、本発明の第4の実施形態の縦型ホール素子及び発熱源を備えた半導体装置40の平面図である。
図5に示すように、本実施形態の半導体装置40は、第1の実施形態の半導体装置10に加えて、領域R1及びR2とは異なる領域R3に、縦型ホール素子110に対して垂直に配置された縦型ホール素子120をさらに備えている。ここで、図1に示す第1の実施形態の半導体装置10と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
縦型ホール素子120は、P型の半導体基板101上に設けられた磁気感受部となるN型の半導体層102(図2参照)と、半導体層102の表面に形成されたN型の不純物領域からなる駆動電流供給用及びホール電圧出力用の電極となる電極121~125とを有している。電極121~125は、図5に示すように、直線A1-A1に直交する直線A3-A3上に順に並んで配置されている。
縦型ホール素子120の周囲には、縦型ホール素子120を取り囲むようにP型の素子分離拡散層103(図2参照)が設けられており、発熱源を有する回路210と、縦型ホール素子110と、縦型ホール素子120とは、素子分離拡散層103によって電気的に分離されている。
次に、発熱源を有する回路210と、縦型ホール素子110と、縦型ホール素子120との位置関係について説明する。
図5に示す縦型ホール素子120において、スピニングカレント法を用いてオフセット電圧を除去する場合、4つの方向、すなわち、電極122から電極124(第1の方向)、電極124から電極122(第2の方向)、電極123から電極121及び電極125(第3の方向)、電極121及び電極125から電極123(第4の方向)に駆動電流を流すことになる。図5には、電極122と電極124との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP4、電極123と電極121との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP5、電極123と電極125との間に流れるホール素子駆動電流の経路となる電流経路を電流経路CP6として示している。すなわち、電流経路CP4が縦型ホール素子120における第1の方向及び第2の方向の駆動電流の経路に対応し、電流経路CP5及びCP6が縦型ホール素子120における第3の方向及び第4の方向の駆動電流の経路に対応している。
本実施形態では、縦型ホール素子110の動作時(スピニングカレント法の実行時)に、発熱源を有する回路210において最も高温となる領域210hrの中心点210hが、縦型ホール素子110における電流経路CP1に直交し且つ縦型ホール素子110の中心を通る直線A2-A2上に位置するように、縦型ホール素子110と回路210とが配置された図1に示す第1の実施形態の半導体装置10に対して、領域210hrの中心点210hが縦型ホール素子120における電流経路CP4に直交し且つ縦型ホール素子120の中心を通る直線A4-A4上に位置するように縦型ホール素子120が配置されている。
このように配置することにより、縦型ホール素子120の動作時(スピニングカレント法の実行時)に、回路210内の発熱源から発生する熱は、縦型ホール素子120において、直線A4-A4と縦型ホール素子120の回路210側の端部とが交差する部分IS2から、縦型ホール素子120内へ、直線A4-A4を中心に左右対称に伝わっていくことになる。したがって、回路210内の発熱源から発生する熱の影響により縦型ホール素子120内に温度分布が生じても、スピニングカレント法において電流経路CP4に流す電流の方向を第1の方向と第2の方向に切り替えた際に、二つの方向の電流の流れ方が略同等になる。また、電流経路CP5と電流経路CP6とにおける温度分布も左右対称に略同等になる。よって、第3の方向と第4の方向の電流の流れ方が略同等になる。
したがって、本実施形態によれば、回路210内の発熱源から発生する熱が縦型ホール素子120に達し、縦型ホール素子120内に温度分布が生じた場合においても、スピニングカレント法により、高精度にオフセット電圧を除去することができる。
このように、2つの縦型ホール素子が同一半導体基板上に互いに垂直に配置された場合においても、それぞれの縦型ホール素子に対し、スピニングカレント法により、高精度にオフセット除去が可能となる。
以上述べたように、本発明の実施形態によれば、縦型ホール素子の周辺に発熱源を有する回路を配置しても、縦型ホール素子に対してスピニングカレント法を実行した際の発熱源から発生する熱による影響を実質的になくすことができる。したがって、発熱源を有する回路を縦型ホール素子から遠ざけて配置するといったことをする必要がなくなるため、回路規模を小さくすることも可能となる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、縦型ホール素子の電極の数が5つである場合を例として説明したが、駆動電流供給用に2つ、ホール電圧出力用に1つの合計3つ以上の電極があればよい。
また、上記実施形態においては、第1導電型をP型、第2導電型をN型として説明したが、導電型を入れ替えて、第1導電型をN型、第2導電型をP型としても構わない。
上記実施形態においては、縦型ホール素子110が領域R1に設けられていると説明しているが、縦型ホール素子110の大きさと領域R1の大きさとは、必ずしも一致している必要はない。すなわち、縦型ホール素子110を取り囲む素子分離拡散層103が縦型ホール素子110よりも広い範囲を取り囲むように(領域R1が縦型ホール素子110よりも大きく)形成されている場合には、縦型ホール素子110は、領域R1の範囲内であればどこに形成されても構わない。
第3及び第4の実施形態における縦型ホール素子120の電極121~125は、大きさ及び形状が互いに略同一であり、略等間隔で配置されていることが好ましい。これにより、縦型ホール素子120は、その中心線である直線A3-A3に対して線対称となり、電流経路CP4、CP5、CP6に流れる電流の流れ方は、どの経路のどの方向においてもいずれも略同等となる。かかる構成によれば、スピニングカレント法により、オフセット電圧をより高精度に除去することが可能となる。
10、20、30、40 半導体装置
101 半導体基板
102 半導体層
103 素子分離拡散層
110、120 縦型ホール素子
111、112、113、114、115、121、122、123、124、125 電極
210、220 発熱源を有する回路
210hr、220hr 最も高温となる領域
210h、220h 最も高温となる領域の中心点
A1-A1、A2-A2、A3-A3、A4-A4 直線
CP1、CP2、CP3、CP4、CP5、CP6 電流経路
R1、R2、R3 領域

Claims (9)

  1. 半導体基板の第1の領域に設けられ、第1の直線上に順に並んで配置された第1乃至第3の電極を有する第1の縦型ホール素子と、
    前記半導体基板の前記第1の領域とは異なる第2の領域に設けられた発熱源を有する第1の回路とを備え、
    前記第1の縦型ホール素子の動作時に前記第1の回路において最も高温となる領域の中心点が、前記第1の電極と前記第3の電極との間に流れるホール素子駆動電流の経路となる第1の電流経路に直交し且つ前記第1の縦型ホール素子の中心を通る第2の直線上に位置し、
    前記第1の縦型ホール素子は、前記第1乃至第3の電極を挟むように前記第1の直線上に前記第1乃至第3の電極と並んで設けられた第7及び第8の電極をさらに有していることを特徴とする半導体装置。
  2. 前記半導体基板の前記第1及び第2の領域とは異なる第3の領域に設けられた発熱源を有する第2の回路をさらに備え、
    前記第1の縦型ホール素子の動作時に前記第2の回路において最も高温となる領域の中心点が、前記第2の直線上に位置していることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体基板の前記第1及び第2の領域とは異なる第3の領域に設けられ、第3の直線上に順に並んで配置された第4乃至第6の電極を有する第2の縦型ホール素子をさらに備え、
    前記第4の電極と前記第6の電極との間に流れるホール素子駆動電流の経路となる第2の電流経路に直交し且つ前記第2の縦型ホール素子の中心を通る直線が前記第2の直線と一致していることを特徴とする請求項1に記載の半導体装置。
  4. 前記半導体基板の前記第1及び第2の領域とは異なる第3の領域に、前記第1の直線に直交する第3の直線上に順に並んで配置された第4乃至第6の電極を有する第2の縦型ホール素子をさらに備え、
    前記第1の縦型ホール素子の動作時に前記第1の回路において最も高温となる領域の中心点が、前記第4の電極と前記第6の電極との間に流れるホール素子駆動電流の経路となる第2の電流経路に直交し且つ前記第2の縦型ホール素子の中心を通る第4の直線上に位置していることを特徴とする請求項1に記載の半導体装置。
  5. 前記第1の縦型ホール素子は、前記第2の直線に対して線対称の構造を有していることを特徴とする請求項1乃至いずれか一項に記載の半導体装置。
  6. 半導体基板の第1の領域に設けられ、第1の直線上に順に並んで配置された第1乃至第3の電極を有する第1の縦型ホール素子と、
    前記半導体基板の前記第1の領域とは異なる第2の領域に設けられた発熱源を有する第1の回路とを備え、
    前記第1の縦型ホール素子の動作時に前記第1の回路において最も高温となる領域の中心点が、前記第1の電極と前記第3の電極との間に流れるホール素子駆動電流の経路となる第1の電流経路に直交し且つ前記第1の縦型ホール素子の中心を通る第2の直線上に位置し、
    前記半導体基板の前記第1及び第2の領域とは異なる第3の領域に設けられ、第3の直線上に順に並んで配置された第4乃至第6の電極を有する第2の縦型ホール素子をさらに備え、
    前記第4の電極と前記第6の電極との間に流れるホール素子駆動電流の経路となる第2の電流経路に直交し且つ前記第2の縦型ホール素子の中心を通る直線が前記第2の直線と一致し、
    前記第2の縦型ホール素子は、前記第4乃至第6の電極を挟むように前記第3の直線上に前記第4乃至第6の電極と並んで設けられた第9及び第10の電極をさらに有していることを特徴とする半導体装置。
  7. 前記第2の縦型ホール素子は、前記第2の直線に対して線対称の構造を有していることを特徴とする請求項3又はに記載の半導体装置。
  8. 前記第2の縦型ホール素子は、前記第4乃至第6の電極を挟むように前記第3の直線上に前記第4乃至第6の電極と並んで設けられた第9及び第10の電極をさらに有していることを特徴とする請求項4に記載の半導体装置。
  9. 前記第2の縦型ホール素子は、前記第4の直線に対して線対称の構造を有していることを特徴とする請求項4又は8に記載の半導体装置。


JP2019015419A 2019-01-31 2019-01-31 半導体装置 Active JP7365771B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019015419A JP7365771B2 (ja) 2019-01-31 2019-01-31 半導体装置
TW108147952A TWI830846B (zh) 2019-01-31 2019-12-26 半導體裝置
KR1020200006420A KR20200095373A (ko) 2019-01-31 2020-01-17 반도체 장치
EP20152681.1A EP3690467A1 (en) 2019-01-31 2020-01-20 Semiconductor device
US16/750,242 US11536783B2 (en) 2019-01-31 2020-01-23 Semiconductor device
CN202010078531.8A CN111509119A (zh) 2019-01-31 2020-02-03 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019015419A JP7365771B2 (ja) 2019-01-31 2019-01-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2020123687A JP2020123687A (ja) 2020-08-13
JP7365771B2 true JP7365771B2 (ja) 2023-10-20

Family

ID=69185405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019015419A Active JP7365771B2 (ja) 2019-01-31 2019-01-31 半導体装置

Country Status (6)

Country Link
US (1) US11536783B2 (ja)
EP (1) EP3690467A1 (ja)
JP (1) JP7365771B2 (ja)
KR (1) KR20200095373A (ja)
CN (1) CN111509119A (ja)
TW (1) TWI830846B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259803A (ja) 2004-03-09 2005-09-22 Denso Corp ホール素子および磁気センサおよび磁気検出方法
JP2005333103A (ja) 2004-03-30 2005-12-02 Denso Corp 縦型ホール素子およびその製造方法
JP2008008883A (ja) 2006-06-02 2008-01-17 Denso Corp 磁気センサ及びセンサ
JP2016021568A (ja) 2014-07-11 2016-02-04 ゼニス アーゲー 縦型ホール素子
JP2016070829A (ja) 2014-09-30 2016-05-09 エスアイアイ・セミコンダクタ株式会社 ホールセンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10150955C1 (de) 2001-10-16 2003-06-12 Fraunhofer Ges Forschung Vertikaler Hall-Sensor
JP2006165492A (ja) * 2004-11-12 2006-06-22 Denso Corp 縦型ホール素子およびそのオフセット電圧調整方法
US8981504B2 (en) * 2012-06-22 2015-03-17 Infineon Technologies Ag Vertical hall sensor with series-connected hall effect regions
WO2015035169A1 (en) * 2013-09-06 2015-03-12 Robert Bosch Gmbh Low offset and high sensitivity vertical hall effect sensor
GB201319627D0 (en) * 2013-11-06 2013-12-18 Melexis Technologies Nv Hall sensor readout system with offset determination using the hall element itself
DE202014004425U1 (de) * 2014-04-28 2014-09-12 Infineon Technologies Ag Halleffekt-Sensoranordnung
KR102543241B1 (ko) * 2015-01-14 2023-06-13 알레그로 마이크로시스템스, 엘엘씨 통합 자기장 센서 및 부하에 전원을 인가하고 차단하는 방법
CN108475668B (zh) * 2015-10-29 2019-09-27 Abb瑞士股份有限公司 半导体模块
JP6814035B2 (ja) * 2016-12-05 2021-01-13 エイブリック株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259803A (ja) 2004-03-09 2005-09-22 Denso Corp ホール素子および磁気センサおよび磁気検出方法
JP2005333103A (ja) 2004-03-30 2005-12-02 Denso Corp 縦型ホール素子およびその製造方法
JP2008008883A (ja) 2006-06-02 2008-01-17 Denso Corp 磁気センサ及びセンサ
JP2016021568A (ja) 2014-07-11 2016-02-04 ゼニス アーゲー 縦型ホール素子
JP2016070829A (ja) 2014-09-30 2016-05-09 エスアイアイ・セミコンダクタ株式会社 ホールセンサ

Also Published As

Publication number Publication date
US20200249284A1 (en) 2020-08-06
US11536783B2 (en) 2022-12-27
JP2020123687A (ja) 2020-08-13
TW202109072A (zh) 2021-03-01
TWI830846B (zh) 2024-02-01
KR20200095373A (ko) 2020-08-10
EP3690467A1 (en) 2020-08-05
CN111509119A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN105652220B (zh) 霍尔传感器及其温度分布造成的偏移的补偿方法
US9261572B2 (en) Low offset spinning current hall plate and method to operate it
JP4624787B2 (ja) ホール素子を備える磁界センサ
JP5815986B2 (ja) ホールセンサ
US20150346289A1 (en) Hall Effect Sensor Arrangement
TW201216538A (en) Hall sensor
JP2009188223A (ja) 半導体装置
US9671474B2 (en) Three 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
WO2015035169A1 (en) Low offset and high sensitivity vertical hall effect sensor
JP7365771B2 (ja) 半導体装置
KR102642649B1 (ko) 반도체 장치
US9279864B2 (en) Sensor device and sensor arrangement
KR20170061700A (ko) 홀 센서
JP2016161304A (ja) 抵抗器
JP2008028412A (ja) 縦型ホール素子およびそのオフセット電圧調整方法
CN111755598A (zh) 半导体装置
US11482665B2 (en) Semiconductor device
JP2020165942A (ja) 半導体装置
JP2006165492A (ja) 縦型ホール素子およびそのオフセット電圧調整方法
JP2012184995A (ja) 磁気検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7365771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150