JP2016070829A - ホールセンサ - Google Patents

Abstract

【課題】チップサイズの増加なく、ホール素子と半導体ホール素子を駆動する回路のうち発熱源となる素子を有するホールセンサにおいて、オフセット電圧の除去が可能なホールセンサを提供する。
【解決手段】二対の端子においては、一対の端子間に流すホール素子制御電流１と、他の一対の端子間に流すホール素子制御電流２とがベクトルとして交わっており、前記ホール素子は前記ホール素子制御電流１と前記ホール素子制御電流２とのベクトル和に沿った直線に関し線対称な形状を有し、発熱源となる素子は前記ホール素子制御電流１と前記ホール素子制御電流２とのベクトル和に沿った直線上に発熱源の中心が位置していることを特徴とするホールセンサとする。
【選択図】図１

Description

本発明は、半導体ホール素子及び半導体ホール素子を駆動する回路を備えたホールセンサに関し、特にオフセット電圧の除去が可能なホールセンサに関する。

最初にホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界を印加するとその電流と磁界の双方に対して垂直な方向に電界(ホール電圧)が生じる。このホール電圧の大きさから磁界の強度を求めるのがホール素子による磁気検出の原理である。

図６のようなホール素子を考えたとき、ホール素子磁気感受部１の幅Ｗ、長さＬ、電子移動度μ、電流を流すための電源２の印加電圧Ｖｄｄ、印加磁場をＢとしたとき、電圧計３から出力されるホール電圧ＶＨは
ＶＨ＝μＢ（Ｗ／Ｌ）Ｖｄｄ
とあらわすことができる。印加磁場Ｂに比例する係数が磁気感度となるので、このホール素子の磁気感度Ｋｈは、
Ｋｈ＝μ（Ｗ／Ｌ）Ｖｄｄ
と表される。

一方、実際のホール素子では磁界が印加されていないときでも、出力電圧が生じている。この磁場０のときに出力される電圧をオフセット電圧という。オフセット電圧が生じる原因は、外部から素子に加わる機械的な応力や製造過程でのアライメントずれなどの素子内部の電位分布の不均衡によるものであると考えられている。

オフセット電圧の補償は、一般的に以下の方法で行っている。
図７はスピニングカレントによるオフセットキャンセル回路の原理を示す回路図である。ホール素子１０は対称的な形状で、１対の入力端子に制御電流を流し、他の１対の出力端子から出力電圧を得るために、４端子Ｔ１、Ｔ２、Ｔ３、Ｔ４を有している。ホール素子の一方の一対の端子Ｔ１、Ｔ２が制御電流入力端子となる場合、他方の一対の端子Ｔ３、Ｔ４がホール電圧出力端子となる。このとき、入力端子に電圧Ｖｉｎを印加すると、出力端子には出力電圧Ｖｈ＋Ｖｏｓが発生する。ここでＶｈはホール素子が発生する磁場に比例したホール電圧、Ｖｏｓはオフセット電圧を示している。次に、Ｔ３、Ｔ４を制御電流出力端子、Ｔ１、Ｔ２をホール電圧出力端子として、Ｔ３、Ｔ４間に入力電圧Ｖｉｎを印加すると、出力端子には電圧−Ｖｈ＋Ｖｏｓが発生する。Ｓ１〜Ｓ４はセンサー端子切替手段であり、切替信号発生器１１によりＮ１あるいはＮ２の端子が選択される。

以上の２方向に電流を流したときの出力電圧を減算することによりオフセット電圧Ｖｏｓはキャンセルされ、磁場に比例した出力電圧２Ｖｈを得ることができる（例えば、特許文献１参照）。

しかし、このオフセットキャンセル回路ではオフセット電圧を完全にキャンセルすることができない場合のあることを以下で説明する。
ホール素子は、図８に示す等価回路で表される。即ち、ホール素子は、４つの端子を、４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４で接続したブリッジ回路として表わすことが可能である。前記のとおり２方向に電流を流したときの出力電圧を減算することによりオフセット電圧をキャンセルすることをこのモデルにより説明する。

ホール素子の一方の一対の端子Ｔ１、Ｔ２に電圧Ｖｉｎを印加すると、他方の一対の端子Ｔ３、Ｔ４間には、ホール電圧
Vouta = (R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin
が出力される。一方、端子Ｔ３、Ｔ４に電圧Ｖｉｎを印加すると、Ｔ１、Ｔ２にはホール電圧
Voutb = (R1*R3-R2*R4)/(R3+R4)/(R1＋R2)*Vin
が出力される。

そこで２方向の出力電圧の差をとると、
Vouta-Voutb = (R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin
となる。したがって、オフセット電圧は各々の等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が異なる場合でもＲ１＝Ｒ３あるいはＲ２＝Ｒ４であればオフセットをキャンセルすることができる。この場合、電圧を印加する端子を変えても各抵抗値は変化しないことを前提としている。しかし、この前提を満たさない場合、例えば一方向においてＲ１＝Ｒ３とした場合でも、他方向においてこの関係を満たすことができなくなった場合、前記の差分をゼロとすることができないため、オフセットをキャンセルすることができなくなる。電圧の印加方向によりオフセットキャンセルができなくなる原因のひとつについて、さらに具体的に説明する。

ホール素子の構造は一般的にホール素子磁気感受部となるＮ型の不純物領域の周辺部は分離のためＰ型の不純物領域に囲まれている。ホール電流印加端子に電圧を印加すると、ホール素子磁気感受部とその周辺部の境界では空乏層が広がる。空乏層中にはホール電流は流れないため、空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。また、空乏層幅は印加電圧に依存する。そのため、図８で示す等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電圧印加方向により値が変化するためオフセットキャンセル回路で磁気オフセットキャンセルができない場合が生ずる。

素子周辺及び素子上部に空乏層制御電極を配置し、空乏層がホール素子内へ延びることを各々の電極に印加する電圧を調節することにより空乏層を抑制する方法が採られる場合もある（例えば、特許文献２参照）。

特開平０６−１８６１０３号公報 特開平０８−３３０６４６号公報

ホール素子１０内の、温度が一様ではなく、分布を持つ場合、ホール素子１０内の抵抗も温度が一様でないので、抵抗値も一様ではなくなり、抵抗値が低い場所と抵抗値の高い場所が存在することとなる。ここでスピニングカレントによるオフセットキャンセルを行おうとすると、前記抵抗Ｒ1、Ｒ２、Ｒ３、Ｒ４は温度により抵抗値が変化しており、オフセットキャンセルができなくなっている。

このため、ホール素子とホール素子を駆動する回路のうち発熱源となる素子を有するホールセンサでは、発熱の影響によりホール素子１０内に温度分布が生じ、特許文献１のスピニングカレント法によるオフセット電圧除去ができない。

また、特許文献２の方法により、抵抗値を調整することが可能であるが、複数の空乏層制御電極を用い、複雑な制御回路も必要とするため、チップサイズが大きくなり、コストアップにつながる等といった難点がある。

そこで、ホール素子を駆動する回路のうち発熱源となる素子を有するホールセンサにおいて、複雑な補正回路や距離を離すなどチップ面積の増大をさせずに、発熱の影響によりホール素子１２０内に温度分布が生じても、スピニングカレントによるオフセットキャンセルが可能なホールセンサを提供することを課題とする。

上記の課題を解決するため、本発明は以下のような構成とした。
半導体基板上に設けられたホール素子と、
前記ホール素子の周囲に設けられた発熱源となる素子と、
前記ホール素子に配置された、制御電流入力端子及びホール電圧出力端子を兼ねる二対の端子と、を有し、
前記二対の端子においては、一対の端子間に流すホール素子制御電流１と、他の一対の端子間に流すホール素子制御電流２とがベクトルとして交わっており、
前記ホール素子は前記ホール素子制御電流１と前記ホール素子制御電流２とのベクトル和に沿った直線に関し線対称な形状を有し、
前記発熱源となる素子は前記ホール素子制御電流１と前記ホール素子制御電流２とのベクトル和に沿った直線上に発熱源の中心が位置していることを特徴とするホールセンサである。

上記手段を用いることにより、ホール素子を駆動する回路のうち発熱源となる素子を有するホールセンサにおいて、発熱の影響によりホール素子内に温度分布が生じても、スピニングカレントによるオフセット電圧を除去することができる。

また、複雑な回路を用いたり、前記発熱源とホール素子間距離を離したりしないため、オフセット電圧除去が可能でかつ、チップサイズを小さく、コストを抑制することができる。

本発明の第１の実施形態に係るホールセンサの平面図である。 本発明の第２の実施形態に係るホールセンサの平面図である。 本発明の第３の実施形態に係るホールセンサの平面図である。 本発明の第４の実施形態に係るホールセンサの平面図である。 ホール素子と発熱源の位置関係について、スピニングカレントによるオフセット電圧と温度分布の関係を示したグラフである。 理想的なホール効果の原理について説明するための図である。 スピニングカレントによるオフセット電圧の除去方法を説明するための図である。 ホール素子のオフセット電圧を説明するための等価回路の図である。

以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。

図１は本発明に係る第１の実施形態を表すホールセンサの平面図である。ホールセンサは磁気を感じるホール素子とホール素子を駆動あるいは制御する回路からなっている。
まず、ホール素子の形状について説明する。図１に示すようにホール素子１２０は半導体基板上に正方形のＮ型不純物領域１２１からなる磁気感受部と正方形の磁気感受部の各頂点に配置された同一形状のＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子１１Ａ，１１Ｂ，１１Ｃ，１１Ｄを有する。上記形態のホール素子１２０にすることにより、対称性をもつ、ホール素子となる。

次に、ホール素子と発熱源の位置関係について説明する。ホール素子１２０を形成した基板上には、ホール素子１２０を駆動する回路を有する。この回路の中には発熱源１３０となる素子を有することが多い。例えば、半導体ホールセンサの内部回路が、電源電圧でなく、ボルテージレギュレータが電源電圧を降圧して生成した内部電源電圧を使用する場合のボルテージレギュレータや大電流が流れる抵抗素子などが発熱源となりうる。そこで、図１のようにホール素子１２０にスピニングカレント法による２方向のホール素子制御電流ＪＳ1及びＪＳ２のベクトル和ＶＣ１に沿った直線上に発熱源１３０の中心を合わせるのである。これにより発熱原１３０からの熱によるホール素子のオフセットへの影響を排除することが可能となる。

ここで、発熱源の中心とは発熱源を上から見て温度勾配をあらわす等温線を描いたときに等温線の頂上にあたる温度の最も高い点あるいは領域を意味するとする。
ホール素子はスピニングカレント法による２方向のホール素子制御電流ＪＳ1及びＪＳ２のベクトル和に沿った直線に関し線対称となる形状を有することが好ましい。

以下、上記形態によりホール素子のオフセットが除去される原理を説明する。
図１のホール素子１２０のＮ型高濃度不純物領域の制御電流端子及びホール電圧出力端子１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄは、それぞれ図７のＴ１、Ｔ３、Ｔ２、Ｔ４に接続される。図８の等価回路を用いると、ここでは室温で温度勾配がない場合はＲ２＝Ｒ４が成り立っているとする。このためスピニングカレントによりオフセットをキャンセルすることが可能であることになる。次に、各抵抗の温度が異なっていたり温度勾配があったりすると、各抵抗値は異なってしまう。即ち、Ｒ２はＲ２′となり、Ｒ４はＲ４′となるとする。温度勾配があれば一般にはＲ２′≠Ｒ４′となってしまう。なお、ここで、Ｒ１≠Ｒ３であり、温度勾配が生じてもＲ１′≠Ｒ３′である。

先に用いた式を再び用いて説明すると、室温で温度勾配がない場合、一方の一対の端子Ｔ１、Ｔ２に電圧Ｖｉｎを印加すると、ホール素子制御電流ＪＳ１が流れ、他方の一対の端子Ｔ３、Ｔ４間には、ホール電圧
Vouta = (R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin
が出力される。一方、端子Ｔ３、Ｔ４に電圧Ｖｉｎを印加すると、電流ＪＳ２が流れ、Ｔ１、Ｔ２にはホール電圧
Voutb = (R1*R3-R2*R4)/(R3+R4)/(R1＋R2)*Vin
が出力される。

ここでこのままスピニングカレントによる２方向の出力電圧の差をとると、温度勾配がない状態では上記仮定によりＲ２＝Ｒ４であるので、以下の式においてオフセット電圧をゼロとすることができる。
Vouta-Voutb = (R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin
しかし、温度勾配が生ずると、抵抗値は異なってしまい、Ｒ２はＲ２′となり、Ｒ４はＲ４′となる。そのため、出力電圧の差は以下の式で表される値となり、ゼロとすることはできなくなる。
Vouta′-Voutb′ = (R1′-R3′)*(R2′-R4′)*(R2′*R4′-R1′*R3′)/(R1′+R4′)/(R2′+R3′)/
(R3′+R4′)/(R1′+R2′)*Vin
しかし、ホール素子と発熱源の位置関係を図１のようにスピニングカレント法による２方向のホール素子制御電流ＪＳ1及びＪＳ２のベクトル和ＶＣ１の延長線上に発熱源１３０の中心を合わせることにより、抵抗Ｒ２、Ｒ４は発熱の影響を受けてＲ２′、Ｒ４′となっても、２方向のホール素子制御電流ＪＳ1及びＪＳ２のベクトル和ＶＣ１に沿った直線に対し、対称に配置されているので、同じ温度勾配のもとにあることとなり、Ｒ２＝Ｒ４の関係を維持したまま、Ｒ２′＝Ｒ４′となることが可能である。
したがって、出力電圧の差をとると
Vout=Vouta′-Voutb′=0
となり、スピニングカレントによるオフセット電圧が除去可能となる。

また、図５はホール素子内の最大と最小の温度差とスピニングカレントによるオフセット除去後のオフセットの磁場換算値を示した実験図である。凡例Ａは図1に示される実施例１の配置を取った場合の測定結果、凡例Ｂはホール素子制御電流ベクトル和ＶＣ１に対して垂直方向に発熱源を配置した場合の測定結果である。図５の測定結果からもホール素子と発熱源の位置関係を図1のようにすることによりオフセットを除去することが可能であることがわかる。

第１の実施形態として図1を用いて発熱源が1つの場合を説明したが、ホール素子を制御する回路のうち発熱する素子は一つとは限らない。図２はホール素子１２０を制御する回路のうち発熱する素子（発熱源）１３０Ａ、１３０Ｂと複数存在する場合の本発明の実施形態を示したホールセンサの平面図である。

発熱源が複数存在する場合においてもスピニングカレント法による２方向のホール素子制御電流ＪＳ1及びＪＳ２のベクトル和ＶＣ１の延長線上に各々の発熱源１３０Ａ、１３０Ｂの中心を合わせることにより、オフセット除去が可能となる。

ここで、発熱源の中心とは発熱源を上から見て温度勾配をあらわす等温線を描いたときに等温線の頂上にあたる温度の最も高い点あるいは領域を意味するとする。
ホール素子はスピニングカレント法による２方向のホール素子制御電流ＪＳ1及びＪＳ２のベクトル和を通る直線に沿って線対称となる形状を有することが好ましい。

さらに、図３のように図１及び図２とは垂直の方向に発熱源を配置する必要がある場合においては、ホール素子制御電流ＪＳ１、ＪＳ２のベクトル和ＶＣ１の延長線上に発熱源１３０の中心に合わせるようにホール素子制御電流ＪＳ１、ＪＳ２の方向を最適化することによりオフセット除去可能となる。

さらに、ホール素子１２０の形状は図１に示すような正方形に限らない。図４に示すような十字型の磁気感受部１１０とその４つの端部にＮ型高濃度不純物領域のホール電流制御電極及びホール電圧出力端子を有するホール素子１２０においても、ホール素子制御電流ＪＳ1及びＪＳ２のベクトル和ＶＣ１の延長線上に発熱源１３０の中心を合わせることにより、発熱原１３０からの熱によるホール素子のオフセットへの影響を排除することができ、オフセット除去が可能となる。

つまり、ホール素子の形状は正方形や十字型など線対称性をもつ形状であれば、ホール素子制御電流ＪＳ1及びＪＳ２のベクトル和ＶＣ１の延長線上に発熱源１３０の中心を合わせることにより、スピニングカレントによりオフセット除去が可能となる。

ここで、発熱源の中心とは発熱源を上から見て温度勾配をあらわす等温線を描いたときに等温線の頂上にあたる温度の最も高い点あるいは領域を意味するとする。
ホール素子はスピニングカレント法による２方向の電流ＪＳ1及びＪＳ２のベクトル和を通る直線に沿って線対称となる形状を有することが好ましい。

以上述べたように、複雑な回路を用いることなく、ホール素子とホール素子を制御する回路のうち発熱する素子の距離を小さくして、ホール素子内の温度分布が大きくなってもスピニングカレントによりオフセット除去可能でかつ、チップ面積が小さくコストを抑制したホールセンサが実現できる。

１０、１２０ ホール素子
１１０ Ｎ型高濃度不純物領域
１２１ Ｎ型不純物領域
１３０、１３０Ａ、１３０Ｂ ホール素子駆動回路発熱源
１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ ホール電圧出力端子及び制御電流入力端子
２、１２ 電源
３、１３ 電圧計
１１ 切替信号発生器
Ｓ１、Ｓ２、Ｓ３、Ｓ４ センサー端子切替手段
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
ＪＳ１，ＪＳ２ ホール素子制御電流
ＶＣ１ ホール素子制御電流ベクトル和

Claims (3)

1. 半導体基板上に設けられたホール素子と、
   前記ホール素子の周囲に設けられた発熱源となる素子と、
   前記ホール素子に配置された、制御電流入力端子及びホール電圧出力端子を兼ねる二対の端子と、を有し、
   前記二対の端子においては、一対の端子間に流す第１のホール素子制御電流と、他の一対の端子間に流す第２のホール素子制御電流とがベクトルとして交わっており、
   前記ホール素子は、前記第１のホール素子制御電流と前記第２のホール素子制御電流とのベクトル和に沿った直線に関し線対称な形状を有し、
   前記発熱源となる素子は、前記第１のホール素子制御電流と前記第２のホール素子制御電流２とのベクトル和に沿った直線上に発熱源の中心が位置していることを特徴とするホールセンサ。
2. 前記ホール素子は、正方形もしくは十字型の対称性を有する磁気感受部と、その各頂点及び端部に同一形状のＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とする請求項１記載のホールセンサ。
3. スピニングカレントによりオフセット電圧を除去できることを特徴とする請求項１または２に記載のホールセンサ。

Images