WO2013140984A1 - ホールセンサ - Google Patents

ホールセンサ Download PDF

Info

Publication number
WO2013140984A1
WO2013140984A1 PCT/JP2013/055428 JP2013055428W WO2013140984A1 WO 2013140984 A1 WO2013140984 A1 WO 2013140984A1 JP 2013055428 W JP2013055428 W JP 2013055428W WO 2013140984 A1 WO2013140984 A1 WO 2013140984A1
Authority
WO
WIPO (PCT)
Prior art keywords
hall
region
impurity region
depletion layer
voltage
Prior art date
Application number
PCT/JP2013/055428
Other languages
English (en)
French (fr)
Inventor
孝明 飛岡
Original Assignee
セイコーインスツル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツル株式会社 filed Critical セイコーインスツル株式会社
Publication of WO2013140984A1 publication Critical patent/WO2013140984A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Definitions

  • the present invention relates to a semiconductor Hall sensor, and relates to a Hall sensor with high sensitivity and capable of removing an offset voltage.
  • an output voltage is generated even when no magnetic field is applied.
  • the voltage output when the magnetic field is 0 is referred to as an offset voltage.
  • the cause of the offset voltage is considered to be due to an imbalance in potential distribution inside the device such as mechanical stress applied to the device from the outside or misalignment during the manufacturing process.
  • the method for compensating the offset voltage is generally performed by the following method.
  • the Hall element 100 has a symmetrical shape, and has four terminals T1, T2, T3, and T4 that allow a control current to flow through a pair of input terminals and obtain an output voltage from the other pair of output terminals.
  • the other pair of terminals T3 and T4 is a Hall voltage output terminal.
  • Vh + Vos is generated at the output terminal.
  • Vh represents a Hall voltage proportional to the magnetic field of the Hall element
  • Vos represents an offset voltage.
  • the hall element is represented by an equivalent circuit shown in FIG.
  • the Hall element is represented as a bridge circuit in which four terminals are connected by four resistors R1, R2, R3, and R4. As described above, the offset voltage is canceled by subtracting the output voltage when a current is passed in two directions.
  • Vouta (R2 * R4-R1 * R3) / (R1 + R4) / (R2 + R3) * Vin Is output.
  • Voutb (R1 * R3-R2 * R4) / (R3 + R4) / (R1 + R2) * Vin Is output.
  • Vouta-Voutb (R1-R3) * (R2-R4) * (R2 * R4-R1 * R3) / (R1 + R4) / (R2 + R3) / (R3 + R4) / (R1 + R2) * Vin It becomes. Therefore, the offset voltage can be offset canceled even when the resistors R1, R2, R3, and R4 of the equivalent circuits are different. However, when the values of the resistors R1, R2, R3, and R4 change depending on the current application direction and the applied voltage, the above equation does not hold, and therefore offset cancellation cannot be performed.
  • FIG. 5 is a cross-sectional view of a general Hall element (see, for example, Patent Document 1).
  • a peripheral portion of the N-type impurity region that becomes the Hall element magnetic sensing portion is surrounded by a P-type impurity region for isolation.
  • a depletion layer spreads at the boundary between the Hall element magnetic sensing part and its peripheral part. Since no hole current flows in the depletion layer, the hole current is suppressed and the resistance increases in the region where the depletion layer extends.
  • the depletion layer width depends on the applied voltage. Therefore, since the values of the resistors R1, R2, R3, and R4 of the equivalent circuit shown in FIG. 4 change depending on the voltage application direction, the magnetic offset cannot be canceled by the offset cancel circuit.
  • the depletion layer width can be controlled by the depletion layer control electrode, and the offset voltage can be removed by using the offset cancel circuit.
  • the depletion layer control electrode since a plurality of depletion layer control electrodes are used and a complicated control circuit is required, there is a problem that the chip size increases and the cost increases.
  • an object of the present invention is to provide a Hall sensor in which the depletion layer width is difficult to change and the offset voltage can be removed without using a complicated control circuit.
  • the present invention has the following configuration.
  • the Hall sensor is characterized in that the control current flowing in the Hall element can be separated and flown from the junction between the Hall element magnetic sensing portion, which is an N-type impurity region, and the peripheral portion of the P-type substrate.
  • the Hall sensor is characterized in that the first N-type impurity region which is a depletion layer suppression region is 3 to 10 ⁇ m larger than the second N-type impurity region of the magnetic sensing portion and has a low impurity concentration.
  • the control current input terminal and the Hall voltage output terminal are arranged inside the depletion layer suppression region, and are arranged inside and separated from the boundary between the depletion layer suppression region and the P-type substrate in the periphery thereof. The hall sensor.
  • the Hall sensor is characterized in that the P-well region and the P-type diffusion region are separated from the Hall magnetic sensing part by 5 ⁇ m or more.
  • the Hall sensor is characterized in that the offset voltage can be removed by spinning current.
  • the control current flowing in the Hall element can flow separately from the junction between the Hall element magnetic sensing part which is an N-type impurity region and the peripheral part of the P-type substrate. For this reason, the depletion layer is prevented from extending into the Hall element magnetic sensing portion, and the resistance between the terminals does not change depending on the applied voltage and its direction. Therefore, the offset voltage can be removed by the spinning current.
  • the depletion layer suppression region is placed under the Hall element magnetic sensing part, the resistance voltage change due to the depletion layer can be suppressed without using a depletion layer suppression electrode or a complicated circuit, eliminating the offset voltage. It is possible to reduce the chip size and the cost.
  • FIG. 1 is a diagram showing the configuration of the Hall element of the present invention.
  • the Hall element of the present invention includes a magnetic sensing portion comprising a square second N-type impurity region 121 having a side of 50 to 150 ⁇ m, a size 3 to 10 ⁇ m larger than the magnetic sensing portion, and a depth greater than that of the second N-type.
  • Control current input terminals and holes of a depletion layer suppression region composed of a first N-type impurity region 122 having an impurity concentration lower than that of the impurity region 121, and an N-type high-concentration impurity region disposed at each vertex of the square magnetic sensing portion Voltage output terminals 11, 12, 13, and 14 are provided.
  • the first N-type impurity region 121 of the magnetic sensing portion has a concentration of 1 ⁇ 10 16 (atoms / cm 3 ) to 5 ⁇ 10 16 (atoms / cm 3 ), and the first N-type impurity region 121 is a depletion layer suppression region.
  • the concentration of the type impurity region 122 is preferably between 8 ⁇ 10 14 (atoms / cm 3 ) and 3 ⁇ 10 15 (atoms / cm 3 ). That is, the depletion layer suppression region has a lower impurity concentration than the magnetic sensing portion, and the depletion layer suppression region covers the side surface and bottom surface of the Hall magnetic sensing portion where the control current input terminal and the Hall voltage output terminal are arranged. It may be said that there is a magnetic sensing portion in the depletion layer suppression region, and a control current input terminal and a Hall voltage output terminal are disposed therein.
  • the depletion layer greatly extends to the Hall magnetic sensing portion having a relatively low impurity concentration. It is because it ends. At least 5 ⁇ m or more is required to separate the P-well region and the P-type diffusion region from the Hall magnetic sensing portion.
  • the control current flows between the control current terminals of the magnetic sensing part having a high N-type impurity concentration, so that the depletion generated at the junction between the depletion layer suppression region and the P-type substrate region in the periphery thereof.
  • the control current can be passed through the Hall magnetic sensor without being affected by the layer. Therefore, when the Hall voltage output terminals are 11, 13 and the control current input terminals are 12, 14, the resistance value between the terminals and the Hall voltage output terminals are 12, 14, and the control current input terminals are 11, 13.
  • the resistance value between the terminals is constant. Thereby, the offset voltage can be erased by the spinning current.
  • a first N-type impurity region 122 serving as a depletion layer suppressing layer is formed in the P-type substrate 100.
  • the concentration of the first N-type impurity region 122 is between 8 ⁇ 10 14 (atoms / cm 3 ) and 3 ⁇ 10 15 (atoms / cm 3 ). This can be formed by a normal ion implantation apparatus, but the same effect can be obtained with an N well.
  • the first N-type impurity region 122 is used as a depletion layer suppression region if the impurity concentration is sufficiently lower than that of the magnetic sensing portion, the sensitivity and other characteristics of the Hall element are not affected even if the manufacturing variation of the N well is large. . Therefore, it can be formed in common with an N well for providing other elements.
  • a second N-type impurity region 121 which is a Hall magnetic sensing part is formed.
  • the concentration of the first N-type impurity region 122 is between 1 ⁇ 10 16 (atoms / cm 3 ) and 5 ⁇ 10 16 (atoms / cm 3 ).
  • the impurity region of this concentration can be formed by a normal ion implantation apparatus, and variation in concentration and depth can be made smaller than that of the N well.
  • the high-concentration impurity region that becomes a control current input terminal and a Hall voltage output terminal is formed.
  • the high-concentration impurity region has a depth of 300 nm, and can be formed in common without requiring a separate process from other elements.
  • a square magnetic sensing portion, a depletion layer suppression region, and a Hall element shape having a control current input terminal and a Hall voltage output terminal at each vertex thereof are taken as an example, but the shape is not limited thereto.
  • Any symmetrical Hall element having a control current input terminal and a Hall voltage output terminal of an N-type high-concentration impurity region at each apex and capable of erasing an offset voltage due to spinning current may be used.
  • the same effect can be obtained even in shapes other than the square shape such as the shape arranged in the region.
  • the structure as shown in FIG. 1 eliminates the need for a complicated circuit or a complicated structure, and it is not necessary to add a special process.
  • the influence of the depletion layer on the control current is suppressed, and the spinning current is used.
  • An offset voltage can be erased, a chip size is small, and an inexpensive Hall sensor can be realized.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

　正方形もしくは十字型のＮ型不純物領域からなる磁気感受部と、その各頂点及び端部にＮ型高濃度不純物領域からなる制御電流入力端子及びホール電圧出力端子を、前記磁気感受部より大きく取った空乏層抑制層のＮ型不純物領域内に配置することで、チップサイズの増加がなく、作製が容易なオフセット電圧の除去が可能なホールセンサとする。

Description

ホールセンサ
　本発明は、半導体ホールセンサに関し、高感度でかつ、オフセット電圧の除去が可能なホールセンサに関する。
　ホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界を印加するとその電流と磁界の双方に対して垂直な方向に電界(ホール電圧)が生じる。
　図３のようなホール素子を考えたとき、ホール素子磁気感受部１の幅Ｗ、長さＬ、電子移動度μ、電流を流すための電源２の印加電圧Ｖｄｄ、印加磁場をＢとしたとき、電圧計３から出力されるホール電圧は
VH=μB(W/L)Vdd
とあらわされ、このホール素子の磁気感度Ｋｈは、
Kh=μ(W/L)Vdd
と表される。この関係式より高感度化するための方法の１つはＷ／Ｌ比を大きくすることであることがわかる。
　一方、実際のホール素子では磁界が印加されていないときでも、出力電圧が生じている。この磁場０のときに出力される電圧をオフセット電圧という。オフセット電圧が生じる原因は、外部から素子に加わる機械的な応力や製造過程でのアライメントずれなどの素子内部の電位分布の不均衡によるものであると考えられている。
　オフセット電圧を補償する方法は、一般的に以下の方法で行っている。
　図３に示すようなスピニングカレントによるオフセットキャンセル回路である。ホール素子１００は対称的な形状で、１対の入力端子に制御電流を流し、他の１対の出力端子から出力電圧を得る４端子Ｔ１、Ｔ２、Ｔ３、Ｔ４を有している。ホール素子の一方の一対の端子Ｔ１、Ｔ２が制御電流入力端子となる場合、他方の一対の端子Ｔ３、Ｔ４がホール電圧出力端子となる。このとき、入力端子に電圧Ｖｉｎを印加すると、出力端子には出力電圧Ｖｈ＋Ｖｏｓが発生する。ここでＶｈはホール素子の磁場に比例したホール電圧、Ｖｏｓはオフセット電圧を示している。次に、Ｔ３、Ｔ４を制御電流出力端子、Ｔ１、Ｔ２をホール電圧出力端子として、Ｔ３、Ｔ４間に入力電圧Ｖｉｎを印加すると、出力端子に電圧－Ｖｈ＋Ｖｏｓが発生する。
　以上の２方向に電流を流したときの出力電圧を減算することによりオフセット電圧Ｖｏｓはキャンセルされ、磁場に比例した出力電圧２Ｖｈを得ることができる。
　しかし、このオフセットキャンセル回路でオフセット電圧を完全にキャンセルすることができない。その理由を以下で説明する。
　ホール素子は、図４に示す等価回路で表される。ホール素子は、４つの端子を、４つの抵抗Ｒ１、Ｒ２、Ｒ　３、Ｒ４で接続したブリッジ回路として表される。前記のとおり２方向に電流を流したときの出力電圧を減算することによりオフセット電圧をキャンセルする。
　ホール素子の一方の一対の端子Ｔ１、Ｔ２に電圧Ｖｉｎを印加すると、他方の一対の端子Ｔ３、Ｔ４間には、ホール電圧
Vouta = (R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin
が出力される。一方、端子Ｔ３、Ｔ４に電圧Ｖｉｎを印加すると、Ｔ１、Ｔ２にはホール電圧
Voutb = (R1*R3-R2*R4)/(R3+R4)/(R1＋R2)*Vin
が出力される。
２方向の出力電圧の差をとると、
Vouta-Voutb = (R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin
となる。したがって、オフセット電圧は各々の等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が異なる場合でもオフセットキャンセルできる。しかし、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電流印加方向、印加電圧により値が変化する場合、前記の式が成り立たないため、オフセットキャンセルできない。
　図５は一般的なホール素子の断面図である（例えば、特許文献１参照）。ホール素子磁気感受部となるＮ型の不純物領域の周辺部は分離のためＰ型の不純物領域に囲まれている。ホール電流印加端子に電圧を印加すると、ホール素子磁気感受部とその周辺部の境界では空乏層が広がる。空乏層中にはホール電流は流れないため、空乏層が広がっている領域ではホール電流は抑制され、抵抗は増加する。また、空乏層幅は印加電圧に依存する。そのため、図４で示す等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が電圧印加方向により値が変化するためオフセットキャンセル回路で磁気オフセットキャンセルができない。
　素子周辺及び素子上部に空乏層制御電極を配置し、空乏層がホール素子内へ延びることを各々の電極に印加する電圧を調節することにより空乏層を抑制する方法が採られている場合もある（例えば、特許文献２参照）。
国際公開ＷＯ２００７／１１６８２３号公報 特開平０８－３３０６４６号公報
　特許文献１の方法では、ホール素子に電圧を印加すると、薄いＮ型不純物領域であるホール素子磁気感受部とＰ型基板である周辺部及び底面部との接合部で空乏層が広がる。空乏層がホール素子中に流れる電流を抑制し、抵抗値が変化する。印加電圧及びその方向により、空乏層幅が変化する。このため、前記のオフセットキャンセル回路によるスピニングカレントによるオフセット電圧除去ができない。
　また、特許文献２の方法では、空乏層制御電極により、空乏層幅を制御し、オフセットキャンセル回路を用いてオフセット電圧を除去可能である。しかしながら、複数の空乏層制御電極を用い、複雑な制御回路も必要とするため、チップサイズが大きくなり、コストアップにつながる等といった難点がある。
　そこで、本願発明は、空乏層幅が変化しにくく、複雑な制御回路を使わずにオフセット電圧が除去できるホールセンサを提供することを課題とする。
　上記の課題を解決するため、本発明は以下のような構成をした。
　まず、ホール素子中を流れる制御電流をＮ型不純物領域であるホール素子磁気感受部とＰ型基板のその周辺部との接合部と分離して流すことができることを特徴とするホールセンサとした。
　また、正方形もしくは十字型の第２のＮ型不純物領域の磁気感受部と空乏層抑制層の第１のＮ型不純物領域及びその各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とするホールセンサとした。
　また、空乏層抑制領域である第１のＮ型不純物領域は磁気感受部の第２のＮ型不純物領域よりも３～１０μｍ大きく、不純物濃度が低いことを特徴とするホールセンサとした。
また、制御電流入力端子及びホール電圧出力端子は、空乏層抑制領域より内側に配置され、空乏層抑制領域とその周辺部のＰ型基板との境界部より離して内側に配置したことを特徴とするホールセンサとした。
　また、Ｐウェル領域やＰ型拡散領域をホール磁気感受部から５μｍ以上離すことを特徴とするホールセンサとした。
　また、スピニングカレントによりオフセット電圧を除去できることを特徴とするホールセンサとした。
　上記手段を用いることにより、ホール素子中を流れる制御電流をＮ型不純物領域であるホール素子磁気感受部とＰ型基板のその周辺部との接合部と分離して流すことができる。そのため、ホール素子磁気感受部内へ空乏層が伸びることが抑制され、印加電圧及びその方向により各々の端子間の抵抗が変化しない。したがって、スピニングカレントによりオフセット電圧を除去することができる。
　また、ホール素子磁気感受部下に空乏層抑制領域を配置する構造のため、空乏層抑制電極や複雑な回路を用いることなく、空乏層による抵抗値変化を抑制することができるため、オフセット電圧が除去可能でかつ、チップサイズを小さく、コストを抑制することができる。
本発明のホール素子の構成を示す図である。 理想的なホール効果の原理について説明するための図である。 スピニングカレントによるオフセット電圧の除去方法を説明するための図である。 ホール素子のオフセット電圧を説明するための等価回路の図である。 一般的なホール素子の断面構造の図である。 本発明の十字型ホール素子の構成を示す図である。
　図１は本発明のホール素子の構成を示した図である。本発明のホール素子は、１辺が５０～１５０μｍの正方形の第２のＮ型不純物領域１２１からなる磁気感受部と、その磁気感受部より３～１０μｍ大きく、深さも深く、第２のＮ型不純物領域１２１よりも不純物濃度が低い第１のＮ型不純物領域１２２からなる空乏層抑制領域と、正方形の磁気感受部の各頂点に配置されたＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子１１，１２，１３，１４を有する。磁気感受部の第１のＮ型不純物領域１２１は濃度を１×１０１６（ａｔｏｍｓ／ｃｍ３）から５×１０１６（ａｔｏｍｓ／ｃｍ３）の間とし、空乏層抑制領域である第１のＮ型不純物領域１２２は濃度を８×１０１４（ａｔｏｍｓ／ｃｍ３）から３×１０１５（ａｔｏｍｓ／ｃｍ３）の間にすることが好ましい。つまり、空乏層抑制領域は磁気感受部よりも不純物濃度を低くし、制御電流入力端子及びホール電圧出力端子が配置されたホール磁気感受部の側面と底面を空乏層抑制領域が覆っている。これは、空乏層抑制領域の中に磁気感受部があり、その中に制御電流入力端子及びホール電圧出力端子が配置されていると言っても良い。
　さらにホール素子とその他の要素を分離するＰウェル領域やＰ型拡散領域をホール素子近くに配置しないほうが好ましい。Ｐ型の不純物濃度の濃い領域とＮ型不純物領域であるホール磁気感受部とが接合すると、比較的不純物濃度の低いホール磁気感受部へ空乏層が大きく伸びるため、制御電流の流れを抑制してしまうためである。少なくとも５μｍ以上はＰウェル領域やＰ型拡散領域をホール磁気感受部より離す必要がある。
　以上の関係を保つことにより制御電流はＮ型不純物濃度の高い磁気感受部の制御電流端子間を流れるため、空乏層抑制領域とその周辺部のＰ型基板領域との間の接合部で生じる空乏層に影響されず、制御電流をホール磁気感受部に流すことができる。したがって、ホール電圧出力端子を１１、１３、制御電流入力端子を１２、１４としたときの各々の端子間の抵抗値とホール電圧出力端子を１２、１４、制御電流入力端子を１１、１３としたときの各々の端子間の抵抗値は一定となる。これによりスピニングカレントによりオフセット電圧を消去できる。
　また、本発明のホール素子の製造方法も容易である。まず、Ｐ型基板１００に空乏層抑制層となる第１のＮ型不純物領域１２２を形成する。このとき、第１のＮ型不純物領域１２２の濃度は８×１０１４（ａｔｏｍｓ／ｃｍ３）から３×１０１５（ａｔｏｍｓ／ｃｍ３）の間である。これは通常のイオン注入装置により形成可能であるが、Ｎウェルでも同様の効果が得られる。第１のＮ型不純物領域１２２は磁気感受部よりも十分低い不純物濃度であれば、空乏層抑制領域として用いるため、Ｎウェルの製造ばらつきが大きくてもホール素子の感度やその他の特性に影響しない。そのため、他の要素を設けるためのＮウェルと共通して形成することができる。
　次にホール磁気感受部である第２のＮ型不純物領域１２１を形成する。このとき、第１のＮ型不純物領域１２２の濃度は１×１０１６（ａｔｏｍｓ／ｃｍ３）から５×１０１６（ａｔｏｍｓ／ｃｍ３）の間とする。この濃度の不純物領域は通常のイオン注入装置で形成可能で、Ｎウェルよりも濃度、深さのばらつきを小さくすることができる。ホール素子感受部をイオン注入で形成することにより、感度のばらつきの小さいホール素子を形成することができる。
　最後に、制御電流入力端子及びホール電圧出力端子となる高濃度不純物領域を形成する。高濃度不純物領域は深さ３００ｎｍであり、特に他の要素と別の工程を必要とせず、共通して形成可能である。
　さらに、実施例として正方形の磁気感受部、空乏層抑制領域及びその各頂点に制御電流入力端子とホール電圧出力端子を有するホール素子形状を例にとったがこの形状に限らない。第２のＮ型不純物領域１２１の磁気感受部とその磁気感受部よりも広く取った第２のＮ型不純物領域１２１よりも不純物濃度が低い第１のＮ型不純物領域１２２の空乏層抑制領域及びその各頂点にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有する、スピニングカレントによるオフセット電圧を消去できる形状の対称型ホール素子であればよい。例えば、図６に示すような４５°傾けた十字型のホール素子磁気感受部とＮ型高濃度不純物領域のホール電流制御電極及びホール電圧出力端子をホール磁気感受部より不純物濃度の低い空乏層抑制領域中に配置した形状など正方形状以外のでも同様の効果が得られる。
　以上より図１のような構造をとることにより複雑な回路や複雑な構造をとる必要もなく、特別な工程を追加する必要もせず、制御電流への空乏層の影響を抑制し、スピニングカレントによりオフセット電圧を消去でき、チップサイズが小さく、安価なホールセンサが実現できる。
１０、１２０　ホール素子
１００　Ｐ型基板
１１０　Ｎ型高濃度不純物領域
１２１　第２のＮ型不純物領域
１２２　第１のＮ型不純物領域
１１、１２、１３、１４　ホール電圧出力端子及び制御電流入力端子
２、１２　電源
３、１３　電圧計
１１　切替信号発生器
Ｓ１、Ｓ２、Ｓ３、Ｓ４　センサー端子切替手段
Ｔ１、Ｔ２、Ｔ３、Ｔ４　端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４　抵抗

Claims (5)

  1. 　ホール素子中を流れる制御電流が、Ｎ型不純物領域である磁気感受部とＰ型基板である前記磁気感受部の周辺部とが形成する接合部から離れて流れるように
    　前記磁気感受部は、より不純物濃度の低いＮ型不純物領域である空乏層抑制領域によって側面および底面を覆われており、
    　制御電流入力端子及びホール電圧出力端子が、前記磁気感受部に配置されていることを特徴とするホールセンサ。
  2. 　前記磁気感受部が正方形もしくは十字型であり、その各頂点及び端部にＮ型高濃度不純物領域の制御電流入力端子及びホール電圧出力端子を有することを特徴とする請求項１記載のホールセンサ。
  3. 　前記空乏層抑制領域は前記磁気感受部よりも３～１０μｍ大きいことを特徴とする請求項１記載のホールセンサ。
  4. Ｐウェル領域やＰ型拡散領域を前記磁気感受部から５μｍ以上離したことを特徴とする請求項１記載のホールセンサ。
  5. 　スピニングカレントによりオフセット電圧を除去できることを特徴とする請求項１記載のホールセンサ。
PCT/JP2013/055428 2012-03-23 2013-02-28 ホールセンサ WO2013140984A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012068029A JP2013201229A (ja) 2012-03-23 2012-03-23 ホールセンサ
JP2012-068029 2012-03-23

Publications (1)

Publication Number Publication Date
WO2013140984A1 true WO2013140984A1 (ja) 2013-09-26

Family

ID=49222447

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/055428 WO2013140984A1 (ja) 2012-03-23 2013-02-28 ホールセンサ

Country Status (3)

Country Link
JP (1) JP2013201229A (ja)
TW (1) TW201407180A (ja)
WO (1) WO2013140984A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668809B (zh) * 2015-01-20 2019-08-11 日商艾普凌科有限公司 霍爾元件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016070829A (ja) * 2014-09-30 2016-05-09 エスアイアイ・セミコンダクタ株式会社 ホールセンサ
JP6483418B2 (ja) * 2014-11-27 2019-03-13 エイブリック株式会社 ホールセンサおよびホールセンサの温度によるオフセットの補償方法
TWI847082B (zh) * 2021-12-22 2024-07-01 香港商睿克科技有限公司 垂直型霍爾磁場感測元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186103A (ja) * 1992-12-21 1994-07-08 Taisee:Kk センサー端子切替手段、並びに磁気測定方法若しくは圧力測定方法
JP2012032383A (ja) * 2010-07-05 2012-02-16 Seiko Instruments Inc ホールセンサ
JP2012032382A (ja) * 2010-07-05 2012-02-16 Seiko Instruments Inc ホールセンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186103A (ja) * 1992-12-21 1994-07-08 Taisee:Kk センサー端子切替手段、並びに磁気測定方法若しくは圧力測定方法
JP2012032383A (ja) * 2010-07-05 2012-02-16 Seiko Instruments Inc ホールセンサ
JP2012032382A (ja) * 2010-07-05 2012-02-16 Seiko Instruments Inc ホールセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668809B (zh) * 2015-01-20 2019-08-11 日商艾普凌科有限公司 霍爾元件

Also Published As

Publication number Publication date
TW201407180A (zh) 2014-02-16
JP2013201229A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
JP5679906B2 (ja) ホールセンサ
JP5815986B2 (ja) ホールセンサ
CN105652220B (zh) 霍尔传感器及其温度分布造成的偏移的补偿方法
JP6489840B2 (ja) ホール素子
WO2013140984A1 (ja) ホールセンサ
WO2013140985A1 (ja) ホールセンサ
WO2016052028A1 (ja) ホールセンサ
JP6043076B2 (ja) ホールセンサ
EP3570338B1 (en) Semiconductor device
JP2018148166A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13764076

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13764076

Country of ref document: EP

Kind code of ref document: A1