TW201407180A

TW201407180A - 霍爾感測器

Info

Publication number: TW201407180A
Application number: TW102108842A
Authority: TW
Inventors: Takaaki Hioka
Original assignee: Seiko Instr Inc
Priority date: 2012-03-23
Filing date: 2013-03-13
Publication date: 2014-02-16
Also published as: JP2013201229A; WO2013140984A1

Abstract

將由正方形或十字型的N型雜質區域所成之磁感受部、及在其之各頂點及端部由N型高濃度雜質區域所成之控制電流輸入端子及霍爾電壓輸出端子，配置在取得比前述磁感受部為更大的空乏層抑制層的N型雜質區域內，藉此形成為不會增加晶片尺寸，製作容易且可去除偏置電壓的霍爾感測器。

Description

霍爾感測器

本發明係關於半導體霍爾感測器，關於高感度且可去除偏置電壓的霍爾感測器。

說明霍爾元件的磁性檢測原理。若對在物質中流通的電流施加垂直的磁場，以相對該電流及磁場之雙方呈垂直的方向產生電場(霍爾電壓)。

若考慮如圖3所示之霍爾元件時，當設為霍爾元件磁感受部1的寬度W、長度L、電子移動度μ、用以流通電流的電源2的施加電壓Vdd、施加磁場B時，由電壓計3所被輸出的霍爾電壓表示為：VH=μB(W/L)Vdd，該霍爾元件的磁敏度Kh表示為：Kh=μ(W/L)Vdd。由該關係式可知，用以高感度化的方法之一係加大W/L比。

另一方面，在實際的霍爾元件中，即使在未被施加磁場時，亦產生輸出電壓。將該磁場0時所被輸出的電壓稱為偏置電壓。發生偏置電壓的原因被認為係基於由外部施加至元件的機械性應力或在製造過程的校準偏移等因元件內部電位分布不均衡所致者所致。

補償偏置電壓的方法一般以下列方法進行。

圖3所示為藉由自旋電流所得之偏置消除電路。霍爾元件100為對稱的形狀，具有在1對輸入端子流通控制電流，由其他1對輸出端子獲得輸出電壓的4端子T1、T2、T3、T4。若霍爾元件的其中一方一對端子T1、T2成為控制電流輸入端子時，另一方一對端子T3、T4成為霍爾電壓輸出端子。此時，若對輸入端子施加電壓Vin，在輸出端子係發生輸出電壓Vh+Vos。在此Vh係表示與霍爾元件的磁場成正比的霍爾電壓，Vos係表示偏置電壓。接著，將T3、T4設為控制電流輸出端子，將T1、T2設為霍爾電壓輸出端子，若在T3、T4間施加輸入電壓Vin時，在輸出端子發生電壓-Vh+Vos。

藉由減算在以上2方向流通電流時的輸出電壓，偏置電壓Vos係被消除，可得與磁場成正比的輸出電壓2Vh。

但是，以該偏置消除電路無法完全消除偏置電壓。其理由說明如下。

霍爾元件係以圖4所示之等效電路來表示。霍爾元件係將4個端子表示為以4個電阻R1、R2、R3、R4所連接的橋接電路。如前所述，藉由減算以2方向流通電流時的輸出電壓來消除偏置電壓。

若對霍爾元件的其中一方一對端子T1、T2施加電壓 Vin時，在另一方一對端子T3、T4間，被輸出霍爾電壓Vouta=(R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin

。另一方面，若對端子T3、T4施加電壓Vin時，在T1、T2係被輸出霍爾電壓Voutb=(R1*R3-R2*R4)/(R3+R4)/(R1+R2)*Vin

。若取得2方向的輸出電壓的差時，即成為：Vouta-Voutb=(R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin

。因此，偏置電壓係即使在各個等效電路的電阻R1、R2、R3、R4不同的情形下亦可消除偏置。但是，若電阻R1、R2、R3、R4若值依電流施加方向、施加電壓而改變時，由於前述數式不成立，故無法消除偏置。

圖5係一般霍爾元件的剖面圖(參照例如專利文獻1)。成為霍爾元件磁感受部的N型雜質區域的周邊部由於分離而被P型雜質區域所包圍。若對霍爾電流施加端子施加電壓時，在霍爾元件磁感受部與其周邊部的交界，空乏層會擴展。在空乏層中並未流通霍爾電流，因此在空乏層擴展的區域中，霍爾電流受到抑制，電阻會增加。此外，空乏層寬幅取決於施加電壓。因此，圖4所示之等效電路的電阻R1、R2、R3、R4係值依電壓施加方向而改變，因此以偏置消除電路無法消除磁氣偏置。

亦有採取在元件周邊及元件上部配置空乏層控制電極，將空乏層朝霍爾元件內延伸，藉由調節對各個電極所施加的電壓來抑制空乏層的方法的情形(參照例如專利文獻2)。

[先前技術文獻] [專利文獻]

[專利文獻1]國際公開WO2007/116823號公報

[專利文獻2]日本特開平08-330646號公報

在專利文獻1的方法中，若對霍爾元件施加電壓時，在薄的N型雜質區域亦即霍爾元件磁感受部、與P型基板亦即周邊部及底面部的接合部，空乏層會擴展。空乏層抑制流至霍爾元件中的電流，電阻值會改變。空乏層寬幅依施加電壓及其方向而改變。因此，無法進行藉由前述偏置消除電路所為之因自旋電流所致之偏置電壓去除。

此外，在專利文獻2的方法中，藉由空乏層控制電極來控制空乏層寬幅，可使用偏置消除電路來去除偏置電壓。但是，使用複數空乏層控制電極，亦必須要有複雜的控制電路，因此會有晶片尺寸變大，導致成本上升等缺點。

因此，本案發明之課題在提供一種空乏層寬幅不易改變，不使用複雜的控制電路而可去除偏置電壓的霍爾感測器。

為解決上述課題，本發明係形成以下所示之構成。

首先，形成為一種霍爾感測器，其特徵為：可將在霍爾元件中流動的控制電流，與屬於N型雜質區域的霍爾元件磁感受部、與P型基板之其之周邊部的接合部分離來流動。

此外，形成為一種霍爾感測器，其特徵為：在正方形或十字型的第2N型雜質區域的磁感受部、與空乏層抑制層的第1N型雜質區域、及其之各頂點及端部，具有N型高濃度雜質區域的控制電流輸入端子及霍爾電壓輸出端子。

此外，形成為一種霍爾感測器，其特徵為：屬於空乏層抑制區域的第1N型雜質區域係比磁感受部的第2N型雜質區域大3~10μm，且雜質濃度較低。

此外，形成為一種霍爾感測器，其特徵為：控制電流輸入端子及霍爾電壓輸出端子係被配置在比空乏層抑制區域更為內側，由空乏層抑制區域與其周邊部的P型基板的交界部分離而配置在內側。

此外，形成為一種霍爾感測器，其特徵為：將P井區域或P型擴散區域遠離霍爾磁感受部5μm以上。

此外，形成為一種霍爾感測器，其特徵為：可藉由自旋電流來去除偏置電壓。

藉由使用上述手段，可將在霍爾元件中流動的控制電流，與屬於N型雜質區域的霍爾元件磁感受部、與P型基板之其之周邊部的接合部分離來流動。因此，抑制空乏層朝霍爾元件磁感受部內伸長，各個端子間的電阻不會依施加電壓及其方向而改變。因此，可藉由自旋電流來去除偏置電壓。

此外，由於為在霍爾元件磁感受部下配置空乏層抑制區域的構造，因此無須使用空乏層抑制電極或複雜的電路，即可抑制因空乏層所致之電阻值變化，因此可去除偏置電壓，而且可減小晶片尺寸且抑制成本。

2、12‧‧‧電源

3、13‧‧‧電壓計

10、120‧‧‧霍爾元件

11、12、13、14‧‧‧霍爾電壓輸出端子及控制電流輸入端子

100‧‧‧P型基板

110‧‧‧N型高濃度雜質區域

121‧‧‧第2N型雜質區域

122‧‧‧第1N型雜質區域

S1、S2、S3、S4‧‧‧感測器端子切換手段

T1、T2、T3、T4‧‧‧端子

R1、R2、R3、R4‧‧‧電阻

圖1係顯示本發明之霍爾元件之構成圖。

圖2係用以說明理想的霍爾效果的原理的圖。

圖3係用以說明因自旋電流所致之偏置電壓之去除方法的圖。

圖4係用以說明霍爾元件之偏置電壓的等效電路圖。

圖5係一般的霍爾元件的剖面構造圖。

圖6係顯示本發明之十字型霍爾元件之構成圖。

圖1係顯示本發明之霍爾元件之構成圖。本發明之霍爾元件係具有：由1邊為50~150μm的正方形的第2N型雜質區域121所成的磁感受部；由比該磁感受部大3~10μm，深度亦較深，雜質濃度低於第2N型雜質區域121 的第1N型雜質區域122所成之空乏層抑制區域；及配置在正方形磁感受部的各頂點的N型高濃度雜質區域的控制電流輸入端子及霍爾電壓輸出端子11、12、13、14。磁感受部的第1N型雜質區域121係將濃度設為1×10¹⁶(atoms/cm³)至5×10¹⁶(atoms/cm³)之間，作為空乏層抑制區域的第1N型雜質區域122較佳為將濃度設在8×10¹⁴(atoms/cm³)至3×10¹⁵(atoms/cm³)之間。亦即，空乏層抑制區域係使雜質濃度低於磁感受部，空乏層抑制區域覆蓋配置有控制電流輸入端子及霍爾電壓輸出端子的霍爾磁感受部的側面與底面。此亦可謂為在空乏層抑制區域之中有磁感受部，在其中配置有控制電流輸入端子及霍爾電壓輸出端子。

此外，以不要將分離霍爾元件及其他要素的P井區域或P型擴散區域配置在霍爾元件附近為佳。若P型雜質濃度濃的區域與屬於N型雜質區域的霍爾磁感受部相接合，空乏層朝雜質濃度較低的霍爾磁感受部大幅伸長，因此抑制控制電流的流動之故。至少5μm以上係必須將P井區域或P型擴散區域由霍爾磁感受部分離。

藉由保持以上關係，控制電流係在N型雜質濃度高的磁感受部的控制電流端子間流動，因此不會受到在空乏層抑制區域與其周邊部的P型基板區域之間的接合部所產生的空乏層影響，可將控制電流流至霍爾磁感受部。因此，將霍爾電壓輸出端子設為11、13、控制電流輸入端子設為12、14時之各個端子間的電阻值、與將霍爾電壓輸出端子設為12、14、控制電流輸入端子設為11、13時之各個端子間的電阻值係成為一定。藉此可藉由自旋電流來消去偏置電壓。

此外，本發明之霍爾元件之製造方法亦容易。首先，在P型基板100形成作為空乏層抑制層的第1N型雜質區域122。此時，第1N型雜質區域122的濃度係8×10¹⁴(atoms/cm³)至3×10¹⁵(atoms/cm³)之間。此係可藉由一般的離子注入裝置來形成，但是即使為N井，亦可得同樣的效果。第1N型雜質區域122若為比磁感受部充分低的雜質濃度，由於作為空乏層抑制區域來使用，因此即使N井的製造不均大，亦不會影響霍爾元件的感度或其他特性。因此，可與用以設置其他要素的N井共通形成。

接著，形成作為霍爾磁感受部的第2N型雜質區域121。此時，第1N型雜質區域122的濃度係形成為1×10¹⁶(atoms/cm³)至5×10¹⁶(atoms/cm³)之間。該濃度的雜質區域係可利用一般的離子注入裝置形成，可使濃度、深度的不均小於N井。以離子注入形成霍爾元件感受部，藉此可形成感度不均小的霍爾元件。

最後，形成作為控制電流輸入端子及霍爾電壓輸出端子的高濃度雜質區域。高濃度雜質區域係深度300nm，不用特別需要其他要素及其他工程，可共通形成。

此外，以在正方形的磁感受部、空乏層抑制區域及其之各頂點具有控制電流輸入端子及霍爾電壓輸出端子的霍爾元件形狀為例，來作為實施例，但是並非侷限於該形狀。若為在第2N型雜質區域121的磁感受部、與比該磁感受部取得更為寬廣之雜質濃度低於第2N型雜質區域121的第1N型雜質區域122的空乏層抑制區域、及其之各頂點具有N型高濃度雜質區域的控制電流輸入端子及霍爾電壓輸出端子之可消去因自旋電流所致之偏置電壓的形狀的對稱型霍爾元件即可。例如，即使為將圖6所示之在傾斜45°的十字型霍爾元件磁感受部、與N型高濃度雜質區域的霍爾電流控制電極、及霍爾電壓輸出端子，配置在雜質濃度低於霍爾磁感受部的空乏層抑制區域中的形狀等正方形狀以外，亦可得同樣的效果。

以上藉由採用如圖1所示之構造，無須採用複雜的電路或複雜的構造，亦無須追加特別的工程，即可抑制空乏層對控制電流的影響，且可藉由自旋電流來消去偏置電壓，可實現晶片尺寸小且廉價的霍爾感測器。

11、12、13、14‧‧‧霍爾電壓輸出端子及控制電流輸入端子

100‧‧‧P型基板

121‧‧‧第2N型雜質區域

122‧‧‧第1N型雜質區域

Claims

一種霍爾感測器，其特徵為：在霍爾元件中流動的控制電流，以遠離屬於N型雜質區域的磁感受部、與屬於P型基板的前述磁感受部的周邊部所形成的接合部來流動的方式，前述磁感受部係藉由雜質濃度更低之屬於N型雜質區域的空乏層抑制區域來覆蓋側面及底面，控制電流輸入端子及霍爾電壓輸出端子被配置在前述磁感受部。
如申請專利範圍第1項之霍爾感測器，其中，前述磁感受部為正方形或十字型，在其各頂點及端部具有N型高濃度雜質區域的控制電流輸入端子及霍爾電壓輸出端子。
如申請專利範圍第1項之霍爾感測器，其中，前述空乏層抑制區域係比前述磁感受部大3~10μm。
如申請專利範圍第1項之霍爾感測器，其中，將P井區域或P型擴散區域遠離前述磁感受部5μm以上。
如申請專利範圍第1項之霍爾感測器，其中，可藉由自旋電流來去除偏置電壓。