JP2003243646A - 複合半導体素子及びその製造方法 - Google Patents
複合半導体素子及びその製造方法Info
- Publication number
- JP2003243646A JP2003243646A JP2002036017A JP2002036017A JP2003243646A JP 2003243646 A JP2003243646 A JP 2003243646A JP 2002036017 A JP2002036017 A JP 2002036017A JP 2002036017 A JP2002036017 A JP 2002036017A JP 2003243646 A JP2003243646 A JP 2003243646A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- thin film
- integrated circuit
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 239000002131 composite material Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 150000001875 compounds Chemical class 0.000 claims abstract description 78
- 239000010409 thin film Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000000853 adhesive Substances 0.000 claims abstract description 26
- 230000001070 adhesive effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000010445 mica Substances 0.000 claims description 9
- 229910052618 mica group Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 239000004593 Epoxy Substances 0.000 abstract description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 化合物半導体素子と集積回路を組み合わせ
て、性能と小型化を両立した複合半導体素子を提供する
こと。 【解決手段】 集積回路１上にエポキシ系接着剤３を塗
布して、薄膜形成用の基板に形成された化合物半導体薄
膜を接着剤３の上に貼り付け、その後、基板を除去し、
次いで接着剤３を硬化させ集積回路１と化合物半導体薄
膜２ａを接着する。化合物半導体薄膜を所望の素子形状
に加工した後、集積回路１の電極パッド１ｂ上の接着剤
を除去し、最後に化合物半導体素子２の入出力電極と集
積回路１の電極パッド１ｂを接続電極４で配線する。こ
れにより作製された複合半導体素子は、化合物半導体薄
膜が好適な基板および条件を用いて形成した後、集積回
路上に接着されるので、単一の化合物半導体素子が有す
る化合物半導体特有の高い性能を保ちつつ、小型化を実
現できる。
て、性能と小型化を両立した複合半導体素子を提供する
こと。 【解決手段】 集積回路１上にエポキシ系接着剤３を塗
布して、薄膜形成用の基板に形成された化合物半導体薄
膜を接着剤３の上に貼り付け、その後、基板を除去し、
次いで接着剤３を硬化させ集積回路１と化合物半導体薄
膜２ａを接着する。化合物半導体薄膜を所望の素子形状
に加工した後、集積回路１の電極パッド１ｂ上の接着剤
を除去し、最後に化合物半導体素子２の入出力電極と集
積回路１の電極パッド１ｂを接続電極４で配線する。こ
れにより作製された複合半導体素子は、化合物半導体薄
膜が好適な基板および条件を用いて形成した後、集積回
路上に接着されるので、単一の化合物半導体素子が有す
る化合物半導体特有の高い性能を保ちつつ、小型化を実
現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体素子
と集積回路（ＩＣ）が複合化された複合半導体素子及び
その製造方法に関し、より詳細には、ＩｎＳｂなどを活
性層としたホール素子と集積回路が複合化されたホール
ＩＣおよびＩｎＳｂなどの化合物半導体薄膜を集積回路
上に転写する技術に関する。
と集積回路（ＩＣ）が複合化された複合半導体素子及び
その製造方法に関し、より詳細には、ＩｎＳｂなどを活
性層としたホール素子と集積回路が複合化されたホール
ＩＣおよびＩｎＳｂなどの化合物半導体薄膜を集積回路
上に転写する技術に関する。
【０００２】
【従来の技術】高い電子移動度を有するＩｎＳｂ、Ｉｎ
Ａｓ、ＧａＡｓなどの化合物半導体は、高感度ホール素
子や高速電子デバイスの材料として適している。また、
これら素子と信号処理機能を有する集積回路とを組み合
わせた複合半導体素子があり、例えば、特開昭６１−２
２６９８２号公報で記載されているＩｎＳｂホール素子
とＳｉの集積回路とからなるホールＩＣが良く知られて
いる。これらホールＩＣは、ホール素子部と信号処理部
が同一の基板に形成されるＳｉモノリシックホールＩＣ
と比較して、磁界に対する感度が高いという利点があ
る。
Ａｓ、ＧａＡｓなどの化合物半導体は、高感度ホール素
子や高速電子デバイスの材料として適している。また、
これら素子と信号処理機能を有する集積回路とを組み合
わせた複合半導体素子があり、例えば、特開昭６１−２
２６９８２号公報で記載されているＩｎＳｂホール素子
とＳｉの集積回路とからなるホールＩＣが良く知られて
いる。これらホールＩＣは、ホール素子部と信号処理部
が同一の基板に形成されるＳｉモノリシックホールＩＣ
と比較して、磁界に対する感度が高いという利点があ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、前述し
たホールＩＣでは、ホール素子とＩＣをリードフレーム
上に別々に配置して、それら素子の電極間をワイヤで接
続するため、ＳｉモノリシックホールＩＣと比べるとサ
イズが大きいという問題があった。
たホールＩＣでは、ホール素子とＩＣをリードフレーム
上に別々に配置して、それら素子の電極間をワイヤで接
続するため、ＳｉモノリシックホールＩＣと比べるとサ
イズが大きいという問題があった。
【０００４】小型ホールＩＣを実現するために、ＩＣ上
にホール素子を配置する構造が考えられる。例えば、特
開昭４９−９１１９６号公報では、増幅用トランジスタ
が形成された半導体基体（ＩＣ基板）上に絶縁層を介し
て化合物半導体の感磁気部が形成された感磁気素子が提
案されている。具体的な化合物半導体薄膜の形成方法と
しては、スパッタ、蒸着などによりＳｉＯ２などの絶縁
層上に直接形成することが記述されている。
にホール素子を配置する構造が考えられる。例えば、特
開昭４９−９１１９６号公報では、増幅用トランジスタ
が形成された半導体基体（ＩＣ基板）上に絶縁層を介し
て化合物半導体の感磁気部が形成された感磁気素子が提
案されている。具体的な化合物半導体薄膜の形成方法と
しては、スパッタ、蒸着などによりＳｉＯ２などの絶縁
層上に直接形成することが記述されている。
【０００５】上述した化合物半導体薄膜の形成方法にお
いては、ＩＣが基板であるため形成温度に制約を受ける
こと、回路が形成されているために基板の凹凸が大きい
こと、さらに絶縁層の上に直接堆積させることが原因
で、高電子移動度を有する高品質な化合物半導体薄膜を
形成することは困難であった。したがって、化合物半導
体を用いるにもかかわらず、高感度ホール素子を作製す
ることができず、ＳｉモノリシックホールＩＣに対する
優位性が著しく減少してしまった。
いては、ＩＣが基板であるため形成温度に制約を受ける
こと、回路が形成されているために基板の凹凸が大きい
こと、さらに絶縁層の上に直接堆積させることが原因
で、高電子移動度を有する高品質な化合物半導体薄膜を
形成することは困難であった。したがって、化合物半導
体を用いるにもかかわらず、高感度ホール素子を作製す
ることができず、ＳｉモノリシックホールＩＣに対する
優位性が著しく減少してしまった。
【０００６】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、ＩｎＳｂをセンサ
部としたホールＩＣなど、化合物半導体素子とＩＣを組
み合わせた複合半導体素子において、化合物半導体の特
性を活かしつつ小型化を実現できるようにした複合半導
体素子及びその製造方法を提供することにある。
たもので、その目的とするところは、ＩｎＳｂをセンサ
部としたホールＩＣなど、化合物半導体素子とＩＣを組
み合わせた複合半導体素子において、化合物半導体の特
性を活かしつつ小型化を実現できるようにした複合半導
体素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、化合物
半導体素子と集積回路とが電気的に接続されている複合
半導体素子において、前記化合物半導体素子が前記集積
回路上に接着剤を介して接着されていることを特徴とす
る。
的を達成するために、請求項１に記載の発明は、化合物
半導体素子と集積回路とが電気的に接続されている複合
半導体素子において、前記化合物半導体素子が前記集積
回路上に接着剤を介して接着されていることを特徴とす
る。
【０００８】また、請求項２に記載の発明は、請求項１
に記載の発明において、前記化合物半導体素子が、Ｉｎ
Ｘ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ１−Ｙ１（０≦Ｘ１≦
１、０≦Ｙ１≦１）を活性層とするホール素子であるこ
と特徴とする。
に記載の発明において、前記化合物半導体素子が、Ｉｎ
Ｘ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ１−Ｙ１（０≦Ｘ１≦
１、０≦Ｙ１≦１）を活性層とするホール素子であるこ
と特徴とする。
【０００９】また、請求項３に記載の発明は、化合物半
導体素子と集積回路とが電気的に接続されている複合半
導体素子の製造方法において、基板上に形成された化合
物半導体薄膜を前記集積回路上に接着剤を介して接着し
た後、前記基板を前記化合物半導体薄膜から除去する工
程を有することを特徴とする。
導体素子と集積回路とが電気的に接続されている複合半
導体素子の製造方法において、基板上に形成された化合
物半導体薄膜を前記集積回路上に接着剤を介して接着し
た後、前記基板を前記化合物半導体薄膜から除去する工
程を有することを特徴とする。
【００１０】また、請求項４に記載の発明は、請求項３
に記載の発明において、前記化合物半導体薄膜が、雲母
基板上に蒸着形成されたＩｎＸ１Ｇａ１−Ｘ１ＡｓＹ１
Ｓｂ １−Ｙ１（０≦Ｘ１≦１、０≦Ｙ１≦１）であるこ
とを特徴とする。
に記載の発明において、前記化合物半導体薄膜が、雲母
基板上に蒸着形成されたＩｎＸ１Ｇａ１−Ｘ１ＡｓＹ１
Ｓｂ １−Ｙ１（０≦Ｘ１≦１、０≦Ｙ１≦１）であるこ
とを特徴とする。
【００１１】また、請求項５に記載の発明は、請求項３
又は４に記載の発明において、前記基板を前記化合物半
導体薄膜から除去した後、化合物半導体薄膜を所定の形
状にエッチング法により加工する工程と、その後、少な
くとも集積回路の電極パッド部上の接着剤を除去し、化
合物半導体薄膜と集積回路の電極パッドを導体薄膜で接
続する工程を有することを特徴とする。
又は４に記載の発明において、前記基板を前記化合物半
導体薄膜から除去した後、化合物半導体薄膜を所定の形
状にエッチング法により加工する工程と、その後、少な
くとも集積回路の電極パッド部上の接着剤を除去し、化
合物半導体薄膜と集積回路の電極パッドを導体薄膜で接
続する工程を有することを特徴とする。
【００１２】このように、本発明者らは、上記課題を解
決するために鋭意検討を重ねた結果、好適な基板上に好
適な条件で形成された化合物半導体薄膜をＩＣ上に接着
剤を介して接着し、化合物半導体素子を形成した後、Ｉ
Ｃと電気的に接続することにより、ＩＣ上に化合物半導
体素子が配置された複合半導体素子を作製することがで
き、化合物半導体特有の性能（ホール素子においては高
感度）を達成しながら、小型化をも兼ね備えた複合半導
体素子の実現に有効であることを見い出し、本発明をな
すに至った。
決するために鋭意検討を重ねた結果、好適な基板上に好
適な条件で形成された化合物半導体薄膜をＩＣ上に接着
剤を介して接着し、化合物半導体素子を形成した後、Ｉ
Ｃと電気的に接続することにより、ＩＣ上に化合物半導
体素子が配置された複合半導体素子を作製することがで
き、化合物半導体特有の性能（ホール素子においては高
感度）を達成しながら、小型化をも兼ね備えた複合半導
体素子の実現に有効であることを見い出し、本発明をな
すに至った。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の複合半導
体素子の断面構造図で、図中符号１は集積回路、１ａは
回路が形成された基板、１ｂは電極パッド、２は化合物
半導体素子、３は接着剤、４は化合物半導体素子と集積
回路を結ぶ接続電極を示している。
施の形態について説明する。図１は、本発明の複合半導
体素子の断面構造図で、図中符号１は集積回路、１ａは
回路が形成された基板、１ｂは電極パッド、２は化合物
半導体素子、３は接着剤、４は化合物半導体素子と集積
回路を結ぶ接続電極を示している。
【００１４】図２（ａ）〜（ｆ）は、本発明の複合半導
体素子の作製プロセスを示す図である。まず、集積回路
１上に接着剤３を塗布して（ａ）、薄膜形成用の基板５
に形成された化合物半導体薄膜２ａを接着剤３の上に貼
り付ける（ｂ）。その後、基板５を除去（ｃ）してから
パターンニングして化合物半導体素子２の形状に加工す
る（ｄ）。さらに、電極パッド１ｂ上の接着剤３を除去
し（ｅ）、次いで、接続電極４を形成（ｆ）して化合物
半導体素子と集積回路を接続することにより複合半導体
素子を作製する。
体素子の作製プロセスを示す図である。まず、集積回路
１上に接着剤３を塗布して（ａ）、薄膜形成用の基板５
に形成された化合物半導体薄膜２ａを接着剤３の上に貼
り付ける（ｂ）。その後、基板５を除去（ｃ）してから
パターンニングして化合物半導体素子２の形状に加工す
る（ｄ）。さらに、電極パッド１ｂ上の接着剤３を除去
し（ｅ）、次いで、接続電極４を形成（ｆ）して化合物
半導体素子と集積回路を接続することにより複合半導体
素子を作製する。
【００１５】本発明における化合物半導体薄膜の形成
は、化合物半導体薄膜に適合した薄膜形成用基板を選択
し、好適な温度条件で実施することができる。したがっ
て、化合物半導体材料が本来有する高い電子移動度を実
現することができ、上述した特開昭４９−９１１９６号
公報に記載されている集積回路基板上に化合物半導体薄
膜が直接形成された構造の場合と異なる点である。
は、化合物半導体薄膜に適合した薄膜形成用基板を選択
し、好適な温度条件で実施することができる。したがっ
て、化合物半導体材料が本来有する高い電子移動度を実
現することができ、上述した特開昭４９−９１１９６号
公報に記載されている集積回路基板上に化合物半導体薄
膜が直接形成された構造の場合と異なる点である。
【００１６】図３は、本発明におけるパッケージされた
複合半導体素子の上面図で、図中符号６は集積回路、７
は化合物半導体素子、８はリードフレーム、９はワイ
ヤ、１０はモールドパッケージを示している。これは、
化合物半導体素子と集積回路とをワイヤで接続した従来
の複合半導体素子と比較して著しく小型化されている。
複合半導体素子の上面図で、図中符号６は集積回路、７
は化合物半導体素子、８はリードフレーム、９はワイ
ヤ、１０はモールドパッケージを示している。これは、
化合物半導体素子と集積回路とをワイヤで接続した従来
の複合半導体素子と比較して著しく小型化されている。
【００１７】つまり、本発明は、化合物半導体素子２と
集積回路１とが電気的に接続されている複合半導体素子
において、前記化合物半導体素子２が前記集積回路１上
に接着剤３を介して接着されていることを特徴としてい
る。
集積回路１とが電気的に接続されている複合半導体素子
において、前記化合物半導体素子２が前記集積回路１上
に接着剤３を介して接着されていることを特徴としてい
る。
【００１８】また、本発明は、化合物半導体素子がＩｎ
Ｘ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ１− Ｙ１（０≦Ｘ１≦
１、０≦Ｙ１≦１）を活性層とするホール素子であるこ
と特徴とする複合半導体素子である。
Ｘ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ１− Ｙ１（０≦Ｘ１≦
１、０≦Ｙ１≦１）を活性層とするホール素子であるこ
と特徴とする複合半導体素子である。
【００１９】本発明において、化合物半導体素子の機
能、構造および材料は特に限定されるものではないが、
ホール素子である場合の化合物半導体材料としては、Ｉ
ｎＸ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ１−Ｙ１（０≦Ｘ１≦
１、０≦Ｙ１≦１）が、電子移動度が高くので好まし
い。また、化合物半導体素子はバルクの形態であっても
薄膜の形態であってもよく、特に限定されるものではな
い。例えば、化合物半導体がＩｎＳｂの場合、ＩｎＳｂ
バルクであっても、ＧａＡｓ基板上に形成されたＩｎＳ
ｂ薄膜であっても構わないが、素子の厚みを薄くするた
めには、集積回路上に接着した後、薄膜形成用基板を除
去することが好ましい。薄膜形成用基板として、雲母を
使用するとＩｎＳｂ、ＩｎＡｓ薄膜の電子移動度は高い
ものが得られ、また接着後、雲母基板を容易に剥離除去
することができることから極めて好ましい。
能、構造および材料は特に限定されるものではないが、
ホール素子である場合の化合物半導体材料としては、Ｉ
ｎＸ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ１−Ｙ１（０≦Ｘ１≦
１、０≦Ｙ１≦１）が、電子移動度が高くので好まし
い。また、化合物半導体素子はバルクの形態であっても
薄膜の形態であってもよく、特に限定されるものではな
い。例えば、化合物半導体がＩｎＳｂの場合、ＩｎＳｂ
バルクであっても、ＧａＡｓ基板上に形成されたＩｎＳ
ｂ薄膜であっても構わないが、素子の厚みを薄くするた
めには、集積回路上に接着した後、薄膜形成用基板を除
去することが好ましい。薄膜形成用基板として、雲母を
使用するとＩｎＳｂ、ＩｎＡｓ薄膜の電子移動度は高い
ものが得られ、また接着後、雲母基板を容易に剥離除去
することができることから極めて好ましい。
【００２０】つまり、本発明は、化合物半導体素子と集
積回路とが電気的に接続されている複合半導体素子の製
造方法において、基板上に形成された化合物半導体薄膜
を前記集積回路上に接着剤を介して接着した後、前記基
板を前記化合物半導体薄膜から除去する工程を有する有
することを特徴とする複合半導体素子の製造方法であ
る。
積回路とが電気的に接続されている複合半導体素子の製
造方法において、基板上に形成された化合物半導体薄膜
を前記集積回路上に接着剤を介して接着した後、前記基
板を前記化合物半導体薄膜から除去する工程を有する有
することを特徴とする複合半導体素子の製造方法であ
る。
【００２１】また、本発明は、前記化合物半導体薄膜が
雲母基板上に蒸着形成されたＩｎＸ １Ｇａ１−Ｘ１Ａｓ
Ｙ１Ｓｂ１−Ｙ１（０≦Ｘ１≦１、０≦Ｙ１≦１）であ
ることを特徴とする複合半導体素子の製造方法である。
雲母基板上に蒸着形成されたＩｎＸ １Ｇａ１−Ｘ１Ａｓ
Ｙ１Ｓｂ１−Ｙ１（０≦Ｘ１≦１、０≦Ｙ１≦１）であ
ることを特徴とする複合半導体素子の製造方法である。
【００２２】また、本発明は、前記基板を前記化合物半
導体薄膜から除去した後、化合物半導体薄膜を所定の形
状にエッチング法により加工する工程と、その後、少な
くとも集積回路の電極パッド部上の接着剤を除去し、化
合物半導体薄膜と集積回路の電極パッドを導体薄膜で接
続する工程を有することを特徴とする複合半導体素子の
製造方法である。
導体薄膜から除去した後、化合物半導体薄膜を所定の形
状にエッチング法により加工する工程と、その後、少な
くとも集積回路の電極パッド部上の接着剤を除去し、化
合物半導体薄膜と集積回路の電極パッドを導体薄膜で接
続する工程を有することを特徴とする複合半導体素子の
製造方法である。
【００２３】本発明における接着剤材料としては、特に
限定されるものではないが、プロセスの容易さ、耐熱性
の観点からエポキシ系樹脂などの熱硬化性樹脂が好まし
い。また、接着剤の塗布方法については、特に限定され
るものではないが、薄く均一に塗布できることからスピ
ンコート法が好ましい。この方法で塗布する場合は、低
粘度の樹脂を接着剤材料として選択することが好まし
い。
限定されるものではないが、プロセスの容易さ、耐熱性
の観点からエポキシ系樹脂などの熱硬化性樹脂が好まし
い。また、接着剤の塗布方法については、特に限定され
るものではないが、薄く均一に塗布できることからスピ
ンコート法が好ましい。この方法で塗布する場合は、低
粘度の樹脂を接着剤材料として選択することが好まし
い。
【００２４】また、本発明における集積回路の基板材料
としては、特に限定されるものではないが、一般的にＳ
ｉまたはＧａＡｓが用いられ、用途によって選択するこ
とができる。
としては、特に限定されるものではないが、一般的にＳ
ｉまたはＧａＡｓが用いられ、用途によって選択するこ
とができる。
【００２５】以下に、本発明の具体的な実施例について
説明する。図１に示す複合半導体素子を図２に示す工程
により作製した。まず、Ｓｉ基板に形成した集積回路１
上に接着剤３としてのエポキシ系樹脂をスピンコートに
より約２μｍの厚さで塗布した（ａ）。次に、雲母基板
５に真空蒸着法により形成した膜厚１μｍのＩｎＳｂ薄
膜２ａを接着剤の上に貼り付け、恒温槽内でエポキシを
熱硬化させＳｉ集積回路とＩｎＳｂ薄膜を接着し
（ｂ）、その後、雲母基板を剥離除去した（ｃ）。
説明する。図１に示す複合半導体素子を図２に示す工程
により作製した。まず、Ｓｉ基板に形成した集積回路１
上に接着剤３としてのエポキシ系樹脂をスピンコートに
より約２μｍの厚さで塗布した（ａ）。次に、雲母基板
５に真空蒸着法により形成した膜厚１μｍのＩｎＳｂ薄
膜２ａを接着剤の上に貼り付け、恒温槽内でエポキシを
熱硬化させＳｉ集積回路とＩｎＳｂ薄膜を接着し
（ｂ）、その後、雲母基板を剥離除去した（ｃ）。
【００２６】雲母基板からＳｉ集積回路上に転写された
ＩｎＳｂ薄膜の電子移動度を、ｖａｎ ｄｅｒ Ｐａｕ
ｗ法を用いて測定したところ、転写前の雲母基板上の場
合と同じ３００００ｃｍ２／Ｖｓであった。Ｓｉ集積回
路上にＳｉＯ２層を介して、直接形成した場合の電子移
動度４０００ｍ２／Ｖｓと比較して極めて高い値であっ
た。
ＩｎＳｂ薄膜の電子移動度を、ｖａｎ ｄｅｒ Ｐａｕ
ｗ法を用いて測定したところ、転写前の雲母基板上の場
合と同じ３００００ｃｍ２／Ｖｓであった。Ｓｉ集積回
路上にＳｉＯ２層を介して、直接形成した場合の電子移
動度４０００ｍ２／Ｖｓと比較して極めて高い値であっ
た。
【００２７】次に、フォトリソグラフィー法によりホー
ル素子２の形状をしたレジストパターンをＩｎＳｂ薄膜
上に形成し、ＨＣｌ系エッチング液を用いてＩｎＳｂ薄
膜をエッチングし、レジストを除去した（ｄ）。次い
で、集積回路のＡｌ電極パッドの部分が開口部となるレ
ジストパターンを形成し、Ｏ２アッシングによりエポキ
シを除去しＡｌ電極パッドを露出させた（ｅ）。最後
に、ホール素子の入出力端子と集積回路の所定のＡｌ電
極パッドを配線するように、１μｍのＡｕと０．１μｍ
のＴｉの積層体からなる接続電極４を形成し（ｆ）、複
合半導体素子を完成させた。
ル素子２の形状をしたレジストパターンをＩｎＳｂ薄膜
上に形成し、ＨＣｌ系エッチング液を用いてＩｎＳｂ薄
膜をエッチングし、レジストを除去した（ｄ）。次い
で、集積回路のＡｌ電極パッドの部分が開口部となるレ
ジストパターンを形成し、Ｏ２アッシングによりエポキ
シを除去しＡｌ電極パッドを露出させた（ｅ）。最後
に、ホール素子の入出力端子と集積回路の所定のＡｌ電
極パッドを配線するように、１μｍのＡｕと０．１μｍ
のＴｉの積層体からなる接続電極４を形成し（ｆ）、複
合半導体素子を完成させた。
【００２８】この複合半導体素子をリードフレーム上に
ダイボンディング、次いでワイヤボンディング、さらに
トランスファーモールドを行い、モールド素子を製作し
た。
ダイボンディング、次いでワイヤボンディング、さらに
トランスファーモールドを行い、モールド素子を製作し
た。
【００２９】図３は、モールド素子の上面図であり、従
来のホール素子と集積回路をワイヤで接続した場合の図
４と比較して極めて小さくなることがわかる。なお、図
４において、符号１１は集積回路、１２は化合物半導体
素子、１３はリードフレーム、１４はワイヤ、１５はモ
ールドパッケージを示している。
来のホール素子と集積回路をワイヤで接続した場合の図
４と比較して極めて小さくなることがわかる。なお、図
４において、符号１１は集積回路、１２は化合物半導体
素子、１３はリードフレーム、１４はワイヤ、１５はモ
ールドパッケージを示している。
【００３０】
【発明の効果】以上説明したように本発明によれば、好
適な基板上に好適な条件で形成された高品質な化合物半
導体薄膜を集積回路上に接着剤を介して接着し、化合物
半導体素子を形成した後、化合物半導体素子と集積回路
とを接続電極で電気的に接続するので、単一の化合物半
導体素子で達成される性能を十分に引き出しながら、小
型化をも兼ね備えた複合半導体素子を提供することがで
きる。
適な基板上に好適な条件で形成された高品質な化合物半
導体薄膜を集積回路上に接着剤を介して接着し、化合物
半導体素子を形成した後、化合物半導体素子と集積回路
とを接続電極で電気的に接続するので、単一の化合物半
導体素子で達成される性能を十分に引き出しながら、小
型化をも兼ね備えた複合半導体素子を提供することがで
きる。
【図１】本発明における複合半導体素子の一例を示す断
面図である。
面図である。
【図２】本発明における複合半導体素子を作製する工程
図の一例を示す図である。
図の一例を示す図である。
【図３】本発明におけるモールドされた複合半導体素子
の上面図である。
の上面図である。
【図４】化合物半導体素子と集積回路とがワイヤで接続
された従来の複合半導体素子の上面図である。
された従来の複合半導体素子の上面図である。
１、６、１１ 集積回路
１ａ 回路が形成された基板
１ｂ 電極パッド
２、７、１２ 化合物半導体素子
２ａ 化合物半導体薄膜
３ 接着剤
４ 接続電極
５ 薄膜形成用基板
８、１３ リードフレーム
９、１４ ワイヤ
１０、１５ モールドパッケージ
Claims (5)
- 【請求項１】 化合物半導体素子と集積回路とが電気的
に接続されている複合半導体素子において、前記化合物
半導体素子が前記集積回路上に接着剤を介して接着され
ていることを特徴とする複合半導体素子。 - 【請求項２】 前記化合物半導体素子が、ＩｎＸ１Ｇａ
１−Ｘ１ＡｓＹ１Ｓｂ１−Ｙ１（０≦Ｘ１≦１、０≦Ｙ
１≦１）を活性層とするホール素子であること特徴とす
る請求項１に記載の複合半導体素子。 - 【請求項３】 化合物半導体素子と集積回路とが電気的
に接続されている複合半導体素子の製造方法において、
基板上に形成された化合物半導体薄膜を前記集積回路上
に接着剤を介して接着した後、前記基板を前記化合物半
導体薄膜から除去する工程を有することを特徴とする複
合半導体素子の製造方法。 - 【請求項４】 前記化合物半導体薄膜が、雲母基板上に
蒸着形成されたＩｎ Ｘ１Ｇａ１−Ｘ１ＡｓＹ１Ｓｂ
１−Ｙ１（０≦Ｘ１≦１、０≦Ｙ１≦１）であることを
特徴とする請求項３に記載の複合半導体素子の製造方
法。 - 【請求項５】 前記基板を前記化合物半導体薄膜から除
去した後、化合物半導体薄膜を所定の形状にエッチング
法により加工する工程と、その後、少なくとも集積回路
の電極パッド部上の接着剤を除去し、化合物半導体薄膜
と集積回路の電極パッドを導体薄膜で接続する工程を有
することを特徴とする請求項３又は４に記載の複合半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036017A JP4480318B2 (ja) | 2002-02-13 | 2002-02-13 | 複合半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036017A JP4480318B2 (ja) | 2002-02-13 | 2002-02-13 | 複合半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243646A true JP2003243646A (ja) | 2003-08-29 |
| JP4480318B2 JP4480318B2 (ja) | 2010-06-16 |
Family
ID=27778038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002036017A Expired - Fee Related JP4480318B2 (ja) | 2002-02-13 | 2002-02-13 | 複合半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4480318B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010090075A1 (ja) * | 2009-02-05 | 2010-08-12 | アルプス電気株式会社 | 磁気検出装置 |
| WO2014091714A1 (ja) * | 2012-12-14 | 2014-06-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
| JP2016070829A (ja) * | 2014-09-30 | 2016-05-09 | エスアイアイ・セミコンダクタ株式会社 | ホールセンサ |
| WO2016071370A1 (en) * | 2014-11-03 | 2016-05-12 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
| CN107210359A (zh) * | 2015-02-12 | 2017-09-26 | 旭化成微电子株式会社 | 传感器装置及其制造方法 |
| US20180100902A1 (en) * | 2014-11-03 | 2018-04-12 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
| CN113629184A (zh) * | 2021-08-06 | 2021-11-09 | 苏州矩阵光电有限公司 | 化合物半导体霍尔元件及其制备方法 |
| CN113745268A (zh) * | 2021-08-06 | 2021-12-03 | 苏州矩阵光电有限公司 | 单片集成霍尔电路 |
| CN113759296A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 磁阻传感器集成电路及其制造方法 |
| CN113758993A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 集成有阵列型霍尔元件的二维检测电路 |
| US11230471B2 (en) | 2016-02-05 | 2022-01-25 | X-Celeprint Limited | Micro-transfer-printed compound sensor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584991A (ja) * | 1981-07-01 | 1983-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH05175148A (ja) * | 1991-12-25 | 1993-07-13 | Murata Mfg Co Ltd | ＩｎＳｂ薄膜の転写形成方法 |
| JPH06209130A (ja) * | 1993-01-11 | 1994-07-26 | Matsushita Electron Corp | ＩｎＳｂ薄膜形成方法 |
| JPH09116207A (ja) * | 1995-10-18 | 1997-05-02 | Asahi Chem Ind Co Ltd | ホール素子とその製造方法 |
| JPH09223848A (ja) * | 1996-02-16 | 1997-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JPH11134045A (ja) * | 1997-10-27 | 1999-05-21 | Sharp Corp | 直流安定化電源装置 |
-
2002
- 2002-02-13 JP JP2002036017A patent/JP4480318B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584991A (ja) * | 1981-07-01 | 1983-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH05175148A (ja) * | 1991-12-25 | 1993-07-13 | Murata Mfg Co Ltd | ＩｎＳｂ薄膜の転写形成方法 |
| JPH06209130A (ja) * | 1993-01-11 | 1994-07-26 | Matsushita Electron Corp | ＩｎＳｂ薄膜形成方法 |
| JPH09116207A (ja) * | 1995-10-18 | 1997-05-02 | Asahi Chem Ind Co Ltd | ホール素子とその製造方法 |
| JPH09223848A (ja) * | 1996-02-16 | 1997-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JPH11134045A (ja) * | 1997-10-27 | 1999-05-21 | Sharp Corp | 直流安定化電源装置 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2010090075A1 (ja) * | 2009-02-05 | 2012-08-09 | アルプス電気株式会社 | 磁気検出装置 |
| WO2010090075A1 (ja) * | 2009-02-05 | 2010-08-12 | アルプス電気株式会社 | 磁気検出装置 |
| JPWO2014091714A1 (ja) * | 2012-12-14 | 2017-01-05 | 旭化成エレクトロニクス株式会社 | 磁気センサの製造方法 |
| WO2014091714A1 (ja) * | 2012-12-14 | 2014-06-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
| CN104170109A (zh) * | 2012-12-14 | 2014-11-26 | 旭化成微电子株式会社 | 磁传感器和磁传感器装置以及磁传感器的制造方法 |
| JP5676826B2 (ja) * | 2012-12-14 | 2015-02-25 | 旭化成エレクトロニクス株式会社 | 磁気センサの製造方法 |
| JP2016070829A (ja) * | 2014-09-30 | 2016-05-09 | エスアイアイ・セミコンダクタ株式会社 | ホールセンサ |
| JP2018500538A (ja) * | 2014-11-03 | 2018-01-11 | メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ | 磁界センサおよびその製造方法 |
| US11067643B2 (en) | 2014-11-03 | 2021-07-20 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
| CN107112414A (zh) * | 2014-11-03 | 2017-08-29 | 迈来芯科技有限公司 | 磁场传感器及其制作方法 |
| WO2016071370A1 (en) * | 2014-11-03 | 2016-05-12 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
| US20180100902A1 (en) * | 2014-11-03 | 2018-04-12 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
| US10620277B2 (en) | 2014-11-03 | 2020-04-14 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
| CN107112414B (zh) * | 2014-11-03 | 2020-12-29 | 迈来芯科技有限公司 | 磁场传感器及其制作方法 |
| CN107210359A (zh) * | 2015-02-12 | 2017-09-26 | 旭化成微电子株式会社 | 传感器装置及其制造方法 |
| US11230471B2 (en) | 2016-02-05 | 2022-01-25 | X-Celeprint Limited | Micro-transfer-printed compound sensor device |
| CN113629184A (zh) * | 2021-08-06 | 2021-11-09 | 苏州矩阵光电有限公司 | 化合物半导体霍尔元件及其制备方法 |
| CN113745268A (zh) * | 2021-08-06 | 2021-12-03 | 苏州矩阵光电有限公司 | 单片集成霍尔电路 |
| CN113759296A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 磁阻传感器集成电路及其制造方法 |
| CN113758993A (zh) * | 2021-08-06 | 2021-12-07 | 苏州矩阵光电有限公司 | 集成有阵列型霍尔元件的二维检测电路 |
| CN113629184B (zh) * | 2021-08-06 | 2024-08-23 | 苏州矩阵光电有限公司 | 化合物半导体霍尔元件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4480318B2 (ja) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11708264B2 (en) | Stacked-die MEMS resonator | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| CN102738067B (zh) | 半导体器件以及用于形成半导体封装的方法 | |
| EP1179844A2 (en) | Semiconductor packaging | |
| US8153480B2 (en) | Air cavity package for flip-chip | |
| US11410913B2 (en) | Multi-layer die attachment | |
| JP2006190987A (ja) | パッケージ構造とその製造方法 | |
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| TW201225245A (en) | Semiconductor package device with cavity structure and the packaging method thereof | |
| JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| US20240203919A1 (en) | Integrated circuit having exposed leads | |
| JP4467090B2 (ja) | 小型磁電変換素子とその製造方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| TWI612587B (zh) | 一種無基板半導體封裝製造方法 | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| JPH08222685A (ja) | マイクロパッケージ構造及びその製造方法 | |
| JPH08204250A (ja) | 半導体装置 | |
| JPH0462474B2 (ja) | ||
| JPH0462475B2 (ja) | ||
| JPH04259230A (ja) | 半導体装置の製造方法 | |
| JPH0471351B2 (ja) | ||
| JPH04215447A (ja) | 半導体集積回路装置の実装構造 | |
| JPH09275159A (ja) | 薄膜配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100312 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4480318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |