CN107112414B - 磁场传感器及其制作方法 - Google Patents

磁场传感器及其制作方法 Download PDF

Info

Publication number
CN107112414B
CN107112414B CN201580059296.7A CN201580059296A CN107112414B CN 107112414 B CN107112414 B CN 107112414B CN 201580059296 A CN201580059296 A CN 201580059296A CN 107112414 B CN107112414 B CN 107112414B
Authority
CN
China
Prior art keywords
technology
sensing element
semiconductor chip
magnetic sensing
source device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580059296.7A
Other languages
English (en)
Other versions
CN107112414A (zh
Inventor
C·肖特
M·梅特尔
C·鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axel leprint Co., Ltd
Melexis Technologies NV
Original Assignee
Melexis Technologies NV
X Celeprint Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Technologies NV, X Celeprint Ltd filed Critical Melexis Technologies NV
Publication of CN107112414A publication Critical patent/CN107112414A/zh
Application granted granted Critical
Publication of CN107112414B publication Critical patent/CN107112414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/077—Vertical Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92137—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于测量磁场的半导体芯片(100)。该半导体芯片包括磁感测元件(110)和电子电路(120)。磁感测元件(110)被安装在电子电路(120)上。磁感测元件与电子电路电连接。以第一技术和/或第一材料生产电子电路，而以不同于第一技术/材料的第二技术和/或第二材料生产磁感测元件。

Description

磁场传感器及其制作方法
技术领域
本发明涉及用于测量磁场的半导体芯片的领域。更具体而言，本发明涉及具有增加的灵敏度和/或速度的磁场传感器以及用于制作这样的传感器的方法。
发明背景
磁场传感器在本领域内是已知的。如今的微电子磁传感器通常以硅技术来被制成，因为这允许高级模拟和数字电路的成本高效、小型化及复杂集成。
然而，作为磁传感器的霍尔器件如果用硅制成则不会显示出高灵敏度。这是由电子的相对低(在室温下达到最大约1500cm2/Vs)的迁移率造成的。
为了满足对非常低的场(例如罗盘传感器)或非常高的速度(例如能够感测高频场的电流传感器)有效的感测任务的要求，传感器器件本身需要以不同的技术用不同的材料(例如GaAs、InSb、磁阻、量子阱等)来被制成。
使用这样的材料的现有解决方案是感测器件和集成电子器件的分立组合(其被并排地组装在承载板(例如，塑料封装的引线框架)上并且其接着通过引线接合进行互连)，或者它们被实现成在基板的顶部上生长的多层结构。在解决灵敏度和/或速度的问题的同时，这些结构由于不同的热膨胀系数而受到机械应力，从而导致可靠性问题和降级的传感器性能。此外，这样的器件通常比由硅制成的磁传感器要贵得多。
发明概述
本发明的各实施例的目的是提供具有良好的灵敏度和/或良好的速度(例如高于通过由硅制成的磁传感器可获得的灵敏度和/或速度)的磁传感器，及其制作的方法。
本发明的特定实施例的目的是提供一种以可靠的方式，优选地以适合用于高容量生产的低成本且可靠的方式来生产具有(例如在灵敏度和/或速度方面的)良好性能的化合物磁传感器的方法，以及如此生产出的化合物磁传感器。
本发明的特定实施例的目的是提供一种生产具有(例如在灵敏度和/或速度方面的)良好性能的化合物磁传感器的方法(其中感测器件以可靠的方式，优选地以适合用于大批量生产的低成本且可靠的方式来被安装在CMOS电路上)，以及如此生产出的化合物磁传感器。
上述目的通过根据本发明的各实施例的方法和设备来实现。
在第一方面，本发明提供一种用于测量磁场的混合半导体芯片，该半导体芯片包括磁感测元件和电子电路。磁感测元件被安装在电子电路上并与该电子电路电连接。电子电路以第一技术来生产并且包括第一材料，而磁感测元件以与第一技术不同的第二技术来生产并且包括与第一材料不同的第二材料。粘合剂层存在于磁感测元件与电子电路之间。
本发明的各实施例的一优点在于第一技术和/或材料可被用于实现电子电路，而另一技术/材料可被用于实现磁感测元件。
这允许以可能更成本高效和/或更可靠和/或更适合用于大批量生产的第一技术来生产电子电路。与此同时，这允许以更适合于感测元件的第二技术来生产感测元件。以这种方式，两个领域的优势可被组合。
此外，如果仅感测元件以第二材料生产，则第二材料上的感测元件的密度可高于如果电子电路(包括接合焊盘)也已经用第二材料被生产的情况。
半导体芯片可以是集成磁传感器，例如理想地适合用于测量弱磁场(诸如举例而言在罗盘中)、或用于测量电流、或用于测量位置(例如用于测量角电机位置)的传感器。
电子电路可包括用于从磁性元件读取值的读出电路，但也可包括其他电路，诸如举例而言用于处理所述信号(例如放大、数字化、校正偏移等)的处理电路和/或用于将表示磁场的值提供给输出和/或存储器(例如用于储存校准数据(诸如举例而言偏移值或温度校正值等))的读出电路。
在根据本发明的各实施例的半导体芯片中，第二材料可被选择成使得室温下的载流子迁移率在第二材料中比在第一材料中更高。
本发明的各实施例的一优点在于，当它通过第二技术以第二材料被实现时，磁感测元件中的载流子迁移率相比它通过第一技术以第一材料被实现的情况要更高。由于更高的迁移率，使用第二技术实现的磁传感器具有比当第一技术被用于实现磁传感器时的情况更高的灵敏度和/或更高的速度。因此，本发明的各实施例的一优点在于第二材料中的载流子迁移率高于第一材料中的载流子迁移率。
在根据本发明的各实施例的半导体芯片中，磁感测元件可包括至少一个霍尔传感器。
本发明的各实施例的一优点在于，磁传感器包括由第二材料制成的霍尔传感器或者就是由第二材料制成的霍尔传感器，该第二材料具有比电子电路的第一材料更高的载流子迁移率。该至少一个霍尔传感器可被实现成水平霍尔元件，但垂直霍尔元件也可被使用。使用多个霍尔传感器对于减少偏移噪声或者对于减少位置偏移误差等可能是有利的。
使用霍尔传感器而不是其他磁感测元件(诸如举例而言，磁阻元件)提供了一个优点，因为霍尔元件非常小，通常是几十微米的尺寸。与各向异性磁阻(AMR)技术相比，它们还提供了所施加的通量密度的标志。与巨磁阻(GMR)技术或隧道磁阻(TMR)技术相比，它们不需要在温度寿命内或在强寄生磁场中可降解的钉扎磁性层。
此外，霍尔元件具有更好的线性度和没有饱和及对带状设定(strap set)/复位脉冲来对磁阻材料进行去/再磁化的需求的更大的磁范围。
在根据本发明的各实施例的半导体芯片中，磁感测元件可具有小于5μm的厚度。
在本发明的各实施例中，通过使用牺牲层分割(sacrificial layersingulation)技术来制造感测元件可将霍尔元件制作得更薄。磁性元件的厚度可小于5μm，或甚至小于3μm，或甚至小于1μm。
在本发明的各实施例中，磁感测元件可以是量子阱霍尔传感器。作为磁感测元件的量子阱霍尔传感器利用两个半导体材料之间的异质结将电子限制到量子阱中。这些电子通过减轻电离杂质散射的有害影响而表现出比散装器件中的那些电子更高的迁移率。因此，更高的灵敏度可被获得。两个紧密地间隔的异质结界面可被用来将电子限制到矩形量子阱中。二维电子气(2DEG)内的载流子密度可通过选择材料和合金组分来被控制。
在根据本发明的各实施例的半导体芯片中，第二材料可包括砷化镓。
本发明的各实施例的一优点在于，GaAs(砷化镓)中的电子的最大迁移率在室温下为约8500cm2/Vs，然而例如硅中的电子的最大迁移率在室温下仅为约1500cm2/Vs。通过使用Ga-As作为第二材料，半导体芯片的灵敏度或速度与由硅制成的磁传感器相比可被提高。
在根据本发明的各实施例的半导体芯片中，第一材料可由硅制成。
本发明的各实施例的一优点在于，低成本CMOS技术可被用于电子电路，并且这可与用于磁感测元件的具有更高的电子迁移率的另外的技术进行组合。换言之：为了高级模拟和数字电路的成本高效、小型化及复杂集成，这允许组合两个领域的优势。
根据本发明的各实施例的半导体芯片可包括用于在电子电路与磁感测元件之间进行电连接的导电层。导电层可以是结构化分布层，其中该分布层例如通过选择性蚀刻来被构造。因此，分布层被构造成使得其可将源元件电连接到目标CMOS IC。这可能导致宽度通常在1和10μm之间的电线，但也可以更小或更宽。
优选地，分布层的厚度小于5.0μm，更优选地在1.0μm和2.0μm之间。这提供了这样的优点：其可以在不产生可靠性问题(例如由于弯曲中的裂纹以及由于金属分布层和下层材料(例如硅、SiO2、SiN、GaAs)的热膨胀系数之间的差异造成的机械力所生成的剥离)的情况下被制造。
根据本发明的各实施例的半导体芯片还可包括在分布层的顶部的铁磁层。在分布层的顶部添加铁磁层的一优点在于，这样的材料吸引磁场线。以这种方式，由磁感测元件感测到的磁场的强度可以以被动的方式(即，没有附加的功率)被增加。在灵敏度提升之后，该层还可将通量线从水平转换为垂直，以便它们可通过常规的水平霍尔元件来被感测到。铁磁层也被称为磁聚集器(magnetic concentrator)。优选地，磁聚集器是具有任何合适的形状及尺寸和厚度的集成磁聚集器(也称为“IMC”)。有关IMC的更多信息可例如在US20020021124中进行查阅。
铁磁层可被实现成胶合带(glued-on ribbon)或溅射材料，其接着被构造以获得最终形状。铁磁层可在基底层上被生长。各铁磁层可类似于RDL层，并因此可以是一个相同层，同时被重新用于互连和IMC工艺(以及用于凸块形成(bumping))
在第二方面，本发明提供一种制造用于测量磁场的半导体芯片的方法。该方法包括：
－使用第一技术以及第一材料在第一晶片上制造包括电子电路的至少一个目标器件；
－使用第二技术以及第二材料在第二晶片上制造包括磁感测元件的至少一个源器件，第二技术不同于第一技术，并且第二材料不同于第一材料，其中第二材料被选择成使得室温下在第二材料中的载流子迁移率比在第一材料中更高；
－通过至少执行一次以下步骤将至少一个目标器件转移到至少一个源器件：
－用粘合剂层覆盖目标器件的至少一个登陆区，源器件要被安装在该登陆区上；
－通过顺应性转移元件将至少一个源器件从第二晶片剥离；
－将至少一个源器件安置在目标器件的至少一个登陆区上；
－将转移印模从经安置的至少一个源器件剥离；以及
－将至少一个源器件电连接到目标器件。
该方法还可包括封装至少一个源器件以及至少一个目标器件，以形成经封装的半导体芯片。
本发明的各实施例的一优点在于，以第一技术(例如CMOS技术)被实现的目标器件可通过安装而不是通过外延生长来与通过第二技术(例如，GaAs、InSb)被实现的源器件进行组合。以这种方式，可以使用两种不同技术的优点，而没有热应力的缺点，从而得到更可靠的产品。
本发明的各实施例的一优点在于，源器件可被安装在目标器件上，并且它们可被电互连。
在根据本发明的各实施例的方法中，(带磁感测元件的)源器件通过被称为“转移印刷(transfer printing)”的技术而不是通过晶片接合被安装在(带电子电路的)目标器件上。
在晶片接合上使用转移印刷的主要优点在于，第一和第二晶片可具有不同的尺寸，而对晶片接合而言，优选地是第一和第二晶片具有相同的尺寸。在本发明的一示例性实施例中，第二晶片由GaAs制成。这些晶片具有6英寸的典型尺寸。第一晶片可由硅制成。在CMOS技术中，晶片的尺寸通常为8或12英寸。通过仅使用实际所需要的每个晶片的区域，而不是例如仅使用6英寸的硅晶片以便匹配Ga-As晶片的尺寸，两个晶片的表面可被最佳地使用。此外，不仅晶片，而且源和目标器件也可具有不同的尺寸，从而进一步增加了对两个晶片的表面区域的有效使用。
根据本发明的各实施例的方法的另一优点在于，源和目标部件之间的电互连可通过专用的经优化的后处理来作出，以确保可靠的低欧姆连接。典型的互连电阻在1-10欧姆范围内。这比霍尔传感器的电阻低2-3个数量级。
该方法的各实施例的另一优点在于，其允许源器件和目标器件通过不同的技术和处理时间来被独立地制作，不仅允许不同的过程被使用，而且允许源晶片的各部分比目标晶片各部分更小且间隔上更密，从而允许两个晶片的空间被最佳地使用。
本发明的各实施例的一优点在于，该安装和电气互连可以低成本、可靠地且高容量地来被完成。因此，一个优点在于，转移印刷在一个转移步骤中将数千个源器件移动到目标晶片的登陆上。此外，互连步骤可通过晶片批处理来被完成，使得目标晶片上的1000至100’000个器件都通过在半导体工业中被完善并因而被可靠地掌握的一个单一后处理来进行互连。
使用转移印刷将源器件移动到目标器件的本发明的各实施例具有的优点在于，霍尔传感器材料的生长衬底可被重新使用，因为在转移印刷期间，晶片不被切割并可被重新使用。这导致在InSb或InGaAs或InAs霍尔传感器上的显著的成本节省。使用转移印刷的一优点在于，可以微组装那些太小以致于无法使用标准技术来组装的元件。
使用转移印刷的一优点在于，可以微组装那些太薄以致于无法使用标准组装技术来组装的元件。
使用转移印刷的一优点在于，可以在源晶片上密集地制造元件，因为不要求预知供切割的大的街道。
本发明的各实施例的一优点在于，与当将目标器件外延地生长在源器件上时的情况相比，第一和第二材料之间的内置应力被减小或消除。彼此顶部的不同材料的外延生长可能导致由于不同的热膨胀系数造成的机械应力。该机械应力可能是可靠性问题和降级的系统性能的原因。
本发明的各实施例的一优点在于，第二晶片上的源器件相比第一晶片上的目标器件更小并且可更靠近彼此(更密)来被安置。因此，本发明的各实施例的一优点在于，第二晶片可被最大限度地用来生产源器件。
源器件可包括任何磁感测元件或者可以是任何磁感测元件，诸如霍尔传感器、磁阻传感器、量子阱霍尔传感器之类。
本发明的各实施例的一优点在于，即使第一和第二晶片具有不同的尺寸，源器件也可相对容易地被安装在目标器件上。
本发明的各实施例的一优点在于，源器件与目标器件之间的电连接可以是低欧姆的。用于磁场的半导体芯片的灵敏度可通过在源器件与目标器件之间提供低欧姆互连来被增加。
粘合剂层可以是光敏层。使用这样的层的一优点在于，其粘合强度可通过选择性地将粘合剂层暴露于电磁辐照来被选择性地改变。对这样的工艺步骤的使用例如在US2012/0314388中得到描述，其全部内容通过引用被并入本文。但是(其强度可被选择性地修改的)其他粘合剂也可被使用。使用转移印模来印刷可转移组件的步骤例如在WO2013/109593中得到描述，其全部内容通过引用被并入本文。封装的最后一步是常规的步骤，并且通常包括切割晶片以分离各个个体管芯、将每个管芯附接到引线框架、将引线框架的腿部结合到管芯上的连接点、用塑料封装来注塑成型。
根据本发明的各实施例的方法，将至少一个源器件电连接到目标器件的步骤可包括施加导电分布层。导电分布层可提供低欧姆的电互连，并且可以以可靠的方式被施加。使用分布层(也称为RDL)的一优点在于，用于凸块或引线结合的大量昂贵的焊盘可被避免。
根据本发明的各实施例的方法还可包括将铁磁层施加在导电分布层的顶部上的步骤。铁磁层也被称为集成磁聚集器。本发明的各实施例的一优点在于，由于集成磁聚集器的存在，所以用于磁场的半导体芯片的灵敏度可被提高。
在本发明的各实施例中，一旦转移印刷以及供接触的重新分布金属层的形成被完成，磁聚集器就被放在整个组装件的顶部上。
根据本发明的各实施例的方法还可包括附加的凸块形成工艺，其中导电分布层用作用于凸块形成工艺的重新分布层。
本发明的特别和优选方面在所附独立和从属权利要求中阐述。从属权利要求中的技术特征可以与独立权利要求的技术特征以及其他从属权利要求的技术特征适当地结合，而不仅仅是其在权利要求中明确阐明的那样。
本发明的这些以及其他方面从下文所描述的实施例中将变得显而易见并且将参考这些实施例来进行阐明。
附图说明
图1提供了根据本发明的一实施例的包括以第一技术来生产的磁感测元件以及以第二技术来生产的电子电路的半导体芯片的示意性垂直横截面。
图2例示了根据本发明的一实施例的可被用于制造图1的半导体芯片的方法。
图3(a)至(h)例示了作为根据本发明的一实施例的用于制造半导体芯片的方法的一部分的包括对应的中间产品的第一系列步骤。
图4(a)至(c)例示了作为根据本发明的一实施例的用于制造半导体芯片的方法的一部分的包括对应的中间产品的第二系列步骤。
图5(a)至(c)例示了作为根据本发明的一实施例的用于制造半导体芯片的方法的一部分的包括对应的中间产品的第三系列步骤。
这些附图只是示意性而非限制性的。在附图中，出于说明目的，将某些元素的尺寸放大且未按比例绘出。
权利要求中的任何附图标记不应被解释为限制范围。
在不同的附图中，相同的附图标记指相同或相似的元件。
说明性实施例的详细描述
虽然将关于具体实施例并参考特定附图描述本发明，但是本发明不限于此而仅由权利要求来限定。所示附图只是示意性而非限制性的。在附图中，出于说明目的，将某些元素的尺寸放大且未按比例绘出。尺寸和相对尺寸并不对应于为实践本发明的实际缩减。
此外，在说明书中且在权利要求中的术语“第一”、“第二”等等用于在类似的元件之间进行区分，并且不一定用于临时地、空间地、以排序或以任何其他方式描述顺序。应该理解，如此使用的这些术语在合适环境下可以互换，并且在此描述的本发明的实施例能够以除了本文描述或示出的之外的其他顺序来操作。
此外，在说明书中且在权利要求中的术语“顶部”、“底部”等等用于描述性的目的并且不一定用于描述相对位置。应该理解，如此使用的这些术语在合适环境下可以互换，并且在此描述的本发明的实施例能够以除了本文描述或示出的之外的其他顺序来操作。
应当注意，权利要求中所使用的术语“包括”不应被解释为限于此后列出的手段；它不排除其他元件或步骤。它由此应当被解释为指定存在所声明的特征、整数、如所称谓的步骤或组件，但是不排除存在或添加一个或多个其他特征、整数、步骤或组件、或者它们的组。因此，措词“一种包括装置A和B的设备”的范围不应当被限定于仅由组件A和B构成的设备。这意味着该设备的唯一与本发明有关的组件是A和B。
本说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。由此，短语“在一个实施例中”或“在实施例中”在贯穿本说明书的各个地方的出现不一定都引用相同的实施例，但是可以如此。此外，在一个或多个实施例中，具体特征、结构、或者特性可以任何合适的方式组合，如根据本公开对本领域普通技术人员将是显而易见的。
类似地，应当领会在本发明的示例性实施例的描述中，出于流线型化本公开和辅助对各个发明性方面中的一个或多个发明性方面的理解的目的，本发明的各个特征有时被一起归组在单个实施例、附图、或者其描述中。然而，这种公开方式不应被解释为反映了这样一种意图，即所要求保护的发明需要比各权利要求清楚记载的特征要多的特征。相反，如所附权利要求书所反映，创造性方面存在于比单个先前已公开实施例的所有特征少的特征中。因此，详细描述之后的权利要求由此被明确地结合到该详细描述中，其中每一项权利要求本身代表本发明的单独实施例。
此外，尽管此处描述的一些实施例包括其他实施例中所包括的一些特征但没有其他实施例中包括的其他特征，但是不同实施例的特征的组合意图落在本发明的范围内，并且形成如本领域技术人员所理解的不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均可以任何组合来使用。
在本文中所提供的描述中，大量具体细节得到阐述。然而，应当理解可在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，为了不混淆对本说明书的理解，未详细地示出熟知的方法、结构和技术。
在根据本发明的各实施例中，当提到“技术”或“半导体技术”时，指的是例如硅CMOS技术，或者诸如III-V半导体技术(例如砷化镓、锑化铟、磷化铟、氮化镓)等的化合物半导体技术。所使用的材料可以是具有高电子迁移率的材料，诸如石墨烯和具有高电子迁移率的其他二维材料。所使用的技术可以是磁阻技术。
在本发明的各实施例中，当提到第一技术时，指的是通常处理第一材料的技术。在本发明的各实施例中，当提到第二技术时，指的是通常处理第二材料的技术。因此，第一材料与第二材料的不同之处在于，在另一种材料上的一种材料的外延生长将导致两者之间的结构失配和/或热应力。
在第一方面，本发明涉及用于测量磁场的半导体芯片100。半导体芯片包括例如用于测量垂直或平行地导向其上表面的磁场分量的强度的磁感测元件110，以及用于读出测得的强度并且任选地用于进一步处理读出值的电子电路120。进一步的处理可包括对信号的放大和/或滤波。其还可包括若干信号通道的偏移减少、线性化和代数组合。进一步的处理通常可包括模拟或数字电子器件可提供的任何信号处理。根据本发明的各实施例，磁感测元件110被安装在电子电路120上，并且磁感测元件110与电子电路120电连接。在本发明的各实施例中，以第一技术(例如使用硅衬底的CMOS技术)使用第一材料来生产电子电路120。
在本发明的各实施例中，以第二技术使用第二材料来产生磁感测元件110。第二技术/第二材料可以是诸如III-V半导体技术(例如GaAs、InSb、InGaAs、InGaAsSb、InAs)的化合物半导体技术。磁感测元件110可例如是磁阻元件、霍尔传感器或量子阱霍尔传感器。因此，本发明的各实施例的一优点在于，在磁传感器110中的电子迁移率比如果其使用第一技术/材料来被实现的情况要高。
在本发明的一示例性实施例中，用于测量磁场的半导体芯片100可被用作罗盘传感器。因此，一个优点在于，对于磁感测元件110，使用具有更高载流子迁移率的技术而不是被用于制作电子电路120的技术。其结果是具有针对磁场的更高的灵敏度的半导体芯片可被制成，这对于例如当其被用作罗盘传感器时是有利的。例如，与Si(1400cm2/Vs)相比，GaAs中的载流子迁移率高5倍(8000cm2/Vs)。因此，GaAs霍尔器件的灵敏度比硅霍尔器件的灵敏度高约5倍。
在本发明的另一示例性实施例中，用于测量磁场的半导体芯片100被用作电流传感器。因此，导体周围由通过所述导体的电流生成的磁场被测量。本发明的各实施例的优点在于，磁感测元件110以与电子电路120不同的技术/由与电子电路120不同的材料来被制成。因此，磁感测元件110的技术/材料(例如Ga-As)被选择成使得其具有与被用于电子电路120的技术/材料(例如硅)中的载流子迁移率相比更高的载流子迁移率。这允许以比如果以第一技术/第一材料(例如硅)实现磁传感器的情况更高的频率来测量电流。第一技术可例如是硅CMOS技术，因为这是高度可靠且成本高效的技术。
在本发明的各实施例中，磁感测元件110是霍尔传感器。在本发明的各实施例中，磁感测元件110是霍尔传感器。量子霍尔传感器可例如以III-V技术来被生产，并且包括夹在两层砷化镓铝之间的砷化镓层。量子霍尔传感器可替代地包括夹在两层砷化镓铝之间的砷化铟镓层。
在本发明的各实施例中，第二材料具有至少一种不能用第一材料来实现的期望性质。在本发明的各实施例中，第二材料具有比第一材料更高的电子迁移率(例如，第一材料是硅，而第二材料是高电子迁移率材料(诸如GaAs、InSb、InAs、InGaAs、InGaAsSb、InP))。
在本发明的各实施例中，第一材料可例如是硅。使用硅具有的优点在于，标准CMOS技术可被使用，并且使用砷化镓具有与硅相比更高的载流子迁移率的优点。以这种方式，两种技术的优点可被组合。
在本发明的各实施例中，半导体芯片100包括导电分布层150。该分布层150形成电子电路120与磁感测元件110之间的电连接。在本发明的各实施例中，分布层具有5μm的最大厚度。分布层可由半导体布线领域中已知的任何普通金属制成，例如：Al、AlCu、AlCuSi、W、Cu、Au、Ag、Ti、Mo等。
在本发明的各实施例中，半导体芯片100还任选地包括在分布层150的顶部上的铁磁层(也被称为集成磁聚集器)。这样的层吸引磁场线，并且可被用于增加由传感器测得的场强，从而更进一步提高灵敏度。铁磁层的厚度可以在1和50um之间变化，优选地在10和20um之间变化。铁磁层的尺寸和形状可与产品要求适配。对于低场使用，层的厚度通常较大(>200μm)，以展现出强的磁增益。由于感测元件通常很小(<100μm)，所以铁磁层在混合传感器的顶部上的末端处被处理。集成磁聚集器(IMC)可以不直接位于磁感测元件(例如GaAs霍尔板)的顶部，因为IMC可以比磁感测元件本身大得多。在本发明的一示例性实施例中，一系列四个磁感测元件(例如，具有30μm的尺寸的霍尔元件)可被分布在400μm尺寸的IMC盘的边缘下方以形成两个用于磁式角度传感器的正交轴。
在本发明的各实施例中，半导体芯片进一步任选地包括磁聚集器，也被称为IMC(集成磁聚集器)。通过添加磁聚集器，磁感测元件处的磁场线的密度可被增加。这导致磁通密度的放大。可使用电镀工艺或使用微组装技术来形成IMC。IMC可例如通过使用弹性体印模的转移印刷来被放置在半导体芯片上。在本发明的一示例性实施例中，IMC是
Figure BDA0001282973680000121
图1给出了根据本发明的各实施例的半导体芯片的垂直横截面的示意图。该图示意性地示出了磁感测元件110(优选地由GaAs制成)以及电子电路120(优选地由硅制成)。为了简化该图，仅部分地示出了磁感测元件110和电子电路120。仅这些部件被示出，其是展示磁感测元件110被安装在电子电路120上以及展示磁感测元件110与电子电路120电连接所需要的。磁感测元件110与电子电路120之间的电连接150在图1中被示出。以第一技术和/或第一材料生产电子电路，而以不同于第一技术/材料的第二技术和/或第二材料生产磁感测元件。图1还示出了与磁感测元件110及与电子电路120接触的分布层150。该分布层150提供电子电路120与磁感测元件110之间的电连接。
在本发明的各实施例(未示出)中，铁磁层可任选地存在于分布层150的顶部上。
在第二方面，本发明提供了一种用于制造用于测量磁场的半导体芯片100的方法200，其中高迁移率磁传感器110与使用不同技术和材料生产的电子电路120组合，从而得到半导体芯片100。因此，所得到的半导体芯片100是化合物(混合)磁传感器100。
在本发明的各实施例中，高迁移率磁感测元件110(也被称为或者是在第二晶片310上被实现的“源器件”的一部分)使用被称为“转移印刷”的技术(诸如举例而言在WO2012018997A2中得到描述)被安置在电子电路120(也被称为或者是在第一晶片130上的“目标器件”的一部分)上。
电子电路120可被实现在CMOS晶片上的硅芯片上。在本发明的各实施例中，包括磁感测元件110和电子电路120的化合物半导体芯片100通过转移印刷来被实现。
图2示出了说明用于制造用于测量磁场的半导体芯片的方法200的步骤的流程图，包括以下步骤：
－使用第一技术/第一材料在第一晶片130上制造至少一个目标器件(包括电子电路120磁性元件110)的步骤205，
－使用第二技术/第二材料在第二晶片310上制造至少一个源器件(包括磁感测元件110)的步骤210，其中第二材料的载流子迁移率高于第一材料的载流子迁移率(在室温下测得)，
－用粘合剂层覆盖目标器件的至少一个登陆区的步骤215，源器件要被安装在该登陆区上，
－通过顺应性转移元件将至少一个源器件从第二晶片剥离的步骤220，
－将至少一个源器件安置在目标器件的至少一个登陆区上的步骤225，
－从至少一个源器件剥离转移印模的步骤230；
－将至少一个源器件电连接到目标器件的步骤235。
该方法通常还将包括封装至少一个源器件以及至少一个目标器件以形成半导体芯片100的步骤。
取决于源晶片上的磁性元件110的尺寸和位置以及目标晶片上的电子电路120的尺寸和位置，将至少一个(通常多个)源器件转移到目标晶片的步骤220至230可能不得不重复多次，如虚线箭头所指示。
当然，步骤205和210中的两个晶片的制造可并行地或者以相反的顺序来被执行。
在本发明的各实施例中，第二晶片具有比第一晶片中的载流子迁移率更高的载流子迁移率。
图3例示了根据本发明的一实施例的不同的工艺步骤。对于每个工艺步骤，中间产品被示出。中间产品通过它们的垂直横截面来被例示出。
在本发明的各实施例中，源器件较小，而因此可以使第二晶片上的源器件的密度高于第一晶片上的目标器件的密度。在这些实施例中，源器件在多个步骤中被放置在目标器件上。这在图3中被例示出，其中根据本发明的一实施例的方法步骤被重复，直到所有目标器件都被覆盖。
在本发明的一示例性实施例中，第二晶片310中的源器件110可以是具有尺寸为几十微米的霍尔板。目标器件120(例如包括接合焊盘)在第一晶片130上被制成并且可具有几百微米的尺寸。因此，源器件的有效数量比第一晶片上的目标器件高至少一个数量级。源器件的有效数量可高于100k，优选地高于1M片/晶片。提高第二晶片上的源器件的密度降低了每个源器件的晶片成本(例如GaAs成本)。
在图3(a)右侧所示的步骤205中，目标器件120在第一晶片130上被制造。这可例如通过CMOS工艺来完成。这样的目标器件可以是电子电路。
在图3(a)右侧所示的步骤210中，源器件在第二晶片310上被制造。这可例如通过III-V工艺(例如GaAs)来完成。根据本发明的各实施例，在室温下测得的源器件的载流子迁移率高于目标器件的载流子迁移率。
在步骤215(未示出)中，其上要安装源器件的目标器件的区域(即登陆区)用粘合剂层来覆盖。该步骤在图3中未被例示出。
在图3(b)至(d)所示的步骤220中，通过顺应性转移元件320将一个或多个源器件110从第二晶片310剥离。在图3(b)中，例示了将印模降低到第二晶片310上。在图3(c)中，例示了将源器件110粘合到转移印模320。在图3(d)中，例示了源器件110的剥离。
在图3所例示的示例中，第二晶片310上的源器件的密度比第一晶片130上的目标器件的密度更高。因此，仅一些经选择的源器件被剥离，其中该选择使得每个所选的源器件具有在对应的位置上的目标器件。这在图3(d)中被例示出。
在图3(e)和(f)所例示的下一步骤225中，源器件110被安置在目标器件120的登陆区上。因此，它们首先被转移到第一晶片130。这在图3(e)中被例示出。接下来，它们被印模在目标晶片上，如图3(f)所例示的。
在图3(g)所例示的下一步骤230中，将转移印模320从源器件剥离，从而将源器件110留在目标器件120上。可以重复步骤220、225、230(以及任选地还有步骤215)，直到期望数量的源器件被安置在所选的目标器件上。其可能的结果在图3(h)中被示出，在左列中示出了一个余留的源器件110，而在右列中示出了被安置在每个目标器件120上的源器件。
在本发明的各实施例中，用于制造用于测量磁场的半导体芯片100的方法包括将至少一个源器件电连接到目标器件的步骤235。在本发明的各实施例中，例如RDL形式的导电分布层150可被施加以获得至少一个源器件与至少一个目标器件之间的电连接。
在本发明的各实施例中，铁磁层被施加在先前所施加的导电分布层150(未示出)的顶部上。因此，导电分布层用作供施加铁磁层的基底层。
在本发明的各实施例中，源器件在步骤205中被制造。因此，源器件用小焊盘来制造用以施加分布层。这些焊盘的面积小于50um，优选地小于10um。本发明的各实施例的一优点在于，在源器件上不要求用于凸块或引线接合的大的昂贵的焊盘，因为通过这样做可增加所述晶片上的器件的密度，并因此可从所述晶片获得更多的器件。
在本发明的各实施例中，方法200包括凸块形成工艺，其中导电分布层用作重新分布层用以凸块形成工艺。
图4例示了根据本发明的各实施例的附加的方法步骤和对应的中间产品。在图4(a)中，示出了多个半导体芯片的垂直横截面，其中每个半导体芯片包括被安装在目标器件120上的源器件110，其中目标器件被嵌入在第一晶片130中。
在本发明的各实施例中，源器件110是磁感测元件，而目标器件120是电子电路。在根据本发明的各实施例的方法步骤235中，源和目标器件被电连接在一起。其结果在图4(b)中被例示出，其中示出了将源器件110电连接到目标器件的分布层150。在下一步骤中，其结果如图4(c)所例示，半导体芯片100分割借助切割锯来被实施。
在图5中例示了根据本发明的各实施例的用于制造用于测量磁场的半导体芯片的附加的步骤。图5(a)示出了在将半导体芯片组装到引线框架140上之后，根据本发明的实施例的半导体芯片100的垂直横截面。图5(b)示出了将接合连接从分布层150添加到引线框架140之后的横截面。在本发明的各实施例中，半导体芯片100被组装进塑料封装。图5(c)示出了对半导体芯片100进行塑料封装之后的被封装在塑料封装510中的半导体芯片100的横截面。通过组合IMC基底层工艺、源元件到CMOS的电连接(通常经由再分配层来被完成)以及用于凸块形成或Cu支柱的重新分布层，可实现显著的成本节省。
根据本发明的各实施例的化合物磁场传感器可被用于例如位置传感器、旋转速度传感器、电流传感器或罗盘传感器。

Claims (12)

1.一种用于测量磁场的半导体芯片(100)，所述半导体芯片包括磁感测元件(110)、电子电路(120)以及导电分布层，其中：
－所述磁感测元件(110)在被生产后被安装在所述电子电路(120)上，
－所述磁感测元件与所述电子电路电连接，
－并且其中所述电子电路(120)以第一技术来生产并且包括第一材料，而所述磁感测元件以与所述第一技术不同的第二技术来生产并且包括与所述第一材料不同的第二材料，并且其中粘合剂层存在于所述磁感测元件(110)与所述电子电路(120)之间，并且其中所述第一技术是CMOS技术并且所述第二技术是化合物半导体技术，并且
其中所述磁感测元件被提供有小于10μm的焊盘，并且其中所述导电分布层在所述磁感测元件与所述电子电路之间进行电连接。
2.根据权利要求1所述的半导体芯片(100)，其特征在于，所述第二材料被选择成使得室温下的载流子迁移率在所述第二材料中比在所述第一材料中更高。
3.根据前述权利要求中任一项所述的半导体芯片(100)，其特征在于，所述磁感测元件(110)包括至少一个霍尔传感器。
4.根据权利要求3所述的半导体芯片(100)，其特征在于，所述磁感测元件(110)具有小于5μm的厚度。
5.根据权利要求3所述的半导体芯片(100)，其特征在于，所述磁感测元件(110)是量子阱霍尔传感器。
6.根据权利要求1或2所述的半导体芯片，其特征在于，所述第二材料包括砷化镓。
7.根据权利要求1或2所述的半导体芯片，其特征在于，所述第一材料由硅制成。
8.根据权利要求1所述的半导体芯片(100)，其特征在于，还包括在所述导电分布层(150)的顶部上的铁磁层。
9.一种制造用于测量磁场的半导体芯片(100)的方法(200)，所述方法包括：
－使用第一技术以及第一材料在第一晶片上制造(205)包括电子电路(120)的至少一个目标器件，
－使用第二技术以及第二材料在第二晶片上制造(210)包括磁感测元件(110)的至少一个源器件，所述第二技术不同于所述第一技术，并且所述第二材料不同于所述第一材料，其中所述第一技术是CMOS技术并且所述第二技术是化合物半导体技术，其中所述第二材料被选择成使得室温下在所述第二材料中的载流子迁移率比在所述第一材料中更高，并且其中所述磁感测元件被提供有小于10μm的焊盘；
－通过至少执行一次以下步骤来将所述至少一个源器件转移到所述至少一个目标器件：
－用粘合剂层覆盖(215)所述目标器件的至少一个登陆区，所述源器件要被安装在所述登陆区上；
－通过顺应性转移元件来将所述至少一个源器件从所述第二晶片剥离(220)；
－将所述至少一个源器件安置(225)在所述目标器件的至少一个登陆区上；
－将转移印模从经安置的至少一个源器件剥离(230)；
－将所述至少一个源器件电连接(235)到所述目标器件。
10.根据权利要求9所述的方法，其特征在于，将所述至少一个源器件电连接到所述目标器件的步骤(235)包括施加导电分布层(150)。
11.根据权利要求10所述的方法，其特征在于，还包括在所述导电分布层(150)的顶部上施加铁磁层(240)的步骤。
12.根据权利要求10至11中的任一项所述的方法，其特征在于，还包括附加的凸块形成工艺，其中所述导电分布层用作用于所述凸块形成工艺的重新分布层。
CN201580059296.7A 2014-11-03 2015-11-03 磁场传感器及其制作方法 Active CN107112414B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1419515.0A GB2535683A (en) 2014-11-03 2014-11-03 Magnetic field sensor and method for making same
GB1419515.0 2014-11-03
PCT/EP2015/075646 WO2016071370A1 (en) 2014-11-03 2015-11-03 Magnetic field sensor and method for making same

Publications (2)

Publication Number Publication Date
CN107112414A CN107112414A (zh) 2017-08-29
CN107112414B true CN107112414B (zh) 2020-12-29

Family

ID=52118591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059296.7A Active CN107112414B (zh) 2014-11-03 2015-11-03 磁场传感器及其制作方法

Country Status (7)

Country Link
US (1) US10620277B2 (zh)
EP (1) EP3216057B1 (zh)
JP (1) JP2018500538A (zh)
KR (1) KR20170093140A (zh)
CN (1) CN107112414B (zh)
GB (1) GB2535683A (zh)
WO (1) WO2016071370A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
US11230471B2 (en) 2016-02-05 2022-01-25 X-Celeprint Limited Micro-transfer-printed compound sensor device
EP3627575B1 (en) * 2018-09-19 2021-01-06 Melexis Technologies NV Integrated magnetic concentrator and connection
JP6927179B2 (ja) * 2018-10-12 2021-08-25 Tdk株式会社 電気部品の積層体とその製造方法
EP3712630B1 (en) 2019-03-20 2021-04-28 LEM International SA Magnetic field sensor
US11237223B2 (en) 2019-07-24 2022-02-01 Texas Instruments Incorporated Magnetic flux concentrator for in-plane direction magnetic field concentration
CN118305711B (zh) * 2024-06-06 2024-08-06 浙江求是半导体设备有限公司 抛光机及抛光状态监测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081505A (en) * 1980-08-05 1982-02-17 Itt Ind Ltd Hall effect device
JPS57177583A (en) * 1981-04-14 1982-11-01 Int Standard Electric Corp Holl effect device
JPS584991A (ja) * 1981-07-01 1983-01-12 Matsushita Electric Ind Co Ltd 半導体装置
KR910002313B1 (ko) * 1985-05-10 1991-04-11 아사히가세이고오교 가부시끼가이샤 자전 변환소자
JP3558951B2 (ja) * 2000-03-16 2004-08-25 シャープ株式会社 磁気メモリ素子及びそれを用いた磁気メモリ
JP3540256B2 (ja) * 2000-07-25 2004-07-07 マイクロ・ダイヤモンド株式会社 単結晶ダイヤモンドをその先端に有したドリル
JP4936299B2 (ja) * 2000-08-21 2012-05-23 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 磁場方向検出センサ
US7547480B2 (en) 2005-10-28 2009-06-16 Everspin Technologies, Inc. Magnetic tunnel junction pressure sensors and methods
US20090137066A1 (en) * 2007-11-27 2009-05-28 Darren Imai Sensor for a magnetic memory device and method of manufacturing the same
EP2360489B1 (en) 2010-02-04 2013-04-17 Nxp B.V. Magnetic field sensor
US20110187360A1 (en) * 2010-02-04 2011-08-04 Maile Keith R Mri sensor based on the hall effect for crm imd applications
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
JP2011238881A (ja) * 2010-05-13 2011-11-24 Oki Data Corp 複合半導体素子、その製造方法、磁気センサ及び画像形成装置
US8664943B2 (en) 2010-07-07 2014-03-04 Asahi Kasei Microdevices Corporation Position detecting apparatus
WO2012018997A2 (en) 2010-08-06 2012-02-09 Semprius, Inc. Materials and processes for releasing printable compound semiconductor devices
US8934259B2 (en) * 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
JP6105898B2 (ja) * 2012-10-26 2017-03-29 旭化成エレクトロニクス株式会社 磁気センサ及びその製造方法
KR20140077590A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 홀 센서 및 그 제조 방법
US10790406B2 (en) * 2014-04-07 2020-09-29 Solaero Technologies Corp. Parallel interconnection of neighboring space-qualified solar cells via a common back plane
US10004433B2 (en) * 2014-07-07 2018-06-26 Verily Life Sciences Llc Electrochemical sensor chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法

Also Published As

Publication number Publication date
EP3216057A1 (en) 2017-09-13
GB2535683A (en) 2016-08-31
GB201419515D0 (en) 2014-12-17
KR20170093140A (ko) 2017-08-14
JP2018500538A (ja) 2018-01-11
CN107112414A (zh) 2017-08-29
US10620277B2 (en) 2020-04-14
US20170328962A1 (en) 2017-11-16
EP3216057B1 (en) 2020-12-30
WO2016071370A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
CN107112414B (zh) 磁场传感器及其制作方法
US10333055B2 (en) Methods for magnetic sensor having non-conductive die paddle
US20230057390A1 (en) Magnetic field sensor integrated circuit with integral ferromagnetic material
US11067643B2 (en) Magnetic field sensor and method for making same
KR101393682B1 (ko) 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치
JP6270900B2 (ja) 一体的強磁性材料を有する磁場センサ集積回路
US8362579B2 (en) Semiconductor device including a magnetic sensor chip
US10049969B1 (en) Integrated circuit
US20100276769A1 (en) Semiconductor device
US20090153138A1 (en) Sensor module and method for manufacturing a sensor module
KR20090125818A (ko) 집적 회로 패키지의 다중 몰딩을 위한 방법들 및 장치
JP6105898B2 (ja) 磁気センサ及びその製造方法
US11768230B1 (en) Current sensor integrated circuit with a dual gauge lead frame
JP2015090350A (ja) 磁気センサ及び磁気センサ装置、磁気センサの製造方法
US20210311140A1 (en) Magnetic field sensor and method for making same
US20230060219A1 (en) Packaged current sensor integrated circuit
EP3712630B1 (en) Magnetic field sensor
US12050236B2 (en) Current sensor
US20190067562A1 (en) Signal isolator having interposer
US11791283B2 (en) Semiconductor device packaging warpage control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Patterson deleau Belgium

Patentee after: MELEXIS TECHNOLOGIES N.V.

Patentee after: Axel leprint Co., Ltd

Address before: Patterson deleau Belgium

Patentee before: MELEXIS TECHNOLOGIES N.V.

Patentee before: X-celiplint Co., Ltd