JP2018500538A - 磁界センサおよびその製造方法 - Google Patents

磁界センサおよびその製造方法 Download PDF

Info

Publication number
JP2018500538A
JP2018500538A JP2017522198A JP2017522198A JP2018500538A JP 2018500538 A JP2018500538 A JP 2018500538A JP 2017522198 A JP2017522198 A JP 2017522198A JP 2017522198 A JP2017522198 A JP 2017522198A JP 2018500538 A JP2018500538 A JP 2018500538A
Authority
JP
Japan
Prior art keywords
semiconductor chip
magnetic sensor
sensor element
source device
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017522198A
Other languages
English (en)
Inventor
クリスチャン・ショット
マシュー・マイトル
クリストファー・バウアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Celeprint Ltd
Original Assignee
X Celeprint Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Celeprint Ltd filed Critical X Celeprint Ltd
Publication of JP2018500538A publication Critical patent/JP2018500538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/077—Vertical Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92137—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

磁界を測定するための半導体チップ（１００）。半導体チップは、磁気センサ素子（１１０）および電子回路（１２０）を含む。磁気センサ素子（１１０）は、電子回路（１２０）の上に取り付けられる。磁気センサ素子は、電子回路に電気的に接続される。電子回路は、第１技術および／または第１材料で製造され、磁気センサ素子は、第１技術／材料と異なる第２技術および／または第２材料で製造される。

Description

本発明は、磁界を測定するための半導体チップの分野に関する。特に、本発明は、感度および／または速度が増加した磁界センサおよびそのようなセンサを製造するための方法に関する。
磁界センサは、当技術分野において公知である。今日のマイクロ電子工学の磁気センサは、典型的には、シリコン技術で作られるが、なぜなら、これは、高度なアナログ回路およびデジタル回路の、費用対効果が高い、小型で複雑な集積を可能にするからである。
しかしながら、磁気センサのようなホールデバイスは、シリコンで作られた場合、高い感度を示さない。これは、比較的低い電子の移動度に起因するが、それは室温で最大約１５００ｃｍ２／Ｖｓに達する。
非常に低い場（例えば、コンパスセンサ）または非常に高い速度（例えば、高周波数の場を検知することができる電流センサ）で動作する検知タスクの要求を満たすためには、センサデバイス自体が、例えばＧａＡｓ、ＩｎＳｂのような異なる材料、磁気抵抗、量子井戸またはその他を用いる、異なる技術で製造される必要がある。
このような材料を使用する既存の解決策は、センサデバイスおよび集積電子機器の個別の組合せのいずれかであるが、これらは、キャリアプレートの、例えばプラスチックパッケージのリードフレームの上に並んで組み立てられ、次に、ワイヤボンディングによって相互接続されるか、または、基板の上に成長した多層構造として実装される。感度および／または速度の問題に対処する一方、これらの構造は、熱膨張の異なる係数に起因する機械的応力の影響を受け、信頼性の問題および劣化したセンサ性能につながる。更に、そのようなデバイスは、典型的には、シリコンから製造された磁気センサよりもはるかに高価である。
本発明の具体例の目的は、良好な感度および／または良好な速度、例えば、シリコン製の磁気センサによって得られるよりも高い感度および／または速度を有する磁気センサ、およびその製造方法を提供することである。
本発明の特定の具体例の目的は、信頼性のある方法で、好適には大量生産に適した低コストかつ信頼性のある方法で、（例えば、感度および／または速度の点で）良好な性能を有する化合物磁気センサを製造する方法と、そのようにして製造された化合物磁気センサと、を提供することにある。
本発明の特定の具体例の目的は、（例えば、感度および／または速度の点で）良好な性能を有する化合物磁気センサを製造し、それによって信頼性のある方法で、好適には大量生産に適した低コストかつ信頼性のある方法で、センサデバイスがＣＭＯＳ回路に取り付けられる方法と、そのようにして製造された化合物磁気センサと、を提供することにある。
本発明の具体例に係る方法およびデバイスによって、上記の目的は達成される。
第１態様では、本発明は、磁界を測定するためのハイブリッド半導体チップを提供し、半導体チップは、磁気センサ素子および電子回路を含む。磁気センサ素子は、電子回路上に取り付けられ、および電子回路に電気的に接続される。電子回路は、第１技術で製造され、かつ第１材料を含み、磁気センサ素子は、第１技術とは異なる第２技術によって製造され、かつ第１材料とは異なる第２材料を含む。接着層は、磁気センサ素子と電子回路との間に存在する。
本発明の具体例の利点は、第１技術および／または材料が、電子回路を実装するために使用でき、他の技術／材料が、磁気センサ素子を実装するために使用できることである。
これは、電子回路を第１技術で製造することを可能にする。この第１技術は、費用対効果がより大きく、および／またはより信頼でき、および／またはより大量生産に適している。同時に、よりセンサ素子に適した第２技術でセンサ素子を製造することができる。このようにして、双方の世界の利点を組み合わせることができる。
更に、センサ素子のみが第２材料で製造された場合は、電子回路（ボンディングパッドを含む）も第２材料で製造された場合より、第２材料上のセンサ素子の密度は、高くなる。
半導体チップは、理想的に、（例えばコンパスの中の）弱い磁界を測定するのに適した、または電流を測定するのに適した、または位置を測定するのに適した、例えばモータの角度位置を測定するのに適した集積磁気センサであってもよい。
電子回路は、磁気素子からの値を読み出すための読み出し回路を含んでもよいが、例えば前記信号を処理する（例えば、増幅、デジタル化、オフセット補正など）ための処理回路、および／または磁界を表す値を出力に提供するための読み出し回路、および／または例えばオフセット値または温度補正値などの較正データを格納するためのメモリなどの他の回路をも含んでもよい。
本発明の具体例に係る半導体チップでは、第２材料は、室温における第２材料の中のキャリア移動度が、第１材料の中のものよりも高いように選択される。
本発明の具体例の利点は、磁気センサ素子の中のキャリア移動度が、磁気センサが第２技術によって第２材料の中に実装された場合の方が、第１技術によって第１材料の中に実装された場合に比べて高いことである。より高い移動度のため、第２技術を使用して実装された磁気センサは、磁気センサの実装に対して第１技術が使用された場合より高い感度および／または高い速度を有する。したがって、本発明の具体例の利点は、第２材料の中のキャリア移動度が、第１材料の中野キャリア移動度より高いことである。
本発明の具体例に係る半導体チップでは、磁気センサ素子は、少なくとも１つのホールセンサを含んでもよい。
本発明の具体例の利点は、磁気センサが、電子回路の第１材料より高い移動度を有する第２材料から成るホールセンサを含み、またはそのホールセンサであることである。少なくとも１つのホールセンサは、水平ホール素子として実装されてもよいが、垂直ホール素子もまた使用されてもよい。複数のホールセンサを使用することは、オフセットノイズを減少させる点、または位置オフセットエラーを減少させる点などで有利であり得る。
例えば磁気抵抗素子などの他の磁気センサ素子ではなく、ホールセンサを使用することが有利であるが、それはなぜなら、ホール素子は非常に小さく、典型的には数十ミクロンのサイズであるからである。異方性磁気抵抗（ＡＭＲ）技術と比較して、ホール素子は、印加された磁束密度の極性を提供する。巨大磁気抵抗（ＧＭＲ）技術またはトンネル磁気抵抗（ＴＭＲ）技術と比較して、ホール素子は、温度寿命を超えると劣化し得る、または強い寄生磁界の中で劣化し得る固定磁性体層を必要としない。
更に、ホール素子は、より良好な直線性およびより大きな磁気範囲を有し、飽和およびセット／リセットパルスを固定して磁気抵抗材料を消・再磁化する必要はない。
本発明の具体例に係る半導体チップでは、磁気センサ素子は、５μｍ未満の厚さを有する。
本発明の具体例では、ホール素子は、犠牲層分離技術を用いてセンサ素子を製造することによって薄くすることができる。磁気素子の厚さは、５μｍより小さく、または更に３μｍより小さく、または更に１μｍより小さくてもよい。
本発明の具体例では、磁気センサ素子は、量子井戸ホールセンサであってもよい。磁気センサ素子としての量子井戸ホールセンサは、２つの半導体材料間のヘテロ接合を利用して、電子を量子井戸に閉じ込める。これらの電子は、イオン化された不純物の散乱の有害な影響を軽減することによって、バルクデバイスよりも高い移動度を示す。したがって、より高い感度を得ることができる。２つの密接に離間したヘテロ接合界面を用いて、電子を長方形の量子井戸に閉じ込めることができる。二次元電子ガス（２ＤＥＧ）内のキャリア密度は、材料および合金の配合を選択することによって制御することができる。
本発明の具体例に係る半導体チップでは、第２材料は、ガリウム砒素を含んでもよい。
本発明の具体例の利点は、ＧａＡｓ（ガリウム砒素）中の電子の最大移動度が、室温において約８５００ｃｍ２／Ｖｓであることである。一方、例えばシリコン中の電子の最大移動度は、室温において約１５００ｃｍ２／Ｖｓに過ぎない。ＧａＡｓを第２材料として使用することによって、半導体チップの感度または速度は、シリコンから成る磁気センサに比べて増加することができる。
本発明の具体例に係る半導体チップでは、第１材料は、シリコンから成ってもよい。
本発明の具体例の利点は、低コストのＣＭＯＳ技術を電子回路に使用することができることと、磁気センサ素子についてより高い電子の移動度を有する他の技術と組み合わせることができることである。これにより、双方の世界の利点を組み合わせることができる。すなわち、高度なアナログ回路とデジタル回路の費用対効果が高く、小型かつ複雑な集積が可能になる。
本発明の具体例に係る半導体チップは、電子回路と磁気センサ素子との間の電気的接続をするための導電性層を含んでもよい。導電性層は、構造化された分配層であってもよく、ここで分配層は、例えば選択的エッチングによって構造化される。これにより、分配層は、ソース素子をターゲットＣＭＯＳ ＩＣに電気的に接続することができるように構成される。これにより、典型的には１〜１０μｍの幅のワイヤが得られるが、より小さくまたは広くてもよい。
好適には、分配層の厚さは、５．０μｍ未満、より好適には１．０μｍ〜２．０μｍである。これは、例えばベンド内の亀裂による、および金属分配層の熱膨張係数とその下にある材料（例えばシリコン、ＳｉＯ２、ＳｉＮ、ＧａＡｓ）の熱膨張係数との間の差によって引き起こされる機械的な力によって生じるリフトオフによる、信頼性の問題を生じさせることなく製造できるという利点を提供する。
本発明の具体例に係る半導体チップは、分配層の上の強磁性体層を更に含む。分配層の上の強磁性体層を追加することの利点は、そのような材料は、磁力線を引き込むことである。このようにして、パッシブな方法で（すなわち、追加の電源なしに）、磁気センサ素子によって検知される磁界の強さを増加させることができる。感度増加の次に、層は、力線を水平から垂直に変換して、従来の水平ホール素子によって検知することもできる。強磁性体層は、磁気収束器とも呼ばれる。好適には、磁気収束器は、集積磁気収束器（「ＩＭＣ」としても知られている）であってもよく、これは適切な形状およびサイズおよび厚さを有する。ＩＭＣについてのより多くの情報は、例えばＵＳ２００２００２１１２４内で読むことができる。
強磁性体層は、接着されたリボンとして、またはスパッタ材料として実現することができ、それから構造化されて最終形状が得られる。強磁性体層は、ベース層上に成長させることができる。強磁性体層は、ＲＤＬ層に類似してもよく、したがって、１つの同じ層であり、相互接続およびＩＭＣプロセスに同時に（バンピングにも）再利用できる。
第２態様では、本発明は、磁界を測定するための半導体チップの製造方法を提供する。この方法は、
第１ウエハの上に、第１技術および第１材料を使用して、電子回路を含む少なくとも１つのターゲットデバイスを製造するステップと、
第２ウエハの上に、第２技術および第２材料を使用して、磁気センサ素子を含む少なくとも１つのソースデバイスを製造するステップであって、第２技術は、第１技術と異なるものであり、第２材料は、第１材料と異なるものであり、第２材料は、第２材料の中のキャリア移動度が、室温において、第１材料の中のキャリア移動度よりも高くなるように選択されるステップと、
ターゲットデバイスの少なくとも１つのランディング領域を接着層で覆うステップであって、そのランディング領域の上にはソースデバイスが取り付けられるステップ、
適合する転写要素によって、第２ウエハから少なくとも１つのソースデバイスをリフトオフするステップ、
ターゲットデバイスの少なくとも１つのランディング領域の上に、少なくとも１つのソースデバイスを配置するステップ、
配置された少なくとも１つのソースデバイスから転写スタンプをリフトオフするステップ、
を少なくとも１回実行することによって、少なくとも１つのターゲットデバイスを少なくとも１つのソースデバイスに転写するステップと、
少なくとも１つのソースデバイスをターゲットデバイスに電気的に接続するステップと、を含む。
この方法は、少なくとも１つのソースデバイスおよび少なくとも１つのターゲットデバイスをパッケージングして、パッケージされた半導体チップを形成するステップを更に含む。
本発明の具体例の利点は、エピタキシャル成長によってではなく取り付けることによって、第１技術（例えばＣＭＯＳ技術）で実装されたターゲットデバイスを、第２技術（例えばＧａＡｓ、ＩｎＳｂ）で実装されたソースデバイスと組み合わせることができることである。このようにして、熱応力の不利なしに、２つの異なる技術の恩恵を使用することができ、より信頼性のある製品を得ることができる。
本発明の具体例の利点は、ソースデバイスがターゲットデバイスの上に取り付けることができること、およびそれらが電気的に相互接続できることである。
本発明の具体例に係る方法では、（磁気センサ素子を有する）ソースデバイスは、ウエハボンディングによってではなく、「転写印刷（transfer printing）」と呼ばれる技術によって、（電子回路を有する）ターゲットデバイスの上に取り付けられる。
ウエハボンディングと比べて転写印刷を用いることの主要な利点は、第１および第２ウエハが異なるサイズとなることができることである一方、ウエハボンディングの場合、第１および第２ウエハは同じサイズであることが好ましい。本発明の例示的な具体例では、第２ウエハは、ＧａＡｓから成る。これらのウエハは、６インチの典型的なサイズを有する。第１ウエハは、シリコンから成ってもよい。ＣＭＯＳ技術では、ウエハのサイズは、典型的には８または１２インチである。ＧａＡｓウエハのサイズに合わせるために６インチのシリコンウエハのみを使用するのではなく、実際に必要とされる各ウエハの領域のみを使用することにより、両ウエハの表面を最適に使用することができる。更に、ウエハだけではなく、ソースおよびターゲットデバイスも異なる寸法を有することができ、両ウエハの表面積の効率的な使用を更に増加させる。
本発明の具体例に係る方法の更なる利点は、ソース部とターゲット部との間の電気的な相互接続を、専用の最適化された後工程によって行うことができ、信頼性のある低抵抗接続を保証することである。典型的な相互接続抵抗は、１〜１０オームの範囲である。これは、ホールセンサの抵抗より約２〜３桁低い。
この方法の具体例の更なる利点は、ソースデバイスおよびターゲットデバイスを、異なる技術および処理時間によって、独立して作製することができることであり、異なるプロセスが使用されるだけでなく、ソースウエハの部品がターゲットウエハ部品よりもずっと小さく、間隔を密にすることを可能にするので、両ウエハのスペースを最適に使用することができる。
本発明の具体例の利点は、この実装および電気的な相互接続が、低コストで、確実に、および大量に行うことができることである。したがって、転写印刷が、１回の転写ステップの中で、ターゲットウエハのランディング上に、何千ものソースデバイスを移動させることが利点である。更に、相互接続ステップは、ウエハバッチ処理によって行うことができ、ターゲットウエハ上の１０００〜１０００００個のデバイスが、１つの後工程によって全て相互接続される。ここで、この後工程は、半導体産業において十分に確立されており、したがって確実に習得されているものである。
転写印刷を使用してソースデバイスをターゲットデバイスへ移動させる本発明の具体例は、ホールセンサ材料の成長基板を再利用できる利点を有するが、それはなぜなら、転写印刷時、ウエハは、ダイシングされず、再利用できるからである。これにより、ＩｎＳｂまたはＩｎＧａＡｓまたはＩｎＡｓホールセンサのコストが大幅に節約される。転写印刷を使用する利点は、標準的な技術を用いて組み立てるには小さすぎる要素を微細に組み立てることができることである。
転写印刷を使用する利点は、標準的な技術を用いて組み立てるには薄すぎる要素を微細に組み立てることができることである。
転写印刷を使用する利点は、ソースウエハ上に素子を高密度で製造することができることであるが、それはなぜならダイシングのための大きなストリートを見越す必要がないからである。
本発明の具体例の利点は、ソースデバイス上にターゲットデバイスをエピタキシャル成長させる場合に比べて、第１および第２材料の間の内部応力（built-in stress）が低減されまたは除去されることである。互いの上部への異なる材料のエピタキシャル成長は、異なる熱膨張係数に起因する機械的応力につながり得る。この機械的応力は、信頼性の問題およびシステム性能の低下の原因となる可能性がある。
本発明の具体例の利点は、第２ウエハ上のソースデバイスが、第１ウエハ上のターゲットデバイスより小さく、互いにより近接して（より密に）配置できることである。したがって、本発明の具体例の利点は、第２ウエハを最大限に使用してソースデバイスを製造できることである。
ソースデバイスは、ホールセンサ、磁気抵抗センサ、量子井戸ホールセンサなどの磁気センサ素子を含んでもよく、または磁気センサ素子であってもよい。
本発明の具体例の利点は、第１および第２ウエハが異なるサイズであっても、ソースデバイスを、ターゲットデバイス上に比較的容易に取り付けることができることである。
本発明の具体例の利点は、ソースデバイスとターゲットデバイスとの間の電気的接続が、低抵抗であることができることである。ソースデバイスとターゲットデバイスとの間の低抵抗の相互接続を提供することによって、磁界についての半導体チップの感度を増加させることができる。
接着層は、感光性層であってもよい。このような層を使用する利点は、接着層を電磁放射線に選択的に露光させることによって、その接着の強度を選択的に変更できることである。このようなプロセスステップの使用は、例えばＵＳ２０１２／０３１４３８８に記載されており、その全体が参照により本明細書に組み込まれる。しかし、強度を選択的に変更することができる他の接着剤が使用されてもよい。転写スタンプを使用する転写可能な部品を印刷するステップは、例えばＷＯ２０１３／１０９５９３に記載されており、その全体が参照により本明細書に組み込まれる。パッケージングの最後のステップは、従来のステップであり、典型的には、ウエハをダイシングして個々のダイを分離し、各ダイをリードフレームに取り付け、リードフレームの脚部をダイ上の接続点に接合し、プラスチックパッケージで射出モールドすることを含む。
本発明の具体例に係る方法では、少なくとも１つのソースデバイスをターゲットデバイスに電気的に接続するステップは、導電性分配層を付着させることを含む。導電性分配層は、低抵抗の電気的相互接続を提供することができ、信頼性のある方法で付着させることができる。（ＲＤＬとしても知られている）分配層を使用する利点は、バンプまたはワイヤボンディングのための大きく高価なパッドを回避できることである。
本発明の具体例に係る方法は、導電性分配層の上に強磁性体層を付着するステップを更に含んでもよい。強磁性体層は、集積磁気収束器とも呼ばれる。本発明の具体例の利点は、磁界についての半導体チップの感度が、集積磁気収束器があることによって増加することができることである。
本発明の具体例では、一旦転写印刷および接触のための再分配金属層の形成が行われると、磁気収束器は、アセンブリ全体の上に置かれる。
本発明の具体例に係る方法は、追加的なバンピングプロセスを更に含み、導電性分配層は、バンピングプロセスの再分配層として機能する。
本発明の特定の好適な態様は、添付の独立請求項および従属請求項に記載されている。従属請求項の特徴は、独立請求項の特徴および他の従属請求項の特徴と適宜組み合わせられてもよく、単に請求項に明示的に記載されているものだけではない。
本発明のこれらの態様および他の態様は、以下に記載する具体例を参照して明らかになる。
本発明の具体例によって、第１技術で製造された磁気センサ素子と、第２技術で製造された電子回路と、を含む半導体チップの概略的な垂直断面図を提供する。 本発明の具体例に係る図１の半導体チップを製造するために使用される方法を示す。 付随する中間生成物を含む、本発明の具体例に係る半導体チップを製造するための方法の一部としての、（ａ）〜（ｈ）の第１の一連のステップを示す。 付随する中間生成物を含む、本発明の具体例に係る半導体チップを製造するための方法の一部としての、（ａ）〜（ｃ）の第２の一連のステップを示す。 付随する中間生成物を含む、本発明の具体例に係る半導体チップを製造するための方法の一部としての、（ａ）〜（ｃ）の第３の一連のステップを示す。
図面は、概略的なものに過ぎず、非限定的なものである。図では、要素のいくつかのサイズは、説明の目的のため、誇張され、縮尺通りに描かれていない場合がある。
特許請求の範囲の中の参照符号は、その範囲を限定するものとして解釈されるべきではない。異なる図の中で、同じ参照符号は、同じまたは類似の要素を示している。
本発明は、特定の具体例に関して、特定の図面を参照して説明されるが、本発明はそれに限定されず、特許請求の範囲によってのみ限定される。記載された図面は、概略的なものに過ぎず、非限定的なものである。図では、要素のいくつかのサイズは、説明の目的のため、誇張され、縮尺通りに描かれていない場合がある。寸法および相対的な寸法は、本発明の実施の実際の縮図に対応していない。
更に、説明の中および特許請求の範囲の中における第１（first）、第２（second）などの用語は、同様の要素の間を区別するために使用されるものであり、必ずしも時間的に、空間的に、順位付けて、または他の方法で、順序を説明するためのものではない。そのように使用された用語は、適切な状況下で交換可能であること、および本明細書に記載された本発明の具体例は、本明細書に記載または図示されている順序以外の順序で操作可能であることが理解されるべきである。
更に、説明および特許請求の範囲における上（top）、下（under）などの用語は、説明目的のために使用されるものであり、必ずしも相対的な位置を説明するためのものではない。そのように使用された用語は、適切な状況下で交換可能であること、および本明細書に記載された本発明の具体例は、本明細書に記載または図示されている方向以外の方向で操作可能であることが理解されるべきである。
注意されるべきことに、特許請求の範囲の中で使用される「含む（comprising）」の用語は、その後に列挙される手段に限定されるものとして解釈されるべきではなく、他の要素またはステップを排除するものではない。したがって、この用語は、記載された特徴、整数、ステップまたは構成要素の存在を特定するものとして解釈されるが、１つまたは複数の他の特徴、整数、ステップまたは構成要素、またはそれらの組の存在または追加を排除するものではない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本開示では、それは、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この明細書を通じて参照される「１つの具体例（one embodiment）」または「ある具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴が、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所にある「１つの具体例で（in one embodiment）」または「ある具体例で（in an embodiment）」の語句の表現は、必ずしも同じ具体例を表すものではないが、表すものであっても構わない。更に、特定の長所、構造、または特徴は、この開示から当業者にとって明らかなように、１つ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示的な具体例の記載中において、能率的に開示し、多くの発明の形態の１つ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその記載中にまとめられていると理解されるべきである。しかしながら、この開示の方法は、請求される発明が各請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈されるべきではない。むしろ、以下の請求項が表すように、発明の態様は、１つの記載された具体例の全ての長所より少なくなる。このように、詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここに記載されているいくつかの具体例は、他の具体例に含まれる以外のいくつかの特徴を含み、異なった具体例の長所の組合せは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組合せにおいても使用されることができる。
ここで提供される記載の中で、多くの特定の詳細が示される。しかしながら、本開示の具体例は、それらの特定の詳細がなくても実施され得ることが理解される。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
本発明の具体例において「技術」または「半導体技術」について述べている場合は、例えば、シリコンＣＭＯＳ技術について、または特にＩＩＩ−Ｖ半導体技術などの化合物半導体技術（例えば、ガリウム砒素、インジウムアンチモン、インジウムリン、ガリウム窒素）について述べている。使用される材料は、グラフェンおよび高い電子移動度を有する他の二次元材料などの高い電子移動度を有する材料であってもよい。使用される技術は、磁気抵抗技術であってもよい。
本発明の具体例において第１技術について述べている場合は、典型的には第１材料を処理する技術について述べている。本発明の具体例において第２技術について述べている場合は、典型的には第２材料を処理する技術について述べている。したがって、第１材料は、他方の材料上の一方の材料からのエピタキシャル成長が、両者の間の構造の不一致および／または熱応力をもたらすという意味では、第２材料とは異なる。
第１態様では、本発明は、磁界を測定するための半導体チップ１００に関する。半導体チップは、例えばその上面に垂直または平行に向けられた磁界成分の強度を測定するための磁気センサ素子１１０と、測定された強度を読み出すための、および選択的に読み出した値を更に処理するための電子回路１２０と、を含む。更なる処理は、信号の増幅および／またはフィルタリングを含むことができる。更なる処理は、オフセット低減、線形化、およびいくつかの信号チャネルの代数的組み合わせをも含む。更なる処理は、一般的に、アナログまたはデジタル電子機器が提供することができる信号処理を含むことができる。本発明の具体例によると、磁気センサ素子１１０は、電子回路１２０上に取り付けられ、磁気センサ素子１１０は、電子回路１２０に電気的に接続される。本発明の具体例では、電子回路１２０は、第１材料を使用する第１技術（例えば、シリコン基板を使用するＣＭＯＳ技術）で製造される。
本発明の具体例では、磁気センサ１１０は、第２材料を使用する第２技術で製造される。第２技術／第２材料は、ＩＩＩ−Ｖ半導体技術（例えば、ＧａＡｓ、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ、ＩｎＡｓ）などの化合物半導体技術であってもよい。磁気センサ素子１１０は、例えば、磁気抵抗素子、ホールセンサ、または量子井戸ホールセンサであってもよい。したがって、本発明の具体例の利点は、磁気センサ１１０内の電子移動度が、第１技術／材料を使用して実施される場合よりも高いことである。
本発明の例示的な具体例では、磁界を測定するための半導体チップ１００は、コンパスセンサとして使用されてもよい。したがって、磁気センサ素子１１０についての利点は、電子回路１２０を作製するために使用される技術よりも高いキャリア移動度を有する技術が使用されることである。その結果、磁界に関してより高い感度を有する半導体チップを作ることができ、これは、例えばコンパスセンサとして使用される場合に有利である。例えば、ＧａＡｓ内のキャリア移動度は、Ｓｉ（１４００ｃｍ２／Ｖｓ）に比べて５倍高い（８０００ｃｍ２／Ｖｓ）。したがって、ＧａＡｓホールデバイスの感度は、シリコンホールデバイスの感度の約５倍である。
本発明の別の例示的な具体例では、磁界を測定するための半導体チップ１００は、電流センサとして使用される。したがって、導体を通って流れる電流によって生み出される、導体の周辺の電界が測定される。本発明の具体例の利点は、磁気センサ素子１１０が、電子回路１２０と異なる技術で／異なる材料から、作られることである。したがって、磁気センサ素子１１０の技術／材料（例えばＧａＡｓ）は、電子回路１２０に使用される技術／材料（例えばシリコン）内のキャリア自由度に比べて、高いキャリア移動度を有するように選択される。このことは、磁気センサが第１技術で実装された場合よりも高い周波数の電流を計測することを可能にする。第１技術は、例えば、シリコンＣＭＯＳ技術であることができるが、それはなぜなら、信頼性が高く、費用対効果の高い技術であるからである。
本発明の具体例では、磁気センサ素子１１０は、ホールセンサである。本発明の具体例では、磁気センサ１１０は、量子井戸ホールセンサである。量子ホールセンサは、例えば、ＩＩＩ−Ｖ技術で製造され、２つのアルミニウムガリウム砒素の層の間に挟まれたガリウム砒素層を含み得る。代わりに、量子ホールセンサは、２つのアルミニウムガリウム砒素の層の間に挟まれたインジウムガリウム砒素層を含みうる。
本発明の具体例では、第２材料は、第１材料では達成することができない所望の性質のうちの少なくとも１つを有する。本発明の具体例では、第２材料は、第１材料より高い電子移動度を有する（例えば、第１材料はシリコンであり、第２材料は、ＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ、ＩｎＰなどの高電子移動度材料である）。
本発明の具体例では、第１材料は、例えばシリコンである。シリコンの使用は、標準的なＣＭＯＳ技術が使用できるという利点を有し、ガリウム砒素の使用は、シリコンに比べて高いキャリア移動度の利点を有する。このようにして、両技術の利点は、組み合わせることができる。
本発明の具体例では、半導体チップ１００は、導電性分配層１５０を含む。この分配層１５０は、電子回路１２０と磁気センサ素子１１０との間に電気的な接続を作る。本発明の具体例では、分配層は、最大で５μｍの厚さを有する。分配層は、特にＡｌ、ＡｌＣｕ、ＡｌＣｕＳｉ、Ｗ、Ｃｕ、Ａｕ、Ａｇ、Ｔｉ、Ｍｏなどの半導体配線の技術分野において周知の一般的な金属から成る。
本発明の具体例では、半導体チップ１００は、更に、選択的に、分配層１５０の上に、集積磁気収束器とも呼ばれる強磁性体層を含む。このような層は、磁力線を引き込み、センサによって測定される電界強度を増加させるために使用され、したがって、感度を更に高めることができる。強磁性体層の厚さは、１〜５０μｍの間、好適には１０〜２０μｍの間で変化してもよい。強磁性体層のサイズおよび形状は、製品要件に適合させられてもよい。低磁界用途では、層の厚さは、典型的には大きく（＞２００μｍ）、強い磁気ゲインを示す。センサ素子は、典型的には小さい（＜１００μｍ）から、強磁性体層は、ハイブリッドセンサ上の端部において加工される。集積磁気収束器（ＩＭＣ）は、磁気センサ素子（例えばＧａＡｓホールプレート）上に直接的に存在しなくてもよいが、それはなぜなら、ＩＭＣが、磁気センサ素子自体よりもはるかに大きいものとなることができるからである。本発明の例示的な具体例では、４つの磁気センサ素子（例えば、３０μｍのサイズのホール素子）の集まりは、４００μｍサイズのＩＭＣディスクの縁の下に配置され、磁気角度センサの２つの直交軸を形成してもよい。
本発明の具体例では、半導体チップは、更に、選択的に、ＩＭＣ（集積磁気収束器）としても知られている磁気収束器を含む。磁気収束器を追加することにより、磁気センサ素子における磁力線の密度を高めることができる。この結果、磁束密度が増幅する。ＩＭＣは、電気めっきプロセスを使用して、またはマイクロアセンブリ技術を使用して、形成されてもよい。ＩＭＣは、例えば、エラストマスタンプを使用する転写印刷によって、半導体チップ上に配置されてもよい。本発明の例示的な具体例では、ＩＭＣは、ＶＩＴＲＯＶＡＣ（登録商標）である。
図１は、本発明の具体例による半導体チップの垂直断面の概略的な図を与えている。図は、（好適にはＧａＡｓから成る）磁気センサ素子１１０および（好適にはシリコンから成る）電子回路１２０を概略的に示している。図を簡略化するために、磁気センサ素子１１０および電子回路１２０は、一部のみ示されている。磁気センサ素子１１０が電子回路１２０上に取り付けられていることと、磁気センサ素子１１０が電子回路１２０に電気的に接続されていることと、を示すために必要な部分のみが示されている。図１には、磁気センサ素子１１０と電子回路１２０との間の電気的接続部１５０が示されている。電子回路は、第１技術および／または第１材料で製造され、磁気センサ素子は、第１技術／材料とは異なる第２技術および／または第２材料で製造される。図１はまた、磁気センサ素子１１０および電子回路１２０に接触する分配層１５０をも示している。この分配層は、電子回路１２０と磁気センサ素子１１０との間の電気的接触を提供する。
本発明の具体例（図示せず）では、強磁性体層は、選択的に、分配層１５０の上に存在してもよい。
第２態様では、本発明は、磁界を測定するための半導体チップ１００を製造する方法２００を提供し、これにより、高移動度磁気センサ１１０が、異なる技術および材料を用いて製造された電子回路１２０と組み合わされ、半導体チップ１００が得られる。その結果として得られた半導体チップ１００は、化合物（またはハイブリッド）磁気センサ１００である。
本発明の具体例では、高移動度磁気センサ素子１１０（第２ウエハ３１０の上に実装された「ソースデバイス」とも呼ばれ、または「ソースデバイス」の一部である）は、例えばＷＯ２０１２０１８９９７Ａ２に記載されている「転写印刷」と呼ばれる技術を使用して電子回路１２０（第１ウエハ１３０の上の「ターゲットデバイス」とも呼ばれ、または「ターゲットデバイス」の一部である）の上に配置される。
電子回路１２０は、ＣＭＯＳウエハ上のシリコンチップの上に実装されてもよい。本発明の具体例では、磁気センサ素子１１０と電子回路１２０とを含む化合物半導体チップ１００は、転写印刷によって実現される。
図２は、磁界を測定するための半導体チップを製造する方法２００のステップを示すフローチャートを示しており、方法２００は、
第１ウエハ１３０の上に、第１技術／第１材料を使用して、（電子回路１２０を含む）少なくとも１つのターゲットデバイスを製造するステップ２０５と、
第２ウエハ３１０の上に、第２技術／第２材料を使用して、（磁気センサ素子１１０を含む）少なくとも１つのソースデバイスを製造するステップ２１０であって、（室温において計測された）第２材料のキャリア移動度が、第１材料のキャリア移動度より高いステップ２１０と、
その上にソースデバイスが取り付けられるターゲットデバイスのランディング領域のうちの少なくとも１つを接着層で覆うステップ２１５と、
適合する転写要素によって、第２ウエハから少なくとも１つのソースデバイスをリフトオフするステップ２２０と、
ターゲットデバイスの少なくとも１つのランディング領域の上に、少なくとも１つのソースデバイスを配置するステップ２２５と、
少なくとも１つのソースデバイスから転写スタンプをリフトオフするステップ２３０と、
少なくとも１つのソースデバイスをターゲットデバイスに電気的に接続するステップ２３５と、を含む。
この方法は、通常、少なくとも１つのソースデバイスおよび少なくとも１つのターゲットデバイスをパッケージングして半導体チップ１００を形成するステップをも含む。
ソースウエハ上の磁気素子１１０のサイズおよび配置と、ターゲットウエハ上の電子回路１２０のサイズおよび配置に依存して、少なくとも１つの、通常は複数の、ソースデバイスをターゲットウエハに転写するためのステップ２２０〜２３０は、破線の矢印によって示されているように、複数回繰り返されてもよい。
当然、ステップ２０５および２１０における双方のウエハの製造は、並行して、または逆の順序で実行されてもよい。
本発明の具体例では、第２ウエハは、第１ウエハ内のキャリア移動度より高いキャリア移動度を有する。
図３は、本発明の具体例に係る異なるプロセスステップを示している。各プロセスステップについて、中間生成物が示されている。中間生成物は、垂直断面によって示されている。
本発明の具体例では、ソースデバイスは、より小さく、したがって、第２ウエハ上のソースデバイスの密度は、第１ウエハ上のターゲットデバイスの密度よりも高くすることができる。これらの具体例では、ソースデバイスは、複数のステップでターゲットデバイス上に配置される。これは図３に示されており、本発明の具体例に係る方法のステップは、全てのターゲットデバイスが覆われるまで繰り返される。
本発明の例示的な具体例では、第２ウエハ３１０内のソースデバイス１１０は、数１０マイクロメートルのサイズのホールプレートであってもよい。ターゲットデバイス１２０（例えば、ボンディングパッドを含む）は、第１ウエハ上に作製され、数１００マイクロメートルのサイズを有してもよい。したがって、ソースデバイスの有効数は、第１ウエハ上のターゲットデバイスについてのものよりも少なくとも１桁大きい。ソースデバイスの有効数は、１０万（１００ｋ）個／ウエハを超えてもよく、好適には１００万（１Ｍ）個／ウエハを超えてもよい。第２ウエハ上のソースデバイスの密度が増加すると、ソースデバイス毎のウエハのコスト（例えばＧａＡｓのコスト）が減少する。
図３（ａ）の右に示されているステップ２０５では、ターゲットデバイス１２０は、第１ウエハ１３０の上に製造されている。これは例えばＣＭＯＳプロセスによって実行され得る。このようなターゲットデバイスは、電子回路であってもよい。
図３（ａ）の右に示されているステップ２１０では、ソースデバイスは、第２ウエハ３１０の上に製造される。これは例えばＩＩＩ−Ｖプロセス（例えばＧａＡｓ）によって実行され得る。本発明の具体例によると、室温において計測されたソースデバイスのキャリア移動度は、ターゲットデバイスのキャリア移動度より高い。
ステップ２１５（図示せず）では、ソースデバイスが取り付けられるべきターゲットデバイスの領域、すなわちランディング領域は、接着層で覆われる。このステップは、図３の中に示されていない。
図３（ｂ）〜（ｄ）に示されているステップ２２０では、１つ以上のソースデバイス１１０は、適合する転写要素３２０によって、第２ウエハ３１０からリフトオフされる。図３（ｂ）には、第２ウエハ３１０へのスタンプの降下が示されている。図３（ｃ）には、転写スタンプ３２０へのソースデバイス１１０の接着が示されている。図３（ｄ）には、ソースデバイスのリフトオフが示されている。
図３に示された例では、第２ウエハ３１０上のソースデバイスの密度は、第１ウエハ１３０上のターゲットデバイスの密度よりも高い。したがって、選択されたソースデバイスのみが持ち上げられ、選択されたソースデバイスのそれぞれが、対応する位置の中にターゲットデバイスを有する。これは、図３（ｄ）に示されている。
図３（ｅ）および（ｆ）に示された次のステップ２２５では、ソースデバイス１１０は、ターゲットデバイス１２０のランディング領域の上に配置されている。したがって、ターゲットデバイスはまず第１ウエハ１３０に転写される。これは図３（ｅ）に示されている。次に、図３（ｆ）に示されているように、ターゲットデバイスは、ターゲットウエハ上に貼り付けられる。
図３（ｇ）に示された次のステップ２３０では、転写スタンプ３２０は、ソースデバイスからリフトオフされ、ソースデバイス１１０をターゲットデバイス１２０の上に残す。ステップ２２０、２２５、２３０（および選択的にステップ２１５）は、選択されたターゲットデバイスの上に所望の数のソースデバイスが配置されるまで繰り返されることができる。その可能な結果が図３（ｈ）に示されており、左側の列には１つの残っているソースデバイス１１０を、右側の列には各ターゲットデバイス１２０上に配置されたソースデバイスを示している。
本発明の具体例では、磁界を計測するための半導体チップ１００を製造する方法は、少なくとも１つのソースデバイスをターゲットデバイスに電気的に接続するステップ２３５を含む。本発明の具体例では、例えばＲＤＬの形の導電性分配層１５０が付着されて、少なくとも１つのソースデバイスと少なくとも１つのターゲットデバイスとの間の電気的接続を得る。
本発明の具体例では、強磁性体層は、前に付着された導電性分配層１５０（図示せず）の上に付着される。これにより、導電性分配層は、強磁性体層を付着させるためのベース層として機能する。
本発明の具体例では、ソースデバイスは、ステップ２０５の中で製造される。これにより、ソースデバイスは、分配層を付着させるための小さなパッドで製造される。これらのパッドの領域は、５０μｍより小さく、好適には１０μｍより小さい。本発明の具体例の利点は、ソースデバイス上にバンプまたはワイヤボンディングのための大きく高価なパッドが必要ないことであるが、それはなぜなら、そうすることによって、ウエハ上のデバイスの密度を高めることができ、したがって、ウエハからより多くのデバイスを得ることができるからである。
本発明の具体例では、方法２００は、バンピングプロセスを含むが、ここで導電性分配層は、バンピングプロセスに対する分配層として機能する。
図４は、本発明の具体例による更なる方法のステップおよびそれに対応する中間生成物を示している。図４（ａ）では、複数の半導体チップの垂直断面図が示されている。ここで各半導体チップは、ターゲットデバイス１２０上に取り付けられたソースデバイス１１０を含み、ターゲットデバイスは、第１ウエハ１３０の中に埋め込まれている。
本発明の具体例では、ソースデバイス１１０は、磁気センサ素子であり、ターゲットデバイス１２０は、電子回路である。本発明の具体例に係る方法のステップ２３５では、ソースデバイスおよびターゲットデバイスは、電気的に接続されている。その結果が図４（ｂ）に示されている。ここでソースデバイス１１０をターゲットデバイスに電気的に接続する分配層１５０が示されている。次のステップでは、その結果は図４（ｃ）に示されているが、半導体チップ１００の単一化がダイシングソーの手段によって行われる。
磁界を測定するための半導体チップを製造するための本発明の具体例に係る更なるステップが、図５に示されている。図５（ａ）は、リードフレーム１４０の上への半導体チップの組立て後の本発明の具体例に係る半導体チップ１００の垂直断面図を示している。図５（ｂ）は、分配層１５０からリードフレーム１４０へのボンディング接続を追加した後の断面を示している。本発明の具体例では、半導体チップ１００は、プラスチックパッケージの中へ組み立てられる。図５（ｃ）は、半導体チップ１００のプラスチックパッケージングの後の、プラスチックパッケージ５１０の中に封入された半導体チップ１００の断面を示している。ＩＭＣベース層プロセス、ソース要素のＣＭＯＳへの電気的接続（典型的には再分配層によって行われる）、およびバンプまたはＣｕピラーのための再分配層を組み合わせることにより、大幅なコスト削減を達成することができる。
本発明の具体例による化合物磁界センサは、例えば、位置センサ、回転速度センサ、電流センサまたはコンパスセンサとして使用されてもよい。

Claims (13)

  1. 磁気センサ素子（１１０）および電子回路（１２０）を含み、磁界を測定するための半導体チップ（１００）であって、
    前記磁気センサ素子（１１０）は、前記電子回路（１２０）の上に取り付けられ、
    前記磁気センサ素子は、前記電子回路に電気的に接続され、
    前記電子回路（１２０）は、第１技術で製造され、かつ第１材料を含み、前記磁気センサ素子は、前記第１技術とは異なる第２技術によって製造され、かつ前記第１材料とは異なる第２材料を含み、接着層は、前記磁気センサ素子（１１０）と前記電子回路（１２０）との間に存在する、半導体チップ。
  2. 前記第２材料は、前記第２材料の中の室温におけるキャリア移動度が、前記第１材料の中のキャリア移動度よりも高くなるように選択される請求項１に記載の半導体チップ（１００）。
  3. 前記磁気センサ素子（１１０）は、少なくとも１つのホールセンサを含む請求項１または請求項２のいずれかに記載の半導体チップ（１００）。
  4. 前記磁気センサ素子は、５μｍ未満の厚さを有する請求項３に記載の半導体チップ（１００）。
  5. 前記磁気センサ素子（１１０）は、量子井戸ホールセンサである請求項３または請求項４のいずれかに記載の半導体チップ（１００）。
  6. 前記第２材料は、ガリウム砒素を含む請求項１〜５のいずれかに記載の半導体チップ。
  7. 前記第１材料は、シリコンから成る請求項１〜６のいずれかに記載の半導体チップ。
  8. 前記電子回路（１２０）と前記磁気センサ素子（１１０）との間の電気的接続を作るための導電性層（１５０）を含む請求項１〜７のいずれかに記載の半導体チップ（１００）。
  9. 分配層（１５０）の上の強磁性体層を更に含む請求項８に記載の半導体チップ（１００）。
  10. 磁界を測定するための半導体チップ（１００）を製造する方法（２００）であって、
    第１ウエハの上に、第１技術および第１材料を使用して、電子回路（１２０）を含む少なくとも１つのターゲットデバイスを製造するステップ（２０５）と、
    第２ウエハの上に、第２技術および第２材料を使用して、磁気センサ素子（１１０）を含む少なくとも１つのソースデバイスを製造するステップであって、前記第２技術は、前記第１技術と異なるものであり、前記第２材料は、前記第１材料と異なるものであり、前記第２材料は、前記第２材料の中のキャリア移動度が、室温において、前記第１材料の中のキャリア移動度よりも高くなるように選択されるステップ（２１０）と、
    以下のステップ、すなわち、
    ターゲットデバイスの少なくとも１つのランディング領域を接着層で覆うステップ（２１５）であって、そのランディング領域の上には前記ソースデバイスが取り付けられるステップ（２１５）、
    適合する転写要素によって、前記第２ウエハから前記少なくとも１つのソースデバイスをリフトオフするステップ（２２０）、
    前記ターゲットデバイスの少なくとも１つのランディング領域の上に、前記少なくとも１つのソースデバイスを配置するステップ（２２５）、
    配置された前記少なくとも１つのソースデバイスから転写スタンプをリフトオフするステップ（２３０）、
    を少なくとも１回実行することによって、前記少なくとも１つのターゲットデバイスを前記少なくとも１つのソースデバイスに転写するステップと、
    前記少なくとも１つのソースデバイスを前記ターゲットデバイスに電気的に接続するステップ（２３５）と、を含む方法。
  11. 前記少なくとも１つのソースデバイスを前記ターゲットデバイスに電気的に接続する前記ステップ（２３５）は、導電性分配層（１５０）を付着させることを含む請求項１０に記載の方法。
  12. 前記導電性分配層（１５０）の上に強磁性体層を付着させるステップ（２４０）を更に含む請求項１１に記載の方法。
  13. 追加的なバンピングプロセスを更に含み、前記導電性分配層は、前記バンピングプロセスの再分配層として機能する請求項１０〜１２のいずれかに記載の方法。
JP2017522198A 2014-11-03 2015-11-03 磁界センサおよびその製造方法 Pending JP2018500538A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1419515.0A GB2535683A (en) 2014-11-03 2014-11-03 Magnetic field sensor and method for making same
GB1419515.0 2014-11-03
PCT/EP2015/075646 WO2016071370A1 (en) 2014-11-03 2015-11-03 Magnetic field sensor and method for making same

Publications (1)

Publication Number Publication Date
JP2018500538A true JP2018500538A (ja) 2018-01-11

Family

ID=52118591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017522198A Pending JP2018500538A (ja) 2014-11-03 2015-11-03 磁界センサおよびその製造方法

Country Status (7)

Country Link
US (1) US10620277B2 (ja)
EP (1) EP3216057B1 (ja)
JP (1) JP2018500538A (ja)
KR (1) KR20170093140A (ja)
CN (1) CN107112414B (ja)
GB (1) GB2535683A (ja)
WO (1) WO2016071370A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
US11230471B2 (en) 2016-02-05 2022-01-25 X-Celeprint Limited Micro-transfer-printed compound sensor device
EP3627575B1 (en) * 2018-09-19 2021-01-06 Melexis Technologies NV Integrated magnetic concentrator and connection
EP3712630B1 (en) 2019-03-20 2021-04-28 LEM International SA Magnetic field sensor
US11237223B2 (en) 2019-07-24 2022-02-01 Texas Instruments Incorporated Magnetic flux concentrator for in-plane direction magnetic field concentration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584991A (ja) * 1981-07-01 1983-01-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法
JP2011238881A (ja) * 2010-05-13 2011-11-24 Oki Data Corp 複合半導体素子、その製造方法、磁気センサ及び画像形成装置
US20120007589A1 (en) * 2010-07-07 2012-01-12 Asahi Kasei Microdevices Corporation Position detecting apparatus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081505A (en) * 1980-08-05 1982-02-17 Itt Ind Ltd Hall effect device
JPS57177583A (en) * 1981-04-14 1982-11-01 Int Standard Electric Corp Holl effect device
WO1986006878A1 (en) * 1985-05-10 1986-11-20 Asahi Kasei Kogyo Kabushiki Kaisha Magneto-electric converter element
JP3558951B2 (ja) * 2000-03-16 2004-08-25 シャープ株式会社 磁気メモリ素子及びそれを用いた磁気メモリ
JP3540256B2 (ja) * 2000-07-25 2004-07-07 マイクロ・ダイヤモンド株式会社 単結晶ダイヤモンドをその先端に有したドリル
JP4936299B2 (ja) * 2000-08-21 2012-05-23 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 磁場方向検出センサ
US7547480B2 (en) 2005-10-28 2009-06-16 Everspin Technologies, Inc. Magnetic tunnel junction pressure sensors and methods
US20090137066A1 (en) * 2007-11-27 2009-05-28 Darren Imai Sensor for a magnetic memory device and method of manufacturing the same
EP2360489B1 (en) 2010-02-04 2013-04-17 Nxp B.V. Magnetic field sensor
US20110187360A1 (en) * 2010-02-04 2011-08-04 Maile Keith R Mri sensor based on the hall effect for crm imd applications
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
CN103155114B (zh) 2010-08-06 2016-10-12 森普留斯公司 用于释放可印刷化合物半导体器件的材料和过程
US8889485B2 (en) * 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
JP6105898B2 (ja) * 2012-10-26 2017-03-29 旭化成エレクトロニクス株式会社 磁気センサ及びその製造方法
KR20140077590A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 홀 센서 및 그 제조 방법
US10790406B2 (en) * 2014-04-07 2020-09-29 Solaero Technologies Corp. Parallel interconnection of neighboring space-qualified solar cells via a common back plane
US10004433B2 (en) * 2014-07-07 2018-06-26 Verily Life Sciences Llc Electrochemical sensor chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584991A (ja) * 1981-07-01 1983-01-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法
JP2011238881A (ja) * 2010-05-13 2011-11-24 Oki Data Corp 複合半導体素子、その製造方法、磁気センサ及び画像形成装置
US20120007589A1 (en) * 2010-07-07 2012-01-12 Asahi Kasei Microdevices Corporation Position detecting apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柴▲崎▼ 一郎 ICHIRO SHIBASAKI: "最近の展望", 應用物理, vol. 第67巻, JPN6019025481, 1998, JP, ISSN: 0004069456 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法
US11088106B2 (en) 2018-10-12 2021-08-10 Tdk Corporation Stack of electrical components and method of producing the same
CN111048468B (zh) * 2018-10-12 2023-09-05 Tdk株式会社 电子元件的层叠件及其制造方法
US11855035B2 (en) 2018-10-12 2023-12-26 Tdk Corporation Stack of electrical components and method of producing the same

Also Published As

Publication number Publication date
US20170328962A1 (en) 2017-11-16
CN107112414B (zh) 2020-12-29
WO2016071370A1 (en) 2016-05-12
EP3216057B1 (en) 2020-12-30
CN107112414A (zh) 2017-08-29
GB201419515D0 (en) 2014-12-17
GB2535683A (en) 2016-08-31
KR20170093140A (ko) 2017-08-14
US10620277B2 (en) 2020-04-14
EP3216057A1 (en) 2017-09-13

Similar Documents

Publication Publication Date Title
JP2018500538A (ja) 磁界センサおよびその製造方法
US8253210B2 (en) Semiconductor device including a magnetic sensor chip
KR101393682B1 (ko) 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치
US9234948B2 (en) Single-package bridge-type magnetic field sensor
US8362579B2 (en) Semiconductor device including a magnetic sensor chip
JP5965924B2 (ja) プッシュプル型ブリッジ磁気抵抗センサ
US11067643B2 (en) Magnetic field sensor and method for making same
US20110127998A1 (en) Gmr sensor within molded magnetic material employing non-magnetic spacer
US10049969B1 (en) Integrated circuit
JP2014507000A (ja) 単一パッケージブリッジ型磁界角度センサ
EP3217445B1 (en) Sensor device
JP6491441B2 (ja) ホールセンサ基板構造およびホールセンサ
TW201436314A (zh) 磁性感測器
US10607925B2 (en) Integrated circuit package having a raised lead edge
US20210311140A1 (en) Magnetic field sensor and method for making same
CN113574403B (zh) 磁场传感器
US11768230B1 (en) Current sensor integrated circuit with a dual gauge lead frame
US20240065112A1 (en) Magnetic sensor device, and method of producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200218