CN104170109A - 磁传感器和磁传感器装置以及磁传感器的制造方法 - Google Patents

磁传感器和磁传感器装置以及磁传感器的制造方法 Download PDF

Info

Publication number
CN104170109A
CN104170109A CN201380012069.XA CN201380012069A CN104170109A CN 104170109 A CN104170109 A CN 104170109A CN 201380012069 A CN201380012069 A CN 201380012069A CN 104170109 A CN104170109 A CN 104170109A
Authority
CN
China
Prior art keywords
mentioned
small pieces
magnetic sensor
lead terminal
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380012069.XA
Other languages
English (en)
Other versions
CN104170109B (zh
Inventor
福中敏昭
长谷川秀则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to CN201611141104.XA priority Critical patent/CN106784300A/zh
Priority to CN201611116886.1A priority patent/CN106848055A/zh
Publication of CN104170109A publication Critical patent/CN104170109A/zh
Application granted granted Critical
Publication of CN104170109B publication Critical patent/CN104170109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

包括：小片(10)；多个引线端子(22)～(25)，其配置在小片(10)的周围；多条金属细线(31)～(34)，其用于将各引线端子(22)～(25)分别电连接于小片(10)所具有的多个电极部；绝缘糊(40)，其用于覆盖小片(10)的背面；以及模制树脂(50)，其用于覆盖小片(10)和多条金属细线(31)～(34)。绝缘糊(40)的至少一部分以及各引线端子(22)～(25)的背面的至少一部分分别自模制树脂(50)暴露。

Description

磁传感器和磁传感器装置以及磁传感器的制造方法
技术领域
本发明涉及磁传感器和磁传感器装置以及磁传感器的制造方法，特别涉及在小片小型化、薄型化的情况下也能够防止泄漏电流增大的磁传感器和磁传感器装置以及磁传感器的制造方法。
背景技术
作为利用霍尔效应的磁传感器，例如已知有检测磁(磁场)而输出与该磁(磁场)的大小成比例的模拟信号的霍尔元件、检测磁而输出数字信号的霍尔IC。例如在专利文献1中公开了一种包括引线框、小片(即，磁传感器芯片)以及金属细线的磁传感器。在该磁传感器中，引线框具有配置在四角的端子，以用于实现与外部电连接，小片搭载于引线框的基岛。并且，小片所具有的电极和引线框所具有的各端子通过金属细线连接起来。
专利文献1：日本特开2007-95788号公报
发明内容
发明要解决的问题
近年来，随着电子设备的小型化等，磁传感器也向小型化、薄型化发展。例如，磁传感器在封装后的大小(即，封装尺寸)实现了纵长1.6mm、横长0.8mm、厚度0.38mm。并且，还能够通过使小片进一步减薄而使封装尺寸的厚度为0.30mm。另外，为了使磁传感器进一步向小型化、薄型化发展，还考虑将基岛省略掉的构造(即，无基岛构造)。
图10(a)、图10(b)是用于说明本发明的比较形态的磁传感器400的结构例和问题的示意图。如图10(a)所示，在无基岛构造中，小片310被模制树脂350固定。并且，在无基岛构造的磁传感器310安装于布线基板450的情况下，引线框320的各引线端子的自模制树脂350暴露的背面借助软钎料(日文：半田)370与布线基板450的布线图案451连接。
在此，在磁传感器400实现小型化、薄型化且其投影面积较小时，引线框320的各引线端子之间的距离缩短。由此，在将各引线端子的背面软钎焊于布线图案451时，软钎料370很可能会自引线端子下方溢出，而到达小片310的下方。例如如图10(a)所示，自引线端子325下方溢出的软钎料370很可能会与小片310的背面接触。
在自引线端子325下方溢出的软钎料370与小片10的背面接触时，接触面成为半导体与金属的肖特基结。另外，如图10(b)所示，在引线端子325为与电源连接的端子(即，电源端子)的情况下，若自电源端子325下方溢出的软钎料370与小片310的背面接触，则上述的肖特基结被施加正偏压。在此，构成小片310的半导体(例如，GaAs)为半绝缘性(≈超高电阻)，因此在如以往那样小片310较厚时，即使对上述的肖特基结施加正偏压，电流也几乎不流动。
但是，若小片310减薄，则小片310的电阻值与该小片310的厚度的减少部分成比例地减小。因此，随着小片310的薄型化，电流容易沿肖特基结的正方向流动，泄漏电流容易在电源端子325→软钎料370→小片310→金属细线343→与接地电位连接的引线端子(即，接地端子)327这样的路径中流动。
因此，本发明是鉴于如上述那样在磁传感器向小型化、薄型化发展的过程中明显存在的问题而做成的，其目的在于提供一种这样的磁传感器和磁传感器装置以及磁传感器的制造方法，该磁传感器为无基岛构造的磁传感器，在小片小型化、薄型化的情况下，也能够防止泄漏电流增大。
用于解决问题的方案
为了解决上述问题，本发明的一技术方案的磁传感器包括：小片；多个引线端子，其配置在上述小片的周围；多条导线，其用于将上述多个引线端子分别电连接于上述小片所具有的多个电极部；绝缘层，其用于覆盖上述小片的处于与具有上述多个电极部的面相反侧的面；以及树脂构件，其用于覆盖上述小片和上述多条导线，上述绝缘层的至少一部分以及上述多个引线端子各自的处于与上述导线连接的面相反侧的面的至少一部分分别自上述树脂构件暴露。在此，绝缘层和树脂构件包含不同的材料(例如，所含有的成分不同，或者即使所含有的成分相同，但含有比例不同。)。
另外，在上述的磁传感器中，也可以是，上述绝缘层接触于上述小片的与具有上述多个电极部的面相反侧的面。
另外，在上述的磁传感器中，也可以是，上述树脂构件为模制树脂，用于对上述小片、上述多条导线、上述多个引线端子各自的与上述导线连接的面进行密封。
另外，在上述的磁传感器中，也可以是，上述多个引线端子具有：第一引线端子；第二引线端子，其隔着上述小片与上述第一引线端子相对；第三引线端子；以及第四引线端子，其隔着上述小片与上述第三引线端子相对。
另外，在上述的磁传感器中，也可以是，上述小片具有磁电转换元件。
另外，在上述的磁传感器中，也可以是，上述第一引线端子为用于向上述磁电转换元件供给规定电压的电源用引线端子，上述第二引线端子为用于向上述磁电转换元件供给接地电位的接地用引线端子，上述第三引线端子和上述第四引线端子为用于取出上述磁电转换元件的霍尔电动势信号的信号取出用引线端子。
另外，在上述的磁传感器中，也可以是，上述绝缘层含有热固化性树脂。
另外，在上述的磁传感器中，也可以是，上述绝缘层还含有紫外线固化性树脂。
另外，在上述的磁传感器中，也可以是，上述绝缘层中用于覆盖上述小片的上述相反侧的面的部分的厚度为至少2μm以上。
本发明的一技术方案的磁传感器装置包括：上述的磁传感器；布线基板，其用于安装上述磁传感器；以及软钎料，其用于将上述磁传感器所包括的上述多个引线端子电连接于上述布线基板的布线图案。
本发明的一技术方案的磁传感器的制造方法包括如下工序：准备在基材的一面形成有多个引线端子的引线框的工序；在上述基材的一面中的由上述多个引线端子包围的区域内以隔着绝缘层的方式载置小片的工序；利用多条导线将上述多个引线端子分别电连接于上述小片所具有的多个电极部的工序；利用树脂构件对上述基材的载置有上述小片的面这一侧进行密封的工序；以及将上述基材从上述树脂构件和上述绝缘层分离的工序，在分离上述基材的工序中，在上述小片的处于与具有上述多个电极部的面相反侧的面留有上述绝缘层。
另外，在上述的磁传感器的制造方法中，也可以是，在分离上述基材的工序之后，还包括按上述多个小片中的各小片切割上述树脂构件而进行单片化的工序。
另外，在上述的磁传感器的制造方法中，也可以是，上述基材使用耐热性膜。
另外，在上述的磁传感器的制造方法中，也可以是，上述绝缘层使用绝缘片。
另外，在上述的磁传感器的制造方法中，也可以是，该磁传感器的制造方法在载置上述小片的工序之前还包括如下工序：在制作出了多个上述小片的基板的、处于与具有上述多个电极部的面相反侧的面粘贴具有绝缘性粘接层的芯片贴装膜的工序；对粘贴有上述芯片贴装膜的上述基板进行切割，使在该基板上制作出的多个上述小片单片化的工序；以及将单片化的上述小片从上述芯片贴装膜分离的工序，在从上述芯片贴装膜分离的工序中，将上述绝缘性粘接层与上述小片一起从上述芯片贴装膜的膜基材剥离，在载置上述小片的工序中，作为上述绝缘层使用从上述膜基材剥离下的上述绝缘性粘接层。
发明的效果
根据本发明的一技术方案，在无基岛构造的磁传感器中，小片的背面由绝缘层覆盖。由此，在将磁传感器安装于布线基板时，在例如软钎料自电源端子的下方溢出到小片的下方的情况下，也能够防止在小片(半导体)与软钎料(金属)之间形成肖特基结，能够防止电流沿该肖特基结的正方向(即，自金属朝向半导体的方向)流动。因而，即使在无基岛构造的磁传感器中，在将小片薄型化了的情况下，也能够防止泄漏电流增大。
附图说明
图1是表示本发明的第1实施方式的磁传感器100的结构例的图。
图2是表示磁传感器100的制造方法的工序顺序的图。
图3是表示磁传感器100的制造方法的工序顺序的图。
图4是表示本发明的第1实施方式的磁传感器装置200的结构例的图。
图5是用于说明第1实施方式的效果的图。
图6是示意性地表示偏移电压Vu相对于输入电压Vin的偏差降低效果的图。
图7是表示本发明的第2实施方式的磁传感器300的结构例的图。
图8是表示第2实施方式的磁传感器300的制造方法的图。
图9是对将绝缘糊40用作绝缘性粘接层的情况和将芯片贴装膜140的粘接层130用作绝缘性粘接层的情况进行比较而得到的图。
图10是用于说明本发明的比较形态的磁传感器400的结构例和问题的图。
具体实施方式
本实施方式的磁传感器包括：小片；多个引线端子，其配置在上述小片的周围；多条导线，其用于将上述多个引线端子分别电连接于上述小片所具有的多个电极部；绝缘层，其用于覆盖上述小片的处于与具有上述多个电极部的面相反侧的面的至少一部分；以及树脂构件，其用于覆盖上述小片和上述多条导线，上述绝缘层的至少一部分以及上述多个引线端子各自的处于与上述导线连接的面相反侧的面的至少一部分分别自上述树脂构件暴露。
在无基岛构造的磁传感器中，为这样的形态，即，小片背面的至少一部分由绝缘层覆盖，该绝缘层自树脂构件暴露，因此能够抑制泄漏电流增大。
在本实施方式中，作为绝缘层，能够列举出绝缘树脂层、绝缘片等。作为绝缘层，只要其电阻比小片的电阻高即可。例如，优选绝缘层的体积电阻率为108(Ω·cm)～1020(Ω·cm)。更优选绝缘层的体积电阻率为1010(Ω·cm)～1018(Ω·cm)。在绝缘层为数mm见方且厚度为数μm的情况下，绝缘层的电阻为1010(Ω)～1018(Ω)，而通常小片的电阻为大约109Ω以下，因此绝缘层具有足够的绝缘性。
以下，利用附图说明本发明的实施方式。其中，在以下要说明的各图中，对具有同一结构的部分标注同一附图标记，有时还省略重复的说明。
＜第1实施方式＞
(结构)
图1(a)～图1(d)分别是表示本发明的第1实施方式的磁传感器100的结构例的剖面图、俯视图、仰视图以及外观图。图1(a)表示在图1(b)中沿点划线A-A′剖断后的剖面。并且，在图1(b)中，为了避免附图的复杂化，省略了模制树脂(树脂构件)而进行图示。
如图1(a)～图1(d)所示，磁传感器100包括小片(即，磁传感器芯片)10、引线端子20、多条金属细线31～34、绝缘糊40、模制树脂50、外饰镀层60。并且，引线端子20具有多个引线端子22～25。
小片10为例如霍尔元件等磁电转换元件。小片10具有例如半绝缘性的砷化镓(GaAs)基板11、由形成在该GaAs基板11之上的半导体薄膜构成的活性层(即，敏感部)12以及与活性层12电连接的电极13a～13d。活性层12例如俯视为十字(日文：クロス)型，在十字的4个顶端部上分别设有电极13a～13d。在俯视时相对的一对电极13a、13c为用于使电流流入霍尔元件的输入端子，在俯视时与将电极13a和电极13c连结起来的线正交的方向上相对的另一对电极13b、13d为用于自霍尔元件输出电压的输出端子。小片10的厚度为例如0.10mm以下。
磁传感器100是无基岛构造，具有用于实现与外部电连接的多个引线端子22～25。如图1(b)所示，引线端子22～25配置在小片10的周围(例如，磁传感器100的四角附近)。例如，引线端子22和引线端子24以隔着小片10相对的方式配置。并且，引线端子23和引线端子25以隔着小片10相对的方式配置。而且，以在俯视时将引线端子22与引线端子24连结起来的直线(假想线)和将引线端子23与引线端子25连结起来的直线(假想线)交叉的方式分别配置引线端子22～25。引线端子20(引线端子22～25)例如由铜(Cu)等金属构成。另外，也可以对引线端子20的正面侧或背面的一部分进行蚀刻(即，半蚀刻)。
另外，虽然未图示，但在引线端子20的表面(图1(a)中的上表面侧)、即在引线端子22～25的由金属细线31～34连接的表面进行了镀Ag处理，这从电连接的观点而言是优选的。
另外，在其他的形态中，也可以代替外饰镀层60，而在引线端子20的表面和背面实施镀镍(Ni)-钯(Pd)-金(Au)等的处理。虽是磁传感器，但是无基岛，所以不易受到作为磁体的Ni镀膜的影响，因此能够实施镀敷处理。
金属细线31～34为用于将引线端子22～25分别电连接于小片10所具有的电极13a～13d的导线，例如由金(Au)构成。如图1(b)所示，金属细线31将引线端子22和电极13a连接起来，金属细线32将引线端子23和电极13b连接起来。并且，金属细线33将引线端子24和电极13c连接起来，金属细线34将引线端子25和电极13d连接起来。
作为绝缘糊40的成分，优选的是含有例如环氧系的热固化性树脂和作为填料的二氧化硅(SiO2)。在第1实施方式中，绝缘糊40与小片10的背面(即，处于与具有活性层12的面(即，具有电极部13a～13d的面)相反侧的面)接触，利用该绝缘糊40覆盖小片10的背面。在第1实施方式中，小片10的整个背面被绝缘糊40覆盖，这从抑制泄漏电流增大的观点而言是优选的。绝缘糊40的覆盖小片10背面的部分的厚度由填料尺寸决定，例如为5μm以上。
模制树脂50用于对小片10、引线端子20的至少表面侧(即，与金属细线连接侧的面)以及金属细线31～34进行覆盖、保护(即，树脂密封)。模制树脂50由例如环氧系的热固化性树脂构成，能够承受回流焊时的高温。另外，对于模制树脂50和绝缘糊40，在例如为相同的环氧系的热固化性树脂的情况下，它们的材料也互不相同(例如，所含有的成分不同，或者即使所含有的成分相同，但含有比例也不同。)。
如图1(a)、图1(d)所示，在磁传感器100的底面侧(即，用于向布线基板安装的一侧)，各引线端子22～25背面的至少一部分以及绝缘糊40的至少一部分分别自模制树脂50暴露。
另外，外饰镀层60形成在引线端子22～25的自模制树脂50暴露的背面。外饰镀层60例如由锡(Sn)等构成。
(动作)
在利用上述的磁传感器100检测磁(磁场)的情况下，例如，使引线端子22与电源电位(+)连接，并使引线端子24与接地电位(GND)连接，从而使电流自引线端子22向引线端子24流动。之后，测量引线端子23、25之间的电位差V1-V2(＝霍尔输出电压VH)。根据霍尔输出电压VH的大小检测磁场的大小，根据霍尔输出电压VH的正负检测磁场的方向。
即，引线端子22为用于向小片10供给规定电压的电源用引线端子。
引线端子24为用于向小片10供给接地电位的接地用引线端子。引线端子23、25为用于取出小片10的霍尔电动势信号的信号取出用引线端子。
(制造方法)
本实施方式的磁传感器的制造方法包括如下工序：准备在基材的一面形成有多个引线端子的引线框的工序；在上述基材的一面中的由上述多个引线端子包围的区域内以隔着绝缘层的方式载置小片的工序；利用多条导线将上述多个引线端子分别电连接于上述小片所具有的多个电极部的工序；利用树脂构件对上述基材的载置有上述小片的面这一侧进行密封的工序；以及将上述基材自上述树脂构件和上述绝缘层分离的工序，在分离上述基材的工序中，在上述小片的处于与具有上述多个电极部的面相反侧的面留有上述绝缘层。
图2(a)～图2(e)以及图3(a)～图3(d)是表示磁传感器100的制造方法的工序顺序的俯视图和剖视图。其中，在图2(a)～图2(e)中，省略了切割刀片的宽度(即，切口宽度)的图示。
如图2(a)所示，首先，准备形成有上述的引线端子的引线框120。该引线框120是在俯视时沿纵向和横向排列有多个图1(b)所示的引线端子20的基板。
接着，如图2(b)所示，在引线框120的背面侧粘贴例如作为基材的耐热性膜80的一面。在该耐热性膜80的一面涂布有例如绝缘性的粘接层。作为粘接层的成分，例如以硅树脂为基本材料。利用该粘接层能够容易将引线框120粘贴于耐热性膜80。通过在引线框120的背面侧粘贴耐热性膜80，使引线框120中的贯通区域成为自背面侧被耐热性膜80堵住的状态。
另外，优选的是，将具有粘接性且具有耐热性的树脂制带用作作为基材的耐热性膜80。
对于粘接性，粘接层的糊厚越薄越优选。并且，对于耐热性，需要能够承受大约150℃～200℃的温度。作为这样的耐热性膜80，能够使用例如聚酰亚胺带。聚酰亚胺带具有能够承受大约280℃的耐热性。具有这样的高耐热性的聚酰亚胺带也能够承受得住在之后的模制、引线接合时受到的高温。另外，作为耐热性膜80，除聚酰亚胺带之外，还能够使用以下的带。
·聚酯带耐热温度：大约130℃(但根据使用条件的不同，耐热温度能够达到大约200℃)。
·特氟纶(注册商标)带耐热温度：大约180℃
·PPS(聚苯硫醚)耐热温度：大约160℃
·玻璃纤维布耐热温度：大约200℃
·诺美纸(日文：ノーメックペーパー)耐热温度：大约150℃～200℃
·另外，能够将芳纶纸、皱纹纸用作耐热性膜80。
接着，在耐热性膜80的具有粘接层的面的由引线端子22～25包围的区域涂布绝缘糊40。在此，以在制造出的磁传感器100中小片10背面的一部分不会自模制树脂50暴露的方式调整绝缘糊40的涂布条件(例如，欲涂布的范围、欲涂布的厚度等)。
接着，如图2(c)所示，在耐热性膜80的涂布有绝缘糊40的区域载置小片10(即，进行芯片接合。)。之后，在接合后进行热处理(即，固化)，使绝缘糊40固化而形成绝缘层。
接着，如图2(d)所示，使金属细线31～34各自的一端分别与各引线端子22～25连接，使金属细线31～34各自的另一端分别与电极13a～13d连接(即，进行引线接合。)。之后，如图2(e)所示，形成模制树脂50(即，进行树脂密封。)。该树脂密封例如利用传递模塑技术进行。
例如如图3(a)所示，准备包括下模91和上模92的模制模具90，在该模制模具90的模腔内配置引线接合后的引线框20。接着，向模腔内的耐热性膜80的具有粘接层的面(即，与引线框20粘接的面)这一侧注入、填充加热、熔化的模制树脂50。由此，将小片10、引线框20的至少表面侧以及金属细线31～34树脂密封。在进一步对模制树脂50加热使其固化之后，将该模制树脂50自模制模具取出。另外，也可以在树脂密封之后的任意工序中在模制树脂50的表面标记例如符号等(未图示)。
接着，如图3(b)所示，自绝缘糊40和模制树脂50剥离耐热性膜80。由此，在小片10的背面留下绝缘糊40，且自绝缘糊40和模制树脂50剥离掉耐热性膜80。
之后，如图3(c)所示，在引线框20的自模制树脂50暴露的面(至少各引线端子22～25的自模制树脂50暴露的背面)实施外饰镀敷，而形成外饰镀层60。
接着，如图3(d)所示，在模制树脂50的上表面(即，磁传感器100的处于与具有外饰镀层60的面相反侧的面)粘贴切割带93。之后，使刀片例如沿图2(e)所示的假想的双点划线相对于引线框120进行移动，将模制树脂50和引线框120切断(即，进行切割。)。即，按多个小片10中的各小片10对模制树脂50和引线框120进行切割而进行单片化。被切割后的引线框120成为引线端子20。
经过以上的工序，制造出图1(a)～图1(d)所示的磁传感器100。
图4是表示本发明的第1实施方式的磁传感器装置200的结构例的剖视图。在制造出磁传感器100之后，例如如图4所示，准备布线基板250，在该布线基板250的一面安装磁传感器100。在该安装工序中，例如，使各引线端子22～25的自模制树脂50暴露且被外饰镀层60覆盖的背面借助软钎料70与布线基板250的布线图案251连接。该软钎焊能够通过例如回流焊方式进行。回流焊方式为这样的方法：在布线图案251之上涂布(即，印刷)软钎料糊，以外饰镀层60重叠在该软钎料糊之上的方式将磁传感器100配置在布线基板250之上，在该状态下对软钎料糊加热使软钎料熔化。经过安装工序，如图4所示，制造出磁传感器装置200，该磁传感器装置200包括：磁传感器100、用于安装磁传感器100的布线基板250以及用于将磁传感器100的各引线端子22～25电连接于布线基板250的布线图案251的软钎料70。
在该第1实施方式中，金属细线31～34对应于本发明的“多条导线”，绝缘糊40对应于本发明的“绝缘层”，模制树脂50对应于本发明的“树脂构件”。并且，引线端子22对应于本发明的“第1引线端子”，引线端子24对应于本发明的“第2引线端子”。引线端子23、25中的一者对应于本发明的“第3引线端子”，另一者对应于本发明的“第4引线端子”。并且，耐热性膜80对应于本发明的“基材”。
(第1实施方式的效果)
本发明的第1实施方式具有以下的效果。
(1)在无基岛构造的磁传感器100中，小片10的背面由绝缘糊40覆盖。由此，在将磁传感器100安装于布线基板150时，例如，在软钎料70自与电源电位连接的引线端子(即，电源端子)22下方溢出到小片10的下方的情况下，也能够防止在小片10(半导体)与软钎料70(金属)之间形成肖特基结，能够防止电流沿该肖特基结的正方向(即，自金属朝向半导体的方向)流动。
例如如图5所示，在电流沿电源端子22→金属细线31→电极13a→活性层12→电极13c→金属细线33→引线端子24的方向流动的情况下，也能够防止电流自软钎料70向小片10流动。因而，在无基岛构造的磁传感器100中，在小片10小型化、薄型化后的情况下，也能够防止泄漏电流增大。能够有助于磁传感器100、磁传感器装置200进一步小型化、薄型化。
图6是示意性地表示偏移电压Vu相对于输入电压Vin的偏差降低效果的图。图6中的横轴表示对磁传感器的输入电压Vin，纵轴表示磁传感器的偏移电压Vu。输入电压Vin为磁传感器的输入端子之间的电位差，Vin的正号(+)表示沿正方向(即，电流自引线端子22向引线端子24流动的方向)施加有电压的情况，Vin的负号(-)表示沿反方向(即，电流自引线端子24向引线端子22流动的方向)施加有电压的情况。另外，偏移电压Vu是在没有磁场的环境下输出端子之间的电位差。偏移电压Vu与输入电压Vin的大小无关，理想的状态是为零(0)。
在此，例如如图5所示，假设为这样的情况：软钎料70自引线端子22下方溢出到小片10的下方。在该假设的情况下，在比较形态的构造(即，为无基岛且在小片的背面不存在绝缘糊的构造。即，小片的背面自模制树脂暴露的构造)中，在小片与软钎料之间形成有肖特基结。输入电压Vin在带有正号(+)时，对于该肖特基结而言成为正偏压，电流自软钎料向小片流动。若使小片薄型化，则沿肖特基结的正方向流动的电流增大，因此如图6中的虚线所示那样偏移电压Vu的偏差增大。
相对于此，在本发明的第1实施方式所说明的构造(即，为无基岛且在小片10的背面存在绝缘糊40的构造)中，小片10与软钎料70之间被绝缘糊40绝缘，即使在上述的假设的情况下也不会形成肖特基结。因此，即使使小片10薄型化，电流也不会在小片10与软钎料70之间流动，如图6中的实线所示，能够将偏移电压Vu的偏差抑制得较小。
(2)并且，能够防止泄漏电流增大，因此能够抑制电力消耗增大。
(3)并且，作为绝缘糊40的成分，例如含有环氧系的热固化性树脂。因此，在芯片接合后进行固化，从而能够容易使绝缘糊40固化，能够利用固化的绝缘糊40密封小片10的背面。
(4)并且，在图2(b)、图2(c)所示的小片10的安装工序中，在耐热性膜80的粘接层之上涂布具有粘接力的绝缘层(绝缘糊40为一个例子)，在该绝缘层之上安装小片。在安装小片10时，利用耐热性膜80的粘接力和绝缘糊40的粘接力这两者，因此能够提高耐热性膜80与小片10之间的密合性。由此，在例如图3(a)所示的树脂密封的工序中，能够防止熔化的模制树脂50渗入耐热性膜80与小片10之间。并且，在树脂密封后的引线接合工序中，能够防止小片10与引线框20的相对位置关系因接合的冲击而发生变动。
(5)另外，优选的是，能够确保绝缘糊40的覆盖小片10背面的部分的厚度为至少2μm以上。根据本发明人的见解，若上述厚度为至少2μm以上，则即使在软钎料70溢出到小片10的下方的情况下，也能够提高小片10与软钎料70之间的绝缘的可靠性、防止形成肖特基结。
(变形例)
在上述的第1实施方式中，小片10也可以不是霍尔元件，而是霍尔IC。这样的结构也能够得到第1实施方式的效果(1)～(4)。
＜第2实施方式＞
在上述的第1实施方式中，对将绝缘糊40用作覆盖小片10背面的绝缘层的情况进行了说明。但是，在本发明中，绝缘层并不限定于绝缘糊40。作为绝缘层，也可以使用例如芯片贴装膜(即，切割、小片接合一体型膜)的粘接层。在第2实施方式中，对该点进行说明。
(结构)
图7(a)～图7(c)是表示本发明的第2实施方式的磁传感器300的结构例的剖面图、俯视图以及外观图。图7(a)表示在图7(b)中沿点划线B-B′剖断后的剖面。并且，在图7(b)中，为了避免附图的复杂化，在图中省略了模制树脂50的图示。
如图7(a)～图7(c)所示，磁传感器300包括小片10、引线端子20、多条金属细线31～34、绝缘性的粘接层130以及模制树脂50。其中，作为粘接层130的成分，例如含有环氧系的热固化性树脂、紫外线(UV)固化性树脂和粘结剂树脂。在第2实施方式中，利用该粘接层130覆盖小片10的整个背面。粘接层130的覆盖小片10背面的部分的厚度例如为10μm以上。
另外，磁传感器300的除粘接层130以外的结构与例如第1实施方式所说明的磁传感器100的结构相同。并且，磁传感器300的动作也与磁传感器100相同。
(制造方法)
图8(a)～图8(e)是表示本发明的第2实施方式的磁传感器300的制造方法的工序顺序的剖视图。
如图8(a)所示，首先，准备芯片贴装膜140。芯片贴装膜140具有膜基材135和配置在该膜基材135的一面上的绝缘性的粘接层130。使制作出了多个小片10的半导体晶圆160的背面(即，处于与具有活性层12的面相反侧的面)接触并粘接于该芯片贴装膜140的粘接层130(即，进行晶圆固定)。
另外，在该第2实施方式中，在后述的图8(b)的工序中，维持粘接层130将小片10与膜基材135粘接的状态，并且在图8(c)的工序中，为了使粘接层130容易自膜基材135剥离，也可以进行调整粘接层130的粘接力的处理。该调整粘接力的处理在进行晶圆固定的时点或在该时点前后的时点进行。
例如，可以在进行晶圆固定时，隔着载置台对芯片贴装膜140加热，而向提高作为粘接层130的成分之一的粘结剂树脂成分的粘接力、使半导体晶圆160与粘接层130更牢固地粘接在一起的方向进行调整。并且，可以在进行晶圆固定之后，从芯片贴装膜140的与具有粘接层130的面相反侧朝向该芯片贴装膜140照射UV，而使作为粘接层130的成分之一的UV固化性树脂成分固化、硬化，由此，向容易切割的方向、在芯片接合时膜基材135与粘接层130之间的粘接力减小的方向进行调整。如上述那样，通过进行UV照射和隔着载置台进行加热中的至少一者，能够向提高粘接层130的粘接力的方向进行调整，或者向粘接层130稍微发生固化、粘接力减小的方向进行调整。
接着，如图8(b)所示，利用例如刀片170对半导体晶圆160进行切割，使在半导体晶圆160上制作出的多个小片10单片化。在此，不仅切割半导体晶圆160，粘接层130也一并切割。
接着，如图8(c)所示，利用针状的顶出销180顶起小片10的背面，并且利用吸嘴(日文：コレット)190吸附、提起(即，拿起)小片10的表面。另外，如上述那样对芯片贴装膜140的粘接层130进行例如加热和UV照射中的至少一者，从而预先向粘接层130的粘接力减小的方向进行调整。因此，在拿起小片10的工序中，粘接层130以粘接在小片10背面的状态自膜基材135剥离。即，将粘接层130与小片10一起自膜基材135剥离。
在此，在图8(c)的工序中，在利用针状的顶出销180顶起小片10的背面时，有时销的印痕会留在芯片贴装膜140的粘接层130上。例如，在制造出的磁传感器300中，还存在这样的情况：若在粘接层130上留有销的印痕，则可知芯片贴装膜140的粘接层130被用作了绝缘层。
接着，如图8(d)所示，准备引线框120，并且在其背面侧粘贴例如耐热性膜80的一面。如上述那样，在耐热性膜80的一面涂布有例如绝缘性的粘接层。通过在引线框基板120的背面侧粘贴耐热性膜80，使引线框120中的贯通区域成为自背面侧被耐热性膜80堵住的状态。
接着，如图8(e)所示，在耐热性膜80的由引线端子22～25包围的区域配置小片10(即，进行芯片接合。)。在此，将小片10的背面侧以隔着粘接层130的方式安装于耐热性膜80的一面。在该安装后，实施热处理(固化)，使粘接层130的成分(例如，环氧树脂系的热效果型树脂成分)固化，而得到足够的粘接强度。
接下来的工序与第1实施方式的相同。即，如图2(d)所示那样进行引线接合，如图3(a)所示那样进行树脂密封。接着，如图3(b)所示，自粘接层130和模制树脂50剥离耐热性膜80。由此，在小片10的背面留有绝缘性的粘接层130，并且自粘接层130和模制树脂50剥离掉耐热性膜80。接着，如图3(c)所示，在引线框20的自模制树脂50暴露的面形成外饰镀层60。之后，如图3(d)所示，沿切口宽度对模制树脂50和引线框基板120进行切割。经过这样的工序，制造出图7(a)～图7(d)所示的磁传感器300。
在该第2实施方式中，半导体晶圆160对应于本发明的“基板”，粘接层130对应于本发明的“绝缘性粘接层”，膜基材135对应于本发明的“膜基材”。其他的对应关系与第1实施方式相同。
(第2实施方式的效果)
本发明的第2实施方式除了具有第1实施方式的效果(1)～(5)的效果之外还具有以下的效果。
(1)作为覆盖小片10背面的绝缘层，使用芯片贴装膜140的粘接层130。由此，能够省略掉绝缘糊的涂布工序，因此能够有助于削减工序数。
(2)并且，对于粘接层130，例如其成分含有粘结剂树脂和UV固化性树脂。因此，通过进行热处理，能够向提高粘接层130的粘接力、使半导体晶圆160与粘接层130更牢固地粘接在一起的方向进行调整，另外，通过进行UV照射，能够向容易切割的方向，并且向膜基材135与粘接层130之间的粘接力减小的方向进行调整。由此，在拿起小片10的工序中，能够容易将粘接层130与小片10一起自膜基材135剥离。
(3)并且，粘接层130的粘性较高，因此与使用绝缘糊40的情况相比，能够使在小片10侧面上的蔓延(日文：這い上がり)极小。由此，具有以下这样的优点，即，不会发生在小片10的表面附着树脂的问题，并且能够在粘接层130的厚度不变薄的情况下使厚度均匀化。
(4)并且，如图9所示，在使用粘接层130的情况下，具有以下这样的优点，即，对于保管条件而言，能够通过冷藏保管而不是冷冻。在冷藏保管的情况下，具有这样的优点：不需要对绝缘性粘接层进行解冻处理，必要时可直接使用。此外，对于工序条件而言，也具有如下优点：不需要管理涂布量、润湿扩大较小、蔓延较小、厚度的偏差较小等。
(变形例)
(1)在第2实施方式中，也可以应用第1实施方式所说明的变形例。即，小片10可以为霍尔IC，而不是霍尔元件。这样的结构也能够实现第1实施方式的效果(1)～(5)以及第2实施方式的效果(1)～(4)。
(2)并且，在图4中，也可以代替磁传感器100将第2实施方式所说明的磁传感器300安装于布线基板250，来构成磁传感器装置。这样的结构也能够实现第1实施方式的效果(1)～(5)以及第2实施方式的效果(1)～(4)。
＜其他＞
本发明并不限定于以上所述的各实施方式。能够基于本领域技术人员的知识对各实施方式添加设计的变更等，添加有这样的变更等的技术方案也包含在本发明的范围内。
附图标记说明
10、小片；11、GaAs基板；12、活性层；13a～13d、电极；20、引线端子；22、引线端子(例如，电源端子)；23、25、引线端子；24、引线端子(例如，接地端子)；31～34、金属细线；13a～13d、电极；40、绝缘糊；50、模制树脂；60、镀层；70、软钎料；80、耐热性膜；90、模制模具；91、下模；92、上模；93、切割带；100、200、磁传感器；120、引线框；130、粘接层；135、膜基材；140、芯片贴装膜；150、布线基板；160、半导体晶圆；170、刀片；180、销；190、吸嘴；250、布线基板；251、布线图案；300、磁传感器装置

Claims (15)

1.一种磁传感器，其中
该磁传感器包括：
小片；
多个引线端子，其配置在上述小片的周围；
多条导线，其用于将上述多个引线端子分别电连接于上述小片所具有的多个电极部；
绝缘层，其用于覆盖上述小片的处于与具有上述多个电极部的面相反侧的面；以及
树脂构件，其用于覆盖上述小片和上述多条导线，
上述绝缘层的至少一部分以及上述多个引线端子各自的处于与上述导线连接的面相反侧的面的至少一部分分别从上述树脂构件暴露。
2.根据权利要求1所述的磁传感器，其中，
上述绝缘层接触于上述小片的与具有上述多个电极部的面相反侧的面。
3.根据权利要求1或2所述的磁传感器，其中，
上述树脂构件为模制树脂，用于对上述小片、上述多条导线、上述多个引线端子各自的与上述导线连接的面进行密封。
4.根据权利要求1～3中的任意一项所述的磁传感器，其中，
上述多个引线端子具有：第一引线端子；第二引线端子，其隔着上述小片与上述第一引线端子相对；第三引线端子；以及第四引线端子，其隔着上述小片与上述第三引线端子相对。
5.根据权利要求4所述的磁传感器，其中，
上述小片具有磁电转换元件。
6.根据权利要求5所述的磁传感器，其中，
上述第一引线端子为用于向上述磁电转换元件供给规定电压的电源用引线端子，
上述第二引线端子为用于向上述磁电转换元件供给接地电位的接地用引线端子，
上述第三引线端子和上述第四引线端子为用于取出上述磁电转换元件的霍尔电动势信号的信号取出用引线端子。
7.根据权利要求1～6中的任意一项所述的磁传感器，其中，
上述绝缘层含有热固化性树脂。
8.根据权利要求7所述的磁传感器，其中，
上述绝缘层还含有紫外线固化性树脂。
9.根据权利要求1～8中的任意一项所述的磁传感器，其中，
上述绝缘层中用于覆盖上述小片的上述相反侧的面的部分的厚度为至少2μm以上。
10.一种磁传感器装置，其中，
该磁传感器装置包括：
权利要求1～9中的任意一项所述的磁传感器；
布线基板，其用于安装上述磁传感器；
软钎料，其用于将上述磁传感器所包括的上述多个引线端子电连接于上述布线基板的布线图案。
11.一种磁传感器的制造方法，其中，
该磁传感器的制造方法包括如下工序：
准备在基材的一面形成有多个引线端子的引线框的工序；
在上述基材的一面中的由上述多个引线端子包围的区域内以隔着绝缘层的方式载置小片的工序；
利用多条导线将上述多个引线端子分别电连接于上述小片所具有的多个电极部的工序；
利用树脂构件对上述基材的载置有上述小片的面这一侧进行密封的工序；以及
将上述基材从上述树脂构件和上述绝缘层分离的工序，
在分离上述基材的工序中，在上述小片的处于与具有上述多个电极部的面相反侧的面留有上述绝缘层。
12.根据权利要求11所述的磁传感器的制造方法，其中，
该磁传感器的制造方法在分离上述基材的工序之后还包括按上述多个小片中的各小片切割上述树脂构件而进行单片化的工序。
13.根据权利要求11或12所述的磁传感器的制造方法，其中，
上述基材使用耐热性膜。
14.根据权利要求11～13中的任意一项所述的磁传感器的制造方法，其中，
上述绝缘层使用绝缘片。
15.根据权利要求11～14中的任意一项所述的磁传感器的制造方法，其中，
该磁传感器的制造方法在载置上述小片的工序之前还包括如下工序：
在制作出了多个上述小片的基板的、处于与具有上述多个电极部的面相反侧的面上粘贴具有绝缘性粘接层的芯片贴装膜的工序；
对粘贴有上述芯片贴装膜的上述基板进行切割，使在该基板上制作出的多个上述小片单片化的工序；以及
将单片化的上述小片从上述芯片贴装膜分离的工序，
在自上述芯片贴装膜分离的工序中，将上述绝缘性粘接层与上述小片一起从上述芯片贴装膜的膜基材上剥离，
在载置上述小片的工序中，作为上述绝缘层使用从上述膜基材剥离下的上述绝缘性粘接层。
CN201380012069.XA 2012-12-14 2013-12-03 磁传感器和磁传感器装置 Active CN104170109B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611141104.XA CN106784300A (zh) 2012-12-14 2013-12-03 磁传感器和磁传感器装置以及磁传感器的制造方法
CN201611116886.1A CN106848055A (zh) 2012-12-14 2013-12-03 磁传感器和磁传感器装置以及磁传感器的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012273481 2012-12-14
JP2012-273481 2012-12-14
PCT/JP2013/007097 WO2014091714A1 (ja) 2012-12-14 2013-12-03 磁気センサ及び磁気センサ装置、磁気センサの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201611141104.XA Division CN106784300A (zh) 2012-12-14 2013-12-03 磁传感器和磁传感器装置以及磁传感器的制造方法
CN201611116886.1A Division CN106848055A (zh) 2012-12-14 2013-12-03 磁传感器和磁传感器装置以及磁传感器的制造方法

Publications (2)

Publication Number Publication Date
CN104170109A true CN104170109A (zh) 2014-11-26
CN104170109B CN104170109B (zh) 2016-11-30

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258112A (zh) * 2016-12-28 2018-07-06 罗姆股份有限公司 半导体器件和半导体器件的制造方法
CN109642805A (zh) * 2016-08-23 2019-04-16 株式会社电装 位置检测装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124273A (ja) * 1987-11-10 1989-05-17 Asahi Chem Ind Co Ltd 磁電変換素子の実装構造
JPH0864745A (ja) * 1994-08-19 1996-03-08 Sony Corp 半導体装置
US20020105069A1 (en) * 1998-02-25 2002-08-08 Toshimi Kawahara Semiconductor device including stud bumps as external connection terminals
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2009049253A (ja) * 2007-08-22 2009-03-05 Sumitomo Bakelite Co Ltd 接着フィルム
EP2395366A1 (en) * 2009-02-05 2011-12-14 Alps Electric Co., Ltd. Magnetic detector

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124273A (ja) * 1987-11-10 1989-05-17 Asahi Chem Ind Co Ltd 磁電変換素子の実装構造
JPH0864745A (ja) * 1994-08-19 1996-03-08 Sony Corp 半導体装置
US20020105069A1 (en) * 1998-02-25 2002-08-08 Toshimi Kawahara Semiconductor device including stud bumps as external connection terminals
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2009049253A (ja) * 2007-08-22 2009-03-05 Sumitomo Bakelite Co Ltd 接着フィルム
EP2395366A1 (en) * 2009-02-05 2011-12-14 Alps Electric Co., Ltd. Magnetic detector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109642805A (zh) * 2016-08-23 2019-04-16 株式会社电装 位置检测装置
CN108258112A (zh) * 2016-12-28 2018-07-06 罗姆股份有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
CN106784300A (zh) 2017-05-31
TWI543417B (zh) 2016-07-21
JPWO2014091714A1 (ja) 2017-01-05
CN106848055A (zh) 2017-06-13
TW201436313A (zh) 2014-09-16
KR20160052798A (ko) 2016-05-12
JP5676826B2 (ja) 2015-02-25
WO2014091714A1 (ja) 2014-06-19
KR20140113964A (ko) 2014-09-25

Similar Documents

Publication Publication Date Title
JP5676826B2 (ja) 磁気センサの製造方法
JP6480622B2 (ja) ホールセンサ
CN107195772B (zh) 霍尔传感器
CN102652358B (zh) 基于面板的引线框封装方法和装置
CN203536475U (zh) 磁传感器以及磁传感器装置
US20200083149A1 (en) Packaged semiconductor device with a particle roughened surface
CN206558553U (zh) 霍尔传感器以及镜头模块
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
JP2017228559A (ja) 半導体装置およびその製造方法
US11764130B2 (en) Semiconductor device
CN104170109B (zh) 磁传感器和磁传感器装置
JP6553416B2 (ja) ホールセンサ
CN111354703A (zh) 一种封装电子元件及其制造方法
KR20180088798A (ko) 얇은 솔더 정지 층을 갖는 전기 디바이스 및 제조를 위한 방법
JP2001127099A (ja) 半導体装置
JPH10154778A (ja) 半導体装置の製造方法
JPH0955448A (ja) 半導体装置の製造方法
JP2021034573A (ja) 半導体装置
JPH08204305A (ja) 混成集積回路装置
JPH08213733A (ja) 混成集積回路装置
JPH05218144A (ja) フィルムキャリア半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant