JPWO2014091714A1 - 磁気センサの製造方法 - Google Patents

磁気センサの製造方法 Download PDF

Info

Publication number
JPWO2014091714A1
JPWO2014091714A1 JP2014529369A JP2014529369A JPWO2014091714A1 JP WO2014091714 A1 JPWO2014091714 A1 JP WO2014091714A1 JP 2014529369 A JP2014529369 A JP 2014529369A JP 2014529369 A JP2014529369 A JP 2014529369A JP WO2014091714 A1 JPWO2014091714 A1 JP WO2014091714A1
Authority
JP
Japan
Prior art keywords
pellet
magnetic sensor
lead terminal
lead
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014529369A
Other languages
English (en)
Other versions
JP5676826B2 (ja
Inventor
敏昭 福中
敏昭 福中
長谷川　秀則
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2014529369A priority Critical patent/JP5676826B2/ja
Application granted granted Critical
Publication of JP5676826B2 publication Critical patent/JP5676826B2/ja
Publication of JPWO2014091714A1 publication Critical patent/JPWO2014091714A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

ペレット（１０）と、ペレット（１０）の周囲に配置された複数のリード端子（２２）〜（２５）と、ペレット（１０）が有する複数の電極部と各リード端子（２２）〜（２５）とをそれぞれ電気的に接続する複数の金属細線（３１）〜（３４）と、ペレット（１０）の裏面を覆う絶縁ペースト（４０）と、ペレット（１０）と複数の金属細線（３１）〜（３４）を覆うモールド樹脂（５０）と、を備える。絶縁ペースト（４０）の少なくとも一部と、各リード端子（２２）〜（２５）の裏面の少なくとも一部は、モールド樹脂（５０）からそれぞれ露出している。

Description

本発明は、磁気センサ及び磁気センサ装置、磁気センサの製造方法に関し、特に、ペレットを小型薄型化した場合でも、リーク電流の増大を防止できるようにした磁気センサ及び磁気センサ装置、磁気センサの製造方法に関する。
ホール効果を利用した磁気センサとして、例えば、磁気（磁界）を検出してその大きさに比例したアナログ信号を出力するホール素子や、磁気を検出してデジタル信号を出力するホールＩＣが知られている。例えば特許文献１には、リードフレームと、ペレット（即ち、磁気センサチップ）及び金属細線を備えた磁気センサが開示されている。この磁気センサにおいて、リードフレームは外部との電気的接続を得るために四隅に配置された端子を有し、ペレットはリードフレームのアイランドに搭載されている。そして、ペレットが有する電極とリードフレームが有する各端子とが金属細線で接続されている。
特開２００７−９５７８８号公報
ところで、近年では電子機器の小型化等に伴い、磁気センサの小型、薄型化も進展している。例えば、磁気センサのパッケージング後の大きさ（即ち、パッケージサイズ）は、縦１．６ｍｍ、横０．８ｍｍ、厚さ０．３８ｍｍを実現している。また、ペレットをさらに薄くすることによって、パッケージサイズの厚さを０．３０ｍｍとすることも可能である。また、磁気センサの小型、薄型化をさらに進展させるために、アイランドを省いた構造（即ち、アイランドレス構造）も考えられる。
図１０（ａ）及び（ｂ）は、本発明の比較形態に係る磁気センサ４００の構成例と、課題を説明するための概念図である。図１０（ａ）に示すように、アイランドレス構造では、ペレット３１０はモールド樹脂３５０で固定される。また、アイランドレス構造の磁気センサ３１０を配線基板４５０に取り付ける場合は、リードフレーム３２０の各リード端子のうち、モールド樹脂３５０から露出している裏面をハンダ（半田）３７０を介して配線基板４５０の配線パターン４５１に接続する。
ここで、磁気センサ４００が小型、薄型化し、その投影面積が小さくなると、リードフレーム３２０の各リード端子間の距離が短くなる。これにより、各リード端子の裏面を配線パターン４５１にハンダ付けする際に、リード端子下からハンダ３７０がはみ出して、ペレット３１０下に到達する可能性が高くなる。例えば図１０（ａ）に示すように、リード端子３２５下からはみ出したハンダ３７０がペレット３１０の裏面に接触する可能性が高くなる。
リード端子３２５下からはみ出したハンダ３７０がペレット１０の裏面に接触すると、その接触面は半導体と金属のショットキー接合となる。また、図１０（ｂ）に示すように、リード端子３２５が電源に接続される端子（即ち、電源端子）の場合、電源端子３２５下からはみ出したハンダ３７０がペレット３１０の裏面に接触すると、上記のショットキー接合には順バイアスが印加されることになる。ここで、ペレット３１０を構成している半導体（例えば、ＧａＡｓ）は半絶縁性（≒超高抵抗）であるため、従来のようにペレット３１０が厚いときは、上記のショットキー接合に順バイアスを印加しても電流はほとんど流れなかった。
しかしながら、ペレット３１０を薄くしていくと、その厚みの減少分に比例して抵抗値が減少する。このため、ペレット３１０の薄型化に伴い、ショットキー接合の順方向に電流が流れ易くなり、電源端子３２５→ハンダ３７０→ペレット３１０→金属細線３４３→接地電位に接続されたリード端子（即ち、接地端子）３２７という経路でリーク電流が流れ易くなる。
そこで、本発明は、上記のように磁気センサの小型、薄型化を進展させる過程で顕在化する課題に鑑みてなされたものであって、アイランドレス構造の磁気センサにおいてペレットを小型薄型化した場合でも、リーク電流の増大を防止できるようにした磁気センサ及び磁気センサ装置、磁気センサの製造方法の提供を目的とする。
上記課題を解決するために、本発明の一態様に係る磁気センサは、ペレットと、前記ペレットの周囲に配置された複数のリード端子と、前記ペレットが有する複数の電極部と前記複数のリード端子とをそれぞれ電気的に接続する複数の導線と、前記ペレットの前記複数の電極部を有する面の反対側の面を覆う絶縁層と、前記ペレットと前記複数の導線とを覆う樹脂部材と、を備え、前記絶縁層の少なくとも一部と、前記複数のリード端子の各々の前記導線と接続する面の反対側の面の少なくとも一部は、前記樹脂部材からそれぞれ露出している。ここで、絶縁層と樹脂部材は、異なる材料からなる（例えば、含有する成分が異なる、又は、含有する成分が同一であっても含有比が異なる。）。
また、上記の磁気センサにおいて、前記絶縁層は、前記ペレットの前記複数の電極部を有する面の反対側の面に接していてもよい。
また、上記の磁気センサにおいて、前記樹脂部材は、前記ペレットと、前記複数の導線と、前記複数のリード端子の各々の前記導線と接続する面とを封止するモールド樹脂であってもよい。
また、上記の磁気センサにおいて、前記複数のリード端子は、第一のリード端子と、前記ペレットを挟んで前記第一のリード端子と対向する第二のリード端子と、第三のリード端子と、前記ペレットを挟んで前記第三のリード端子と対向する第四のリード端子と、を有してもよい。
また、上記の磁気センサにおいて、前記ペレットは、磁電変換素子を有してもよい。
また、上記の磁気センサにおいて、前記第一のリード端子は、前記磁電変換素子に所定電圧を供給する電源用リード端子であり、前記第二のリード端子は、前記磁電変換素子に接地電位を供給する接地用リード端子であり、前記第三のリード端子と前記第四のリード端子は、前記磁電変換素子のホール起電力信号を取り出す信号取出用リード端子であってもよい。
また、上記の磁気センサにおいて、前記絶縁層は、熱硬化型樹脂を含んでもよい。
また、上記の磁気センサにおいて、前記絶縁層は、紫外線硬化型樹脂をさらに含んでもよい。
また、上記の磁気センサにおいて、前記絶縁層のうち、前記ペレットの前記反対側の面を覆う部分の厚さは、少なくとも２μｍ以上であってもよい。
本発明の一態様に係る磁気センサ装置は、上記の磁気センサと、前記磁気センサが取り付けられる配線基板と、前記磁気センサが備える前記複数のリード端子を前記配線基板の配線パターンに電気的に接続するハンダと、を備える。
本発明の一態様に係る磁気センサの製造方法は、基材の一方の面に複数のリード端子が形成されたリードフレームを準備する工程と、前記基材の一方の面の前記複数のリード端子で囲まれる領域に、絶縁層を介してペレットを載置する工程と、前記ペレットが有する複数の電極部と前記複数のリード端子とを複数の導線でそれぞれ電気的に接続する工程と、前記基材の前記ペレットが載置された面側を樹脂部材で封止する工程と、前記樹脂部材及び前記絶縁層から前記基材を分離する工程と、を備え、前記基材を分離する工程では、前記ペレットの前記複数の電極部を有する面の反対側の面に前記絶縁層を残す。
また、上記の磁気センサの製造方法において、前記基材を分離する工程の後、さらに、前記樹脂部材を前記複数のペレットの各々ごとにダイシングして個片化する工程を備えてもよい。
また、上記の磁気センサの製造方法において、前記基材として、耐熱性フィルムを用いてもよい。
また、上記の磁気センサの製造方法において、前記絶縁層として、絶縁シートを用いてもよい。
また、上記の磁気センサの製造方法において、前記ペレットを載置する工程の前に、前記ペレットが複数作り込まれた基板の、前記複数の電極部を有する面の反対側の面に絶縁性接着層を有するダイアタッチフィルムを貼付する工程と、前記ダイアタッチフィルムが貼付された前記基板をダイシングして、該基板に作り込まれた複数の前記ペレットを個片化する工程と、前記個片化されたペレットを、前記ダイアタッチフィルムから分離する工程と、をさらに備え、前記ダイアタッチフィルムから分離する工程では、前記ペレットと共に前記絶縁性接着層を前記ダイアタッチフィルムのフィルム基材から剥離し、前記ペレットを載置する工程では、前記絶縁層として、前記フィルム基材から剥離した前記絶縁性接着層を用いてもよい。
本発明の一態様によれば、アイランドレス構造の磁気センサにおいて、ペレットの裏面は絶縁層で覆われている。これにより、磁気センサを配線基板に取り付ける際に、例えば電源端子下からペレットの下方までハンダがはみ出した場合でも、ペレット（半導体）とハンダ（金属）との間でショットキー接合が形成されることを防ぐことができ、該ショットキー接合の順方向（即ち、金属から半導体に向かう方向）に電流が流れることを防ぐことができる。従って、アイランドレス構造の磁気センサにおいてペレットを薄型化した場合でも、リーク電流の増大を防止することができる。
本発明の第１実施形態に係る磁気センサ１００の構成例を示す図。 磁気センサ１００の製造方法を示す工程順に示す図。 磁気センサ１００の製造方法を示す工程順に示す図。 本発明の第１実施形態に係る磁気センサ装置２００の構成例を示す図。 第１実施形態の効果を説明するための図。 入力電圧Ｖｉｎに対するオフセット電圧Ｖｕのばらつき低減の効果を模式的に示した図。 本発明の第２実施形態に係る磁気センサ３００の構成例を示す図。 第２実施形態に係る磁気センサ３００の製造方法を示す図。 絶縁性接着層として、絶縁ペースト４０を用いる場合と、ダイアタッチフィルム１４０の粘着層１３０を用いる場合とを比較した図。 本発明の比較形態に係る磁気センサ４００の構成例と、課題を説明するための図。
本実施形態の磁気センサは、ペレットと、前記ペレットの周囲に配置された複数のリード端子と、前記ペレットが有する複数の電極部と前記複数のリード端子とをそれぞれ電気的に接続する複数の導線と、前記ペレットの前記複数の電極部を有する面の反対側の面の少なくとも一部を覆う絶縁層と、前記ペレットと前記複数の導線とを覆う樹脂部材と、を備え、前記絶縁層の少なくとも一部と、前記複数のリード端子の各々の前記導線と接続する面の反対側の面の少なくとも一部は、前記樹脂部材からそれぞれ露出している。
アイランドレス構造の磁気センサにおいて、ペレット裏面の少なくとも一部が絶縁層で覆われており、その絶縁層が樹脂部材から露出する形態であることにより、リーク電流の増大を抑制することができる。
本実施形態において、絶縁層としては、絶縁樹脂層、絶縁シート等が挙げられる。絶縁層としては、ペレットの抵抗よりも高い抵抗であればよい。例えば、絶縁層の体積抵抗率が１０８〜１０２０（Ω・ｃｍ）であることが好ましい。より好ましくは、絶縁層の体積抵抗率が１０１０〜１０１８（Ω・ｃｍ）である。絶縁層が数ｍｍ四方で、厚み数μｍの場合、絶縁層の抵抗は、１０１０〜１０１８（Ω）となり、ペレットの抵抗は、通常、約１０９Ω以下であるため、十分な絶縁性がある。
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合もある。
＜第１実施形態＞
（構成）
図１（ａ）〜（ｄ）は、本発明の第１実施形態に係る磁気センサ１００の構成例を示す断面図と平面図と底面図、及び外観図である。図１（ａ）は、図１（ｂ）を破線Ａ−Ａ´で切断した断面を示している。また、図１（ｂ）では、図面の複雑化を回避するために、モールド樹脂（樹脂部材）を省略して示している。
図１（ａ）〜（ｄ）に示すように、磁気センサ１００は、ペレット（即ち、磁気センサチップ）１０と、リード端子２０と、複数の金属細線３１〜３４と、絶縁ペースト４０と、モールド樹脂５０と、外装めっき層６０とを備える。また、リード端子２０は、複数のリード端子２２〜２５を有する。
ペレット１０は、例えばホール素子等の磁電変換素子である。ペレット１０は、例えば半絶縁性のガリウムヒ素（ＧａＡｓ）基板１１と、このＧａＡｓ基板１１上に形成された半導体薄膜からなる活性層（即ち、受感部）１２と、活性層１２に電気的に接続する電極１３ａ〜１３ｄとを有する。活性層１２は、例えば平面視で十字（クロス）型であり、クロスの４つの先端部上にそれぞれ電極１３ａ〜１３ｄが設けられている。平面視で向かい合う一対の電極１３ａ、１３ｃがホール素子に電流を流すための入力端子であり、電極１３ａ、１３ｃを結ぶ線と平面視で直交する方向で向かい合う他の一対の電極１３ｂ、１３ｄがホール素子から電圧を出力するための出力端子である。ペレット１０の厚さは、例えば０．１０ｍｍ以下である。
磁気センサ１００は、アイランドレス構造であり、外部との電気的接続を得るための複数のリード端子２２〜２５を有する。図１（ｂ）に示すように、リード端子２２〜２５は、ペレット１０の周囲（例えば、磁気センサ１００の四隅近傍）に配置されている。例えば、リード端子２２とリード端子２４とがペレット１０を挟んで対向するように配置されている。また、リード端子２３とリード端子２５とがペレット１０を挟んで対向するように配置されている。さらに、リード端子２２とリード端子２４とを結ぶ直線（仮想線）と、リード端子２３とリード端子２５とを結ぶ直線（仮想線）とが平面視で交差するように、リード端子２２〜２５はそれぞれ配置されている。リード端子２０（リード端子２２〜２５）は、例えば銅（Ｃｕ）等の金属からなる。また、リード端子２０は、その面側又は裏面の一部がエッチング（即ち、ハーフエッチング）されていてもよい。
なお、図示しないが、リード端子２０の表面で（図１（ａ）における上面側）、金属細線３１〜３４で接続されるリード端子２２〜２５の表面には、Ａｇめっきが施されていることが電気的接続の観点から好ましい。
また、別の態様で、リード端子２０の表面及び裏面には、外装めっき層６０に代えて、ニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）等のめっきが施されていてもよい。磁気センサであるが、アイランドレスのため、磁性体であるＮｉめっき膜の影響を受けにくいため実施が可能となる。
金属細線３１〜３４は、ペレット１０が有する電極１３ａ〜１３ｄと、リード端子２２〜２５をそれぞれ電気的に接続する導線であり、例えば金（Ａｕ）からなる。図１（ｂ）に示すように、金属細線３１はリード端子２２と電極１３ａとを接続し、金属細線３２はリード端子２３と電極１３ｂとを接続している。また、金属細線３３はリード端子２４と電極１３ｃとを接続し、金属細線３４はリード端子２５と電極１３ｄとを接続している。
絶縁ペースト４０は、その成分として例えば、エポキシ系の熱硬化型樹脂と、フィラーとしてシリカ（ＳｉＯ２）とを含むことがより好ましい。第１実施形態では、絶縁ペースト４０はペレット１０の裏面（即ち、活性層１２を有する面（つまり、電極部１３ａ〜１３ｄを有する面）の反対側の面）に接しており、この絶縁ペースト４０によってペレット１０の裏面が覆われている。第１実施形態では、ペレット１０の裏面全体が絶縁ペースト４０により覆われていることが、リーク電流増大抑制の観点から好ましい。絶縁ペースト４０のうち、ペレット１０の裏面を覆っている部分の厚さは、フィラーサイズで決まり、例えば５μｍ以上である。
モールド樹脂５０は、ペレット１０と、リード端子２０の少なくとも表面側（即ち、金属細線と接続する側の面）と、金属細線３１〜３４とを覆って保護（即ち、樹脂封止）している。モールド樹脂５０は、例えばエポキシ系の熱硬化型樹脂からなり、リフロー時の高熱に耐えられるようになっている。なお、モールド樹脂５０と絶縁ペースト４０は、例えば同じエポキシ系の熱硬化型樹脂の場合でも、その材料は互いに異なる（例えば、含有する成分が異なる、又は、含有する成分が同一であっても含有比が異なる。）。
図１（ａ）及び（ｄ）に示すように、磁気センサ１００の底面側（即ち、配線基板に実装する側）では、各リード端子２２〜２５の裏面の少なくとも一部と、絶縁ペースト４０の少なくとも一部とが、モールド樹脂５０からそれぞれ露出している。
また、外装めっき層６０は、モールド樹脂５０から露出しているリード端子２２〜２５の裏面に形成されている。外装めっき層６０は、例えばスズ（Ｓｎ）等からなる。
（動作）
上記の磁気センサ１００を用いて磁気（磁界）を検出する場合は、例えば、リード端子２２を電源電位（＋）に接続すると共に、リード端子２４を接地電位（ＧＮＤ）に接続して、リード端子２２からリード端子２４に電流を流す。そして、リード端子２３、２５間の電位差Ｖ１−Ｖ２（＝ホール出力電圧ＶＨ）を測定する。ホール出力電圧ＶＨの大きさから磁界の大きさを検出し、ホール出力電圧ＶＨの正負から磁界の向きを検出する。
即ち、リード端子２２は、ペレット１０に所定電圧を供給する電源用リード端子である。
リード端子２４は、ペレット１０に接地電位を供給する接地用リード端子である。リード端子２３、２５は、ペレット１０のホール起電力信号を取り出す信号取出用リード端子である。
（製造方法）
本実施形態の磁気センサの製造方法は、基材の一方の面に複数のリード端子が形成されたリードフレームを準備する工程と、前記基材の一方の面の前記複数のリード端子で囲まれる領域に、絶縁層を介してペレットを載置する工程と、前記ペレットが有する複数の電極部と前記複数のリード端子とを複数の導線でそれぞれ電気的に接続する工程と、前記基材の前記ペレットが載置された面側を樹脂部材で封止する工程と、前記樹脂部材及び前記絶縁層から前記基材を分離する工程と、を備え、前記基材を分離する工程では、前記ペレットの前記複数の電極部を有する面の反対側の面に前記絶縁層を残す。
図２（ａ）〜（ｅ）及び図３（ａ）〜（ｄ）は、磁気センサ１００の製造方法を示す工程順に示す平面図と断面図である。なお、図２（ａ）〜（ｅ）において、ダイシングのブレード幅（即ち、カーフ幅）の図示は省略している。
図２（ａ）に示すように、まず、前述のリード端子が形成されたリードフレーム１２０を用意する。このリードフレーム１２０は、図１（ｂ）に示したリード端子２０が平面視で縦方向及び横方向に複数繋がっている基板である。
次に、図２（ｂ）に示すように、リードフレーム１２０の裏面側に、例えば、基材として耐熱性フィルム８０の一方の面を貼付する。この耐熱性フィルム８０の一方の面には例えば絶縁性の粘着層が塗布されている。粘着層は、その成分として、例えばシリコーン樹脂がベースとなっている。この粘着層によって、耐熱性フィルム８０にリードフレーム１２０を貼付し易くなっている。リードフレーム１２０の裏面側に耐熱性フィルム８０を貼付することによって、リードフレーム１２０の貫通している貫通領域を、裏面側から耐熱性フィルム８０で塞いだ状態となる。
なお、基材である耐熱性フィルム８０としては、粘着性を有すると共に、耐熱性を有する樹脂製のテープが用いられることが好ましい。
粘着性については、粘着層の糊厚がより薄いほうが好ましい。また、耐熱性については、約１５０℃〜２００℃の温度に耐えることが必要とされる。このような耐熱性フィルム８０として、例えばポリイミドテープを用いていることができる。ポリイミドテープは、約２８０℃に耐える耐熱性を有している。このような高い耐熱性を有するポリイミドテープは、後のモールドやワイヤーボンディング時に加わる高熱にも耐えることが可能である。また、耐熱性フィルム８０としては、ポリイミドテープの他に、以下のテープを用いることも可能である。
・ポリエステルテープ 耐熱温度、約１３０℃（但し使用条件次第で耐熱温度は約２００℃にまで達する）。
・テフロン（登録商標）テープ 耐熱温度：約１８０℃
・ＰＰＳ（ポリフェニレンサルファイド） 耐熱温度：約１６０℃
・ガラスクロス 耐熱温度：約２００℃
・ノーメックペーパー 耐熱温度：約１５０〜２００℃
・他に、アラミド、クレープ紙が耐熱性フィルム８０として利用し得る。
次に、耐熱性フィルム８０の粘着層を有する面のうち、リード端子２２〜２５で囲まれた領域に絶縁ペースト４０を塗布する。ここでは、完成後の磁気センサ１００において、ペレット１０の裏面の一部がモールド樹脂５０から露出することがないように、絶縁ペースト４０の塗布条件（例えば、塗布する範囲、塗布する厚さ等）を調整する。
次に、図２（ｃ）に示すように、耐熱性フィルム８０のうち、絶縁ペースト４０が塗布された領域にペレット１０を載置する（即ち、ダイボンディングを行う。）。そして、ボンディング後に熱処理（即ち、キュア）を行って、絶縁ペースト４０を硬化させて絶縁層とする。
次に、図２（ｄ）に示すように、金属細線３１〜３４の一端を各リード端子２２〜２５にそれぞれ接続し、金属細線３１〜３４の他端を電極１３ａ〜１３ｄにそれぞれ接続する（即ち、ワイヤーボンディングを行う。）。そして、図２（ｅ）に示すように、モールド樹脂５０を形成する（即ち、樹脂封止を行う。）。この樹脂封止は、例えばトランスファーモールド技術を用いて行う。
例えば図３（ａ）に示すように、下金型９１と上金型９２とを備えるモールド金型９０を用意し、このモールド金型９０のキャビティ内にワイヤーボンディング後のリードフレーム２０を配置する。次に、キャビティ内であって、耐熱性フィルム８０の粘着層を有する面（即ち、リードフレーム２０と接着している面）の側に加熱し溶融したモールド樹脂５０を注入し、充填する。これにより、ペレット１０と、リードフレーム２０の少なくとも表面側と、金属細線３１〜３４とを樹脂封止する。モールド樹脂５０が更に加熱し硬化したら、該モールド樹脂５０をモールド金型から取り出す。なお、樹脂封止後は任意の工程で、モールド樹脂５０の表面に例えば符号等（図示せず）をマーキングしてもよい。
次に、図３（ｂ）に示すように、絶縁ペースト４０及びモールド樹脂５０から耐熱性フィルム８０を剥離する。これにより、ペレット１０の裏面に絶縁ペースト４０を残しつつ、絶縁ペースト４０及びモールド樹脂５０から耐熱性フィルム８０を剥離する。
そして、図３（ｃ）に示すように、リードフレーム２０のモールド樹脂５０から露出している面（少なくとも、各リード端子２２〜２５のモールド樹脂５０から露出している裏面）に外装めっきを施して、外装めっき層６０を形成する。
次に、図３（ｄ）に示すように、モールド樹脂５０の上面（即ち、磁気センサ１００の外装めっき層６０を有する面の反対側の面）にダイシングテープ９３を貼付する。そして、例えば図２（ｅ）に示した仮想の２点鎖線に沿って、リードフレーム１２０に対してブレードを相対的に移動させて、モールド樹脂５０及びリードフレーム１２０を切断する（即ち、ダイシングを行う。）。つまり、モールド樹脂５０及びリードフレーム１２０を複数のペレット１０の各々ごとにダイシングして個片化する。ダイシングされたリードフレーム１２０は、リード端子２０となる。
以上の工程を経て、図１（ａ）〜（ｄ）に示した磁気センサ１００が完成する。
図４は、本発明の第１実施形態に係る磁気センサ装置２００の構成例を示す断面図である。磁気センサ１００が完成した後は、例えば図４に示すように配線基板２５０を用意し、この配線基板２５０の一方の面に磁気センサ１００を実装する。この実装工程では、例えば、各リード端子２２〜２５のうち、モールド樹脂５０から露出し且つ外装めっき層６０で覆われている裏面を、ハンダ７０を介して配線基板２５０の配線パターン２５１に接続する。このハンダ付けは、例えばリフロー方式で行うことができる。リフロー方式は、配線パターン２５１上にハンダペーストを塗布（即ち、印刷）し、その上に外装めっき層６０が重なるように配線基板２５０上に磁気センサ１００を配置し、この状態でハンダペーストに熱を加えてハンダを溶かす方法である。実装工程を経て、図４に示すように、磁気センサ１００と、磁気センサ１００が取り付けられる配線基板２５０と、磁気センサ１００の各リード端子２２〜２５を配線基板２５０の配線パターン２５１に電気的に接続するハンダ７０と、を備えた磁気センサ装置２００が完成する。
この第１実施形態では、金属細線３１〜３４が本発明の「複数の導線」に対応し、絶縁ペースト４０が本発明の「絶縁層」に対応し、モールド樹脂５０が本発明の「樹脂部材」に対応している。また、リード端子２２が本発明の「第１のリード端子」に対応し、リード端子２４が本発明の「第２のリード端子」に対応している。リード端子２３、２５の一方が本発明の「第３のリード端子」に対応し、その他方が本発明の「第４のリード端子」に対応している。また、耐熱性フィルム８０が本発明の「基材」に対応している。
（第１実施形態の効果）
本発明の第１実施形態は、以下の効果を奏する。
（１）アイランドレス構造の磁気センサ１００において、ペレット１０の裏面は絶縁ペースト４０で覆われている。これにより、磁気センサ１００を配線基板１５０に取り付ける際に、例えば、電源電位に接続されるリード端子（即ち、電源端子）２２下からペレット１０の下方までハンダ７０がはみ出した場合でも、ペレット１０（半導体）とハンダ７０（金属）との間でショットキー接合が形成されることを防ぐことができ、該ショットキー接合の順方向（即ち、金属から半導体に向かう方向）に電流が流れることを防ぐことができる。
例えば図５に示すように、電源端子２２→金属細線３１→電極１３ａ→活性層１２→電極１３ｃ→金属細線３３→リード端子２４の方向に電流を流した場合でも、ハンダ７０からペレット１０へ電流が流れることを防ぐことができる。従って、アイランドレス構造の磁気センサ１００においてペレット１０を小型薄型化した場合でも、リーク電流の増大を防止することができる。磁気センサ１００や、磁気センサ装置２００のさらなる小型、薄型化に寄与することができる。
図６は、入力電圧Ｖｉｎに対するオフセット電圧Ｖｕのばらつき低減の効果を模式的に示した図である。図６の横軸は磁気センサに対する入力電圧Ｖｉｎを示し、縦軸は磁気センサのオフセット電圧Ｖｕを示す。入力電圧Ｖｉｎは磁気センサの入力端子間の電位差であり、Ｖｉｎのプラス（＋）は順方向（即ち、リード端子２２からリード端子２４へ電流を流す方向）に電圧を印加した場合、Ｖｉｎのマイナス（−）は逆方向（即ち、リード端子２４からリード端子２２へ電流を流す方向）に電圧を印加した場合をそれぞれ示す。また、オフセット電圧Ｖｕは、磁気の無い環境下での出力端子間の電位差である。オフセット電圧Ｖｕは、入力電圧Ｖｉｎの大きさに関わらずゼロ（０）となることが理想的である。
ここでは、例えば図５に示したように、リード端子２２下からペレット１０の下方までハンダ７０がはみ出している場合を想定する。この想定下で、比較形態に係る構造（即ち、アイランドレスで、ペレットの裏面に絶縁ペーストが存在しない構造。つまり、ペレットの裏面がモールド樹脂から露出している構造）では、ペレットとハンダとの間にショットキー接合が形成される。入力電圧Ｖｉｎがプラス（＋）のときは、このショットキー接合に対して順バイアスとなりハンダからペレットへ電流が流れる。ペレットを薄型化するとショットキー接合の順方向に流れる電流が大きくなるため、図６の破線で示すようにオフセット電圧Ｖｕのばらつきが大きくなる。
これに対して、本発明の第１実施形態で説明した構造（即ち、アイランドレスで、ペレット１０の裏面に絶縁ペースト４０が存在する構造）では、ペレット１０とハンダ７０との間は絶縁ペースト４０で絶縁されており、上記の想定下でもショットキー接合は形成されない。このため、ペレット１０を薄型化してもペレット１０とハンダ７０との間で電流は流れず、図６の実線で示すように、オフセット電圧Ｖｕのばらつきを小さく抑えることができる。
（２）また、リーク電流の増大を防止できるため、消費電力の増大を抑制することができる。
（３）また、絶縁ペースト４０は、その成分として例えばエポキシ系の熱硬化型樹脂を含む。このため、ダイボンディング後にキュアを行うことにより、絶縁ペースト４０を容易に硬化させることができ、ペレット１０の裏面を硬化した絶縁ペースト４０で封止することができる。
（４）また、図２（ｂ）及び（ｃ）に示したペレット１０の取付工程では、耐熱性フィルム８０の粘着層上に、粘着力を有する絶縁層（一例として、絶縁ペースト４０）を塗布し、その上にペレットを取り付けている。ペレット１０の取り付けに、耐熱性フィルム８０の粘着力と絶縁ペースト４０の粘着力の両方を利用するため、耐熱性フィルム８０とペレット１０との密着性を高めることができる。これにより、例えば図３（ａ）に示した樹脂封止の工程で、耐熱性フィルム８０とペレット１０との間に溶融したモールド樹脂５０が染み込むことを防ぐことができる。また、樹脂封止後のワイヤーボンディング工程で、ペレット１０とリードフレーム２０との相対的な位置関係がボンディングの衝撃により変動することを防ぐことができる。
（５）なお、絶縁ペースト４０のうち、ペレット１０の裏面を覆う部分の厚さは、少なくとも２μｍ以上確保されていることが好ましい。本発明者の知見によれば、上記厚さが少なくとも２μｍ以上であれば、ペレット１０の下方までハンダ７０がはみ出している場合でも、ペレット１０とハンダ７０との間の絶縁の信頼性を高め、ショットキー接合が形成されることを防ぐことができる。
（変形例）
上記の第１実施形態において、ペレット１０はホール素子ではなく、ホールＩＣでもよい。このような構成であっても、第１実施形態の効果（１）〜（４）を奏する。
＜第２実施形態＞
上記の第１実施形態では、ペレット１０の裏面を覆う絶縁層として、絶縁ペースト４０を用いる場合について説明した。しかしながら、本発明において、絶縁層は絶縁ペースト４０に限定されるものではない。絶縁層として、例えばダイアタッチフィルム（即ち、ダイシング・ダイボンディング一体型フィルム）の粘着層を用いてもよい。第２実施形態では、この点について説明する。
（構成）
図７（ａ）〜（ｃ）は、本発明の第２実施形態に係る磁気センサ３００の構成例を示す断面図と平面図、及び外観図である。図７（ａ）は、図７（ｂ）を破線Ｂ−Ｂ´で切断した断面を示している。また、図７（ｂ）では、図面の複雑化を回避するために、モールド樹脂５０を省略して示している。
図７（ａ）〜（ｃ）に示すように、磁気センサ３００は、ペレット１０と、リード端子２０と、複数の金属細線３１〜３４と、絶縁性の粘着層１３０と、モールド樹脂５０とを備える。これらの中で、粘着層１３０は、その成分として、例えばエポキシ系の熱硬化型樹脂と、紫外線（ＵＶ）硬化型樹脂と、バインダ樹脂とを含む。第２実施形態では、この粘着層１３０によって、ペレット１０の裏面全体が覆われている。粘着層１３０のうち、ペレット１０の裏面を覆っている部分の厚さは例えば１０μｍ以上である。
なお、磁気センサ３００の、粘着層１３０以外の構成は、例えば第１実施形態で説明した磁気センサ１００と同じである。また、磁気センサ３００の動作も、磁気センサ１００と同じである。
（製造方法）
図８（ａ）〜（ｅ）は、本発明の第２実施形態に係る磁気センサ３００の製造方法を工程順に示す断面図である。
図８（ａ）に示すように、まず、ダイアタッチフィルム１４０を用意する。ダイアタッチフィルム１４０は、フィルム基材１３５と、フィルム基材１３５の一方の面上に配置された絶縁性の粘着層１３０とを有する。このダイアタッチフィルム１４０の粘着層１３０に、複数のペレット１０が作り込まれた半導体ウエーハ１６０の裏面（即ち、活性層１２を有する面の反対側の面）を接触させて接着する（即ち、ウエーハマウントを行う）。
なお、この第２実施形態では、後述する図８（ｂ）の工程では粘着層１３０によるペレット１０とフィルム基材１３５との接着を維持しつつ、図８（ｃ）の工程では粘着層１３０がフィルム基材１３５から剥がれ易くするために、粘着層１３０の粘着力を調整する処理を行っても良い。この粘着力を調整する処理は、ウエーハマウントを行うタイミング又はその前後のタイミングで行う。
例えば、ウエーハマウントを行う際に、ダイアタッチフィルム１４０をステージを介して加熱して、粘着層１３０の成分の一つであるバインダ樹脂成分の粘着力を高め半導体ウエーハ１６０と粘着層１３０をより強く粘着する方向に調整してもよい。また、ウエーハマウントを行った後で、ダイアタッチフィルム１４０の粘着層１３０を有する面の反対側から、該ダイアタッチフィルム１４０に向けてＵＶを照射して、粘着層１３０の成分の一つであるＵＶ硬化型樹脂成分を硬化させ、固くなることによりダイシングが容易になる方向に、またダイボンド時にフィルム基材１３５と粘着層１３０との粘着力を小さくする方向に調整してもよい。上記のように、ステージを介した加熱又はＵＶ照射の少なくとも一方を行うことにより、粘着層１３０の粘着力を高めたり、多少硬化させて、その粘着力を小さくする方向に調整することが可能である。
次に、図８（ｂ）に示すように、例えばブレード１７０を用いて半導体ウエーハ１６０をダイシングして、半導体ウエーハ１６０に作り込まれた複数のペレット１０を個片化する。ここでは、半導体ウエーハ１６０のみならず粘着層１３０も一緒にダイシングする。
次に、図８（ｃ）に示すように、針状の突き上げピン１８０でペレット１０の裏面を押し上げると共に、ペレット１０の表面をコレット１９０で吸着して持ち上げる（即ち、ピックアップする）。なお、ダイアタッチフィルム１４０の粘着層１３０は、上述したように、例えば加熱又はＵＶ照射の少なくとも一方を行うことによってその粘着力を小さくする方向に予め調整されている。このため、ペレット１０をピックアップする工程では、粘着層１３０はペレット１０の裏面に接着した状態で、フィルム基材１３５から剥離する。つまり、ペレット１０と共に粘着層１３０をフィルム基材１３５から剥離する。
ここで、図８（ｃ）工程において針状の突き上げピン１８０でペレット１０の裏面を押し上げる際、ピンの跡がダイアタッチフィルム１４０の粘着層１３０に残ることがある。例えば、完成後の磁気センサ３００において、粘着層１３０にピンの跡が残されていれば、ダイアタッチフィルム１４０の粘着層１３０を絶縁層として用いたことがわかる場合もある。
次に、図８（ｄ）に示すように、リードフレーム１２０を用意すると共に、その裏面側に、例えば耐熱性フィルム８０の一方の面を貼付する。上述したように、耐熱性フィルム８０の一方の面には例えば絶縁性の粘着層が塗布されている。リードフレーム基板１２０の裏面側に耐熱性フィルム８０を貼付することによって、リードフレーム１２０の貫通している貫通領域を、裏面側から耐熱性フィルム８０で塞いだ状態となる。
次に、図８（ｅ）に示すように、耐熱性フィルム８０のうち、リード端子２２〜２５で囲まれた領域にペレット１０を配置する（即ち、ダイボンディングを行う。）。ここでは、ペレット１０の裏面側を粘着層１３０を介して耐熱性フィルム８０の一方の面に取り付ける。この取り付け後、熱処理（キュア）を実施し、粘着層１３０の成分（例えば、エポキシ樹脂系の熱効果型樹脂成分）を硬化させて、十分な接着強度を得る。
これ以降の工程は、第１実施形態と同じである。即ち、図２（ｄ）に示したようにワイヤーボンディングを行い、図３（ａ）に示したように樹脂封止を行う。次に、図３（ｂ）に示したように、粘着層１３０及びモールド樹脂５０から耐熱性フィルム８０を剥離する。これにより、ペレット１０の裏面に絶縁性の粘着層１３０を残しつつ、粘着層１３０及びモールド樹脂５０から耐熱性フィルム８０を剥離する。次に、図３（ｃ）に示したように、リードフレーム２０のモールド樹脂５０から露出している面に外装めっき層６０を形成する。そして、図３（ｄ）に示したように、モールド樹脂５０及びリードフレーム基板１２０をカーフ幅に沿ってダイシングする。このような工程を経て、図７（ａ）〜（ｄ）に示した磁気センサ３００が完成する。
この第２実施形態では、半導体ウエーハ１６０が本発明の「基板」に対応し、粘着層１３０が本発明の「絶縁性接着層」に対応し、フィルム基材１３５が本発明の「フィルム基材」に対応している。その他の対応関係は第１実施形態と同じである。
（第２実施形態の効果）
本発明の第２実施形態は、第１実施形態の効果（１）〜（５）の効果に加え、以下の効果を奏する。
（１）ペレット１０の裏面を覆う絶縁層として、ダイアタッチフィルム１４０の粘着層１３０を用いる。これにより、絶縁ペーストの塗布工程を省くことができるので、工程数の削減に寄与することができる。
（２）また、粘着層１３０は、例えば、その成分としてバインダ樹脂と、ＵＶ硬化型樹脂とを含む。このため、熱処理を行うことによって、粘着層１３０の粘着力を高め半導体ウエーハ１６０と粘着層１３０をより強く粘着する方向に、また、ＵＶ照射を行うことによって、ダイシングが容易になる方向に、そしてフィルム基材１３５と粘着層１３０との粘着力を小さくする方向に調整することができる。これにより、ペレット１０をピックアップする工程では、ペレット１０と共に、粘着層１３０をフィルム基材１３５から容易に剥がすことができる。
（３）また、粘着層１３０は粘性が高いので、絶縁ペースト４０を用いる場合と比べて、ペレット１０の側面における這い上がりを極めて小さくすることができる。これにより、ペレット１０の表面に樹脂が付着する不良が発生することは無く、また粘着層１３０の厚さも薄くならず厚さを均一化できるという利点がある。
（４）また、図９に示すように、粘着層１３０を用いる場合は、その保管条件について、冷凍ではなく冷蔵で保管することができる、という利点がある。冷蔵保管の場合は、絶縁性接着層の解凍は不要であり、必要なときに直ぐに使用することができるという利点がある。さらに、工程条件についても、塗布量の管理が不要で、濡れ広がりが小さく、這い上がりが小さく、厚みのばらつきが小さい等の利点がある。
（変形例）
（１）第２実施形態においても、第１実施形態で説明した変形例を適用してよい。即ち、ペレット１０はホール素子ではなく、ホールＩＣでもよい。このような構成であっても、第１実施形態の効果（１）〜（５）に加え、第２実施形態の効果（１）〜（４）を奏する。
（２）また、図４において、磁気センサ１００ではなく、第２実施形態で説明した磁気センサ３００を配線基板２５０に実装して、磁気センサ装置を構成してもよい。このような構成であっても、第１実施形態の効果（１）〜（５）に加え、第２実施形態の効果（１）〜（４）を奏する。
＜その他＞
本発明は、以上に記載した各実施形態に限定されうるものではない。当業者の知識に基づいて各実施形態に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明の範囲に含まれる。
１０ ペレット
１１ ＧａＡｓ基板
１２ 活性層
１３ａ〜１３ｄ 電極
２０ リード端子
２２ リード端子（例えば、電源端子）
２３、２５ リード端子
２４ リード端子（例えば、接地端子）
３１〜３４ 金属細線
１３ａ〜１３ｄ 電極
４０ 絶縁ペースト
５０ モールド樹脂
６０ めっき層
７０ ハンダ
８０ 耐熱性フィルム
９０ モールド金型
９１ 下金型
９２ 上金型
９３ ダイシングテープ
１００、２００ 磁気センサ
１２０ リードフレーム
１３０ 粘着層
１３５ フィルム基材
１４０ ダイアタッチフィルム
１５０ 配線基板
１６０ 半導体ウエーハ
１７０ ブレード
１８０ ピン
１９０ コレット
２５０ 配線基板
２５１ 配線パターン
３００ 磁気センサ装置

Claims (15)

  1. ペレットと、
    前記ペレットの周囲に配置された複数のリード端子と、
    前記ペレットが有する複数の電極部と前記複数のリード端子とをそれぞれ電気的に接続する複数の導線と、
    前記ペレットの前記複数の電極部を有する面の反対側の面を覆う絶縁層と、
    前記ペレットと前記複数の導線とを覆う樹脂部材と、を備え、
    前記絶縁層の少なくとも一部と、前記複数のリード端子の各々の前記導線と接続する面の反対側の面の少なくとも一部は、前記樹脂部材からそれぞれ露出している磁気センサ。
  2. 前記絶縁層は、前記ペレットの前記複数の電極部を有する面の反対側の面に接している請求項１に記載の磁気センサ。
  3. 前記樹脂部材は、前記ペレットと、前記複数の導線と、前記複数のリード端子の各々の前記導線と接続する面とを封止するモールド樹脂である請求項１又は２に記載の磁気センサ。
  4. 前記複数のリード端子は、第一のリード端子と、前記ペレットを挟んで前記第一のリード端子と対向する第二のリード端子と、第三のリード端子と、前記ペレットを挟んで前記第三のリード端子と対向する第四のリード端子と、を有する請求項１〜３のいずれか一項に記載の磁気センサ。
  5. 前記ペレットは、磁電変換素子を有する請求項４に記載の磁気センサ。
  6. 前記第一のリード端子は、前記磁電変換素子に所定電圧を供給する電源用リード端子であり、
    前記第二のリード端子は、前記磁電変換素子に接地電位を供給する接地用リード端子であり、
    前記第三のリード端子と前記第四のリード端子は、前記磁電変換素子のホール起電力信号を取り出す信号取出用リード端子である請求項５に記載の磁気センサ。
  7. 前記絶縁層は、熱硬化型樹脂を含む請求項１〜６のいずれか一項に記載の磁気センサ。
  8. 前記絶縁層は、紫外線硬化型樹脂をさらに含む請求項７に記載の磁気センサ。
  9. 前記絶縁層のうち、前記ペレットの前記反対側の面を覆う部分の厚さは、少なくとも２μｍ以上である請求項１〜８のいずれか一項に記載の磁気センサ。
  10. 請求項１〜９のいずれか一項に記載の磁気センサと、
    前記磁気センサが取り付けられる配線基板と、
    前記磁気センサが備える前記複数のリード端子を前記配線基板の配線パターンに電気的に接続するハンダと、を備える磁気センサ装置。
  11. 基材の一方の面に複数のリード端子が形成されたリードフレームを準備する工程と、
    前記基材の一方の面の前記複数のリード端子で囲まれる領域に、絶縁層を介してペレットを載置する工程と、
    前記ペレットが有する複数の電極部と前記複数のリード端子とを複数の導線でそれぞれ電気的に接続する工程と、
    前記基材の前記ペレットが載置された面側を樹脂部材で封止する工程と、
    前記樹脂部材及び前記絶縁層から前記基材を分離する工程と、を備え、
    前記基材を分離する工程では、前記ペレットの前記複数の電極部を有する面の反対側の面に前記絶縁層を残す磁気センサの製造方法。
  12. 前記基材を分離する工程の後、さらに、
    前記樹脂部材を前記複数のペレットの各々ごとにダイシングして個片化する工程を備える請求項１１に記載の磁気センサの製造方法。
  13. 前記基材として、耐熱性フィルムを用いる請求項１１又は１２に記載の磁気センサの製造方法。
  14. 前記絶縁層として、絶縁シートを用いる請求項１１〜１３のいずれか一項に記載の磁気センサの製造方法。
  15. 前記ペレットを載置する工程の前に、
    前記ペレットが複数作り込まれた基板の、前記複数の電極部を有する面の反対側の面に絶縁性接着層を有するダイアタッチフィルムを貼付する工程と、
    前記ダイアタッチフィルムが貼付された前記基板をダイシングして、該基板に作り込まれた複数の前記ペレットを個片化する工程と、
    前記個片化されたペレットを、前記ダイアタッチフィルムから分離する工程と、をさらに備え、
    前記ダイアタッチフィルムから分離する工程では、前記ペレットと共に前記絶縁性接着層を前記ダイアタッチフィルムのフィルム基材から剥離し、
    前記ペレットを載置する工程では、前記絶縁層として、前記フィルム基材から剥離した前記絶縁性接着層を用いる請求項１１〜１４のいずれか一項に記載の磁気センサの製造方法。
JP2014529369A 2012-12-14 2013-12-03 磁気センサの製造方法 Active JP5676826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014529369A JP5676826B2 (ja) 2012-12-14 2013-12-03 磁気センサの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012273481 2012-12-14
JP2012273481 2012-12-14
PCT/JP2013/007097 WO2014091714A1 (ja) 2012-12-14 2013-12-03 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP2014529369A JP5676826B2 (ja) 2012-12-14 2013-12-03 磁気センサの製造方法

Publications (2)

Publication Number Publication Date
JP5676826B2 JP5676826B2 (ja) 2015-02-25
JPWO2014091714A1 true JPWO2014091714A1 (ja) 2017-01-05

Family

ID=50934022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529369A Active JP5676826B2 (ja) 2012-12-14 2013-12-03 磁気センサの製造方法

Country Status (5)

Country Link
JP (1) JP5676826B2 (ja)
KR (2) KR20160052798A (ja)
CN (2) CN106784300A (ja)
TW (1) TWI543417B (ja)
WO (1) WO2014091714A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110886B2 (ja) * 2014-06-17 2017-04-05 旭化成エレクトロニクス株式会社 ホールセンサ
WO2016047130A1 (ja) * 2014-09-22 2016-03-31 旭化成エレクトロニクス株式会社 ホールセンサ及びレンズモジュール
JP6085726B2 (ja) * 2014-10-03 2017-02-22 旭化成エレクトロニクス株式会社 ホールセンサの製造方法及びホールセンサ並びにレンズモジュール
JP6433769B2 (ja) * 2014-11-27 2018-12-05 旭化成エレクトロニクス株式会社 ホールセンサ及びホールセンサの製造方法
JP6553416B2 (ja) * 2015-06-05 2019-07-31 旭化成エレクトロニクス株式会社 ホールセンサ
JP6693735B2 (ja) * 2015-12-11 2020-05-13 旭化成エレクトロニクス株式会社 ホールセンサ及びその製造方法
JP2018066722A (ja) * 2016-10-14 2018-04-26 旭化成エレクトロニクス株式会社 半導体装置
JP2018074067A (ja) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 半導体装置
US10535812B2 (en) 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN107966669B (zh) * 2017-12-19 2019-11-08 大连理工大学 适用于高温工作环境的半导体三维霍尔传感器及其制作方法
CN108171299A (zh) * 2017-12-19 2018-06-15 中电智能卡有限责任公司 一种智能卡的加工工艺
JP7360906B2 (ja) * 2019-11-15 2023-10-13 ローム株式会社 半導体装置の製造方法及び半導体装置
JP2023036447A (ja) * 2021-09-02 2023-03-14 新電元工業株式会社 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法
JP7138261B1 (ja) 2022-06-30 2022-09-15 旭化成エレクトロニクス株式会社 半導体パッケージ、及び駆動装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124273A (ja) * 1987-11-10 1989-05-17 Asahi Chem Ind Co Ltd 磁電変換素子の実装構造
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2009049253A (ja) * 2007-08-22 2009-03-05 Sumitomo Bakelite Co Ltd 接着フィルム
WO2010090075A1 (ja) * 2009-02-05 2010-08-12 アルプス電気株式会社 磁気検出装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477152A (en) * 1987-09-18 1989-03-23 Hitachi Ltd Lead frame
KR20030019082A (ko) * 2001-08-27 2003-03-06 산요 덴키 가부시키가이샤 회로 장치의 제조 방법
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
JPWO2007057954A1 (ja) * 2005-11-17 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2008103700A (ja) * 2006-09-19 2008-05-01 Hitachi Chem Co Ltd 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124273A (ja) * 1987-11-10 1989-05-17 Asahi Chem Ind Co Ltd 磁電変換素子の実装構造
JP2003243646A (ja) * 2002-02-13 2003-08-29 Asahi Kasei Electronics Co Ltd 複合半導体素子及びその製造方法
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2009049253A (ja) * 2007-08-22 2009-03-05 Sumitomo Bakelite Co Ltd 接着フィルム
WO2010090075A1 (ja) * 2009-02-05 2010-08-12 アルプス電気株式会社 磁気検出装置

Also Published As

Publication number Publication date
CN106784300A (zh) 2017-05-31
JP5676826B2 (ja) 2015-02-25
KR20140113964A (ko) 2014-09-25
TWI543417B (zh) 2016-07-21
TW201436313A (zh) 2014-09-16
CN104170109A (zh) 2014-11-26
WO2014091714A1 (ja) 2014-06-19
CN106848055A (zh) 2017-06-13
KR20160052798A (ko) 2016-05-12

Similar Documents

Publication Publication Date Title
JP5676826B2 (ja) 磁気センサの製造方法
JP6480622B2 (ja) ホールセンサ
JP6105898B2 (ja) 磁気センサ及びその製造方法
US11742310B2 (en) Method of manufacturing semiconductor device
JP2015090350A (ja) 磁気センサ及び磁気センサ装置、磁気センサの製造方法
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
JP6353287B2 (ja) ホールセンサ
JP6553416B2 (ja) ホールセンサ
JP5546972B2 (ja) 電子デバイス並びに下面電極型固体電解コンデンサおよびその製造方法
JP2012138394A (ja) 半導体装置の製造方法
JP2012099693A (ja) 半導体装置の製造方法
CN104170109B (zh) 磁传感器和磁传感器装置
JP2011103337A (ja) 半導体装置及びその製造方法
JP2009302427A (ja) 半導体装置および半導体装置の製造方法
JP2011044585A (ja) 半導体装置及びその製造方法、並びに電子機器
TW200824052A (en) A submember for electrical device
TW201201326A (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141225

R150 Certificate of patent or registration of utility model

Ref document number: 5676826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350