JP6693735B2 - ホールセンサ及びその製造方法 - Google Patents

ホールセンサ及びその製造方法 Download PDF

Info

Publication number
JP6693735B2
JP6693735B2 JP2015242575A JP2015242575A JP6693735B2 JP 6693735 B2 JP6693735 B2 JP 6693735B2 JP 2015242575 A JP2015242575 A JP 2015242575A JP 2015242575 A JP2015242575 A JP 2015242575A JP 6693735 B2 JP6693735 B2 JP 6693735B2
Authority
JP
Japan
Prior art keywords
hall element
electrode
protective film
semiconductor substrate
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015242575A
Other languages
English (en)
Other versions
JP2017108077A (ja
Inventor
雄大 丸山
雄大 丸山
佳伸 藤本
佳伸 藤本
豊光 宮阪
豊光 宮阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2015242575A priority Critical patent/JP6693735B2/ja
Publication of JP2017108077A publication Critical patent/JP2017108077A/ja
Application granted granted Critical
Publication of JP6693735B2 publication Critical patent/JP6693735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、ホールセンサ及びその製造方法に関する。
従来のホールセンサとして、特許文献1に記載のアイランドレス構造のホールセンサが知られている。
特許文献1に記載のホールセンサは、半絶縁性基板、半絶縁性基板上に形成された半導体薄膜、半絶縁性基板上に形成された複数の電極部を有するホール素子と、ホール素子の周囲に配置された複数のリード端子と、複数の電極部と複数のリード端子とをそれぞれ電気的に接続する複数の導線と、半絶縁性基板を有するホール素子の複数の電極部を有する面の反対側の面に接して覆う絶縁樹脂層と、ホール素子と複数の導線とを封止するモールド樹脂と、を備え、絶縁樹脂層の少なくとも一部と、複数のリード端子の各々において導線と接続する面の反対側の面の少なくとも一部は、モールド樹脂からそれぞれ露出している。
国際公開第2014/091714号パンフレット
従来のアイランドレス構造のホールセンサは、ホール素子のうちモールド樹脂で保護されている部分とモールド樹脂の外表面との間の距離が比較的短く、ホールセンサの外部からホールセンサ内部のホール素子に不純物が到達しやすい。このため、従来のアイランドレス構造のホールセンサを過酷な使用環境下に置き続けると、使用環境の影響を受けて、信頼性が低下する可能性があった。
そこで、本発明はこのような事情に鑑みてなされたものであって、使用環境の影響を受けにくく、信頼性の高いホールセンサ及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係るホールセンサは、半導体基板と、前記半導体基板に形成された感磁部と、前記感磁部上に形成された電極と、前記感磁部上に形成された保護膜とを有するホール素子と、リード端子と、前記ホール素子の電極と前記リード端子とを接続する導線と、前記ホール素子の前記電極が形成される面とは反対側の面を覆う保護層と、前記導線と前記ホール素子とを覆う封止部と、を備え、前記保護層の少なくとも一部と、前記リード端子の前記導線と接続する面の反対側の面の少なくとも一部とが、前記封止部から露出し、かつ、前記感磁部と前記保護膜との間の酸素の面密度が、2.0E+15(atoms/cm)以下であることを特徴とする。
本発明の一態様に係るホールセンサの製造方法は、半導体基板上に感磁部を形成する工程と、前記感磁部が形成された前記半導体基板を、酸性の液体、アルカリ性の液体、又は、中性の液体で洗浄する工程と、前記洗浄後に、前記感磁部上に保護膜を形成する工程と、前記感磁部上に電極を形成する工程と、前記半導体基板をダイシングして、前記感磁部と前記保護膜及び前記電極を有するホール素子を形成する工程と、リード端子と隣り合う領域に保護層を配置する工程と、前記保護層上に前記ホール素子を載置する工程と、前記ホール素子の前記電極と前記リード端子とを導線で接続する工程と、前記ホール素子と、前記リード端子の前記導線で接続された面と、前記導線とを封止樹脂で封止する工程と、を備え、前記半導体基板を洗浄する工程では、前記感磁部と前記保護膜との間の酸素の面密度が2.0E+15(atoms/cm)以下となるように、洗浄条件を予め設定しておくことを特徴とする。
本発明の一態様によれば、使用環境の影響を受けにくく、信頼性の高いホールセンサを提供することができる。
実施形態1に係るホールセンサ100の構成例を示す平面図及び断面図である。 実施形態1に係るホール素子10の構成例を示す断面図である。 ホール素子10の構成例を示す平面図である。 ホール素子10の製造方法を示す断面図である。 ホール素子10の製造方法を示す断面図である。 ホールセンサ100の製造工程を示す平面図及び断面図である。 ホールセンサ100の製造工程を示す平面図及び断面図である。 ホールセンサ100の製造工程を示す平面図及び断面図である。 ホールセンサ100の製造工程を示す平面図及び断面図である。 ホールセンサ100の製造工程を示す平面図及び断面図である。 ホールセンサ100の製造工程を示す平面図及び断面図である。 実施形態2に係るホール素子10Aの構成例を示す断面図である。 ホール素子10Aの製造方法を示す断面図である。 実施形態3に係るホール素子10Bの構成例を示す断面図である。 ホール素子10Bの製造方法を示す断面図である。 実施例1の測定結果を示すグラフである。 比較例1の測定結果を示すグラフである。 図17の一部を拡大したグラフである。 比較例2の測定結果を示すグラフである。
以下、本発明の実施形態を図面を用いて説明する。ただし、以下に説明する全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法等を下記のものに特定するものでない。また、図面は模式的なものであり、各図における各層の長さ、厚さの寸法は現実のものとは異なり、それらの比等も現実のものとは異なる場合がある。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
<実施形態1>
[構成]
図1(a)及び(b)は、本発明の実施形態1に係るホールセンサ100の構成例を示す平面図と断面図である。
図1(a)及び(b)に示すように、実施形態1に係るホールセンサ100は、ホール素子10と、リード端子20と、ホール素子10の電極17とリード端子20とを接続する導線30と、ホール素子10の電極17が形成された面とは反対側の面を覆う保護層40と、導線30とホール素子10とを覆う封止部50と、を備える。また、リード端子20は第1から第4のリード端子21〜22を有する。電極17は第1から第4の電極171〜174を有する。導線30は第1〜第4の導線31〜34を有する。
以下、ホール素子10の電極が形成された面を電極形成面と称し、ホール素子10の電極形成面とは反対側の面をホール素子の裏面と称する。また、リード端子20の導線30と接続する面を導線接続面と称し、リード端子の導線接続面とは反対側の面をリード端子の裏面と称する。
このホールセンサ100は、保護層40の少なくとも一部と、リード端子20の裏面の少なくとも一部とが、封止部50からそれぞれ露出した、アイランドレス構造のホールセンサである。
ホール素子10は、GaAs等の半導体基板と、半導体基板上に形成された感磁部と、感磁部上に形成された電極17と、感磁部12上に形成された保護膜とを有する。ホール素子10のより具体的な構成は、図2を参照しながら後で説明する。
リード端子20は、ホール素子10の周囲に配置された端子であり、ホールセンサ100の内部と外部との間の電気的接続を得るための端子である。リード端子20の導線接続面とは反対側の面(すなわち、裏面)の一部には、凹んだ部分(すなわち、厚みが薄い部分)が形成されていてもよい。凹んだ部分は、例えばエッチングで形成されていてもよい。また、リード端子20の導線接続面とその反対側の裏面のうち、少なくとも一部には、メッキ層が形成されてもよい。
上述したように、リード端子20は、第1のリード端子21、第2のリード端子22、第3のリード端子23及び第4のリード端子24を有する。第1から第4のリード端子21〜24は、第1から第4の電極171〜174にそれぞれ対応し、平面視でホール素子10の四隅近傍に配置される。
なお、リード端子20は、銅(Cu)等の配線用の金属で形成されている。また、リード端子20の表面は、電気的接続の観点からAgめっきが施されていてもよい。
導線30は、例えば金(Au)で形成されたワイヤであり、ホール素子10が有するコンタクト電極と、リード端子20とを電気的に接続している。上述したように、導線30は、第1の導線31、第2の導線32、第3の導線33及び第4の導線34を有する。
また、電極17は、第1の電極171、第2の電極172、第3の電極173及び第4の電極174を有する。
そして、第1の導線31の一端は第1の電極171に接合しており、第1の導線31の他端は第1のリード端子21に接合している。同様に、第2の導線32の一端は第2の電極172に接合しており、第2の導線32の他端は第2のリード端子22に接合している。第3の導線33の一端は第3の電極173に接合しており、第3の導線33の他端は第3のリード端子23に接合している。第4の導線34の一端は第4の電極174に接合しており、第4の導線34の他端は第4のリード端子24に接合している。これにより、第1から第4の導線31〜34は、第1から第4の電極171〜174と第1から第4のリード端子21〜24とをそれぞれ電気的に接続している。
保護層40は、ホール素子10の裏面に接触し、かつ、ホールセンサ100の裏面側で封止部50から露出して形成されている。保護層40は、絶縁シートや絶縁ペーストで構成してもよく(すなわち、絶縁保護層でもよく)、例えば、熱硬化型エポキシ樹脂等であり、フィラーのシリカ(SiO)を含んでもよい。保護層40は、ホール素子10の半導体基板の裏面全体を直接覆うことが好ましい。ホール素子10の裏面は、前述したようにホール素子10の電極形成面の反対側の面であり、ホール素子10の感磁部12が形成された面とは反対側の面でもある。保護層40は、ホール素子10の裏面全体を覆うことにより、ホール素子10のリーク電流を低減する。保護層40の厚さは5μm以上が好ましい。
封止部50は、ホール素子10と、リード端子20の導線接続面と、導線30とを封止する。封止部50を構成する部材は、モールド樹脂であることが好ましい。封止部50は、保護層40のホール素子10と接触する面とは反対側の面の少なくとも一部と、リード端子20の導線接続面の反対側の面の少なくとも一部と、を除いて、ホールセンサ100を封止する。封止部50は、リフロー時の高熱に耐えられる材料で形成される。例えば、封止部50は、エポキシ系の熱硬化型樹脂からなるモールド樹脂である。
ホールセンサ100は、平面視で長方形状に形成されることが好ましく、長方形状の裏面の四隅にリード端子20の外部接続面が配され、長方形の裏面の中央部に保護層40の露出面が配されることが好ましい。
次に、ホール素子10のより具体的な構成について説明する。
図2は、実施形態1に係るホール素子10の構成例を示す断面図である。ホール素子10は、外部磁場を検出して、その大きさに比例した信号を出力する磁気変換素子である。図2に示すように、ホール素子10は、半導体基板11と、半導体基板11に形成されたn型導電層を有する感磁部12と、感磁部12上に形成された電極17と、感磁部12及び電極17の端部を覆う保護膜14とを有する。また、電極17は、コンタクト電極13と、コンタクト電極13上に形成された電極パッド15と、を有する。コンタクト電極13の上面側に電極パッド15の下面側が接合しており、コンタクト電極13と電極パッド15は電気的に接続している。
半導体基板11は、半導体プロセスで一般的に使用される材料を用いて形成される。本例の半導体基板11は、半絶縁性のガリウムヒ素(GaAs)基板である。半導体基板11は、GaAsに限らず、シリコン(Si)基板等であってよい。本例の半導体基板11は、エッチングにより形成されたメサ部16を有する。
感磁部12は、半導体基板11の表面に形成された低抵抗層である。例えば、感磁部12は、半導体基板11に不純物をインプラントすることにより形成される。本例では、メサ部16に感磁部12を形成したが、メサ構造はなくてもよい。
保護膜14は、半導体基板11上に形成される。保護膜14は、絶縁保護膜であることが好ましく、窒化ケイ素(SiN)で形成される。また、窒化ケイ素は、Siの組成を有してよい。保護膜の膜厚は、100nm以上400nm以下であることが好ましい。保護膜14は、感磁部12から電流が漏れ出るのを防止する。また、保護膜14は、半導体基板11を、外部からの物理的なダメージから保護する。
コンタクト電極13は、半導体基板11上に形成され、感磁部12に電気的に接続される。コンタクト電極13の材料は、感磁部12との接触抵抗が小さくなるように、半導体基板11の材料に応じて適宜選択される。本例の構造では、コンタクト電極13の形成は、保護膜14の形成前に行うが、必要に応じて保護膜14の形成後に行ってもよい(例えば、後述の実施形態3参照)。
電極パッド15は、コンタクト電極13及び保護膜14上に形成される。電極パッド15は、ワイヤボンディング時にホール素子10への物理的なダメージによる影響を低減し、ホール素子10の信頼性を向上する。但し、電極パッド15を形成せずに、コンタクト電極13に直接ワイヤボンディングしてもよい。なお、本例のコンタクト電極13及び電極パッド15は、互いに同一のパターンで形成されるが、異なるパターンで形成されてもよい。
図3は、ホール素子10の構成例を示す平面図である。図3に示すように、電極パッド15は、第1から第4の電極パッド151〜154を有する。また、コンタクト電極13は、第1から第4のコンタクト電極131〜134を有する。そして、第1から第4の電極パッド151〜154は、第1から第4のコンタクト電極131〜134にそれぞれ対応して配置されている。これにより、第1から第4の電極171〜174がそれぞれ構成されている。
すなわち、第1のコンタクト電極131上に第1の電極パッド151が形成されており、第1のコンタクト電極131と第1の電極パッド151とで第1の電極171が構成されている。また、第2のコンタクト電極132上に第2の電極パッド152が形成されており、第2のコンタクト電極132と第2の電極パッド152とで第2の電極172が構成されている。また、第3のコンタクト電極133上に第3の電極パッド153が形成されており、第3のコンタクト電極133と第3の電極パッド153とで第3の電極173が構成されている。また、第4のコンタクト電極134上に第4の電極パッド154が形成されており、第4のコンタクト電極143と第4の電極パッド154とで第4の電極174が構成されている。
図3に示すように、本例の感磁部12は、平面視で十字(クロス)型である。クロスの4つの先端部に、第1から第4の電極171〜174がそれぞれ接続されている。第1から第4の電極171〜174は、第1の電極171と第3の電極173とを結ぶ仮想直線と、第2の電極172と第4の電極174とを結ぶ仮想直線とが交差する位置にそれぞれ配置されている。
第1の電極171及び第3の電極173は、平面視で、感磁部12を挟んで互いに対向するように配置されている。第1の電極171及び第3の電極173は、ホール素子10に電流を流すための入力端子として機能する。ホール素子10は、流れる電流と半導体基板11に垂直に入力された磁場に応じてホール電圧を生じる。
第2の電極172及び第4の電極174は、平面視で、感磁部12を挟んで互いに対向し、かつ、ホール素子10に流れる電流と直交する方向で向かい合うように配置されている。第2の電極172及び第4の電極174は、ホール電圧を出力する出力端子として機能する。
本発明の実施形態1、及び後述の実施形態2、3では、感磁部12の上面と保護膜14の下面との間の界面の酸素濃度に着目した。ホール素子10の信頼性に、この界面付近の酸素濃度の最大値が影響することを本発明者らは見出した。
本発明の実施形態1、及び後述の実施形態2、3では、SIMSにより求められる感磁部(半導体基板11の活性層が形成された部分)12と保護膜14との間の酸素の面密度が、2.0E+15(atoms/cm)以下となっている。なお、「E+15」は、「×1015」のことを意味する。
上記のように、保護膜14と感磁部12との間の酸素の面密度を、2.0E+15(atoms/cm)以下とすると、保護膜14と感磁部12とが酸化物を介さずに直接化学結合を形成するため、感磁部12上に保護膜14がより強固に形成される。その結果、水分等の不純物の侵入、あるいは外部応力の変化により感磁部12上から保護膜14が剥がれることを防ぐことができ、高い信頼性を実現することができる。より好ましくは、保護膜14と感磁部12との間の酸素の面密度が、1.0E+15(atoms/cm)以下である。
保護膜14と感磁部12との間の酸素の面密度が、2.0E+15(atoms/cm)より大きい場合、半導体基板の表面が原子1層以上の酸化物で覆われるため、半導体基板と保護膜は相対的に結合力の弱い、酸化物を介した結合となり、外部からの影響に対する信頼性が低下する。
しかし、保護膜と感磁部との間の酸素の面密度が、2.0E+15(atoms/cm)以下の場合、半導体基板の表面が原子1層未満の酸化物で覆われるため、半導体基板と保護膜は相対的に結合力が強く、酸化物を介さない直接結合となり、外部からの影響に対する信頼性が高い。酸素の面密度が、2.0E+15(atoms/cm)以下であれば、保護膜と感磁部との間における酸素の被覆率が約80%以下となるため、信頼性が向上する。
なお、保護膜14形成の前処理として、感磁部12が形成された半導体基板11を酸性の薬液(液体)、アルカリ性の薬液(液体)、オゾン水、純水等の中性の薬液(液体)、有機溶剤、純水による洗浄、あるいはアッシング処理を行うことで、保護膜14と感磁部12との間に、所望のピーク濃度を持つ酸化物層を形成することができる。
実施形態1に係るホールセンサ100は、保護膜14と半導体基板11との間の酸素の面密度を、2.0E+15(atoms/cm)以下とすることで、保護膜14と半導体基板11を、酸化物を介さずに結合させる。これにより、高信頼性を有するホールセンサ100を実現することができる。
[測定方法]
実施形態1における、感磁部12と保護膜14との間の酸素ピーク濃度の測定方法について以下で説明する。
・装置:CAMECA IMS−7f
・一次イオン種:Cs+
・一次加速電圧:15.0 kV
・一次イオン電流:0.65 nA
・ラスター領域:30 μm × 30 μm
・質量分解能:Normal
・検出領域:12 μm × 12 μm
・測定真空度:3×10−7 (Pa)以下
・帯電補正:電子銃照射により帯電補正
後述の実施例1で測定した酸素ピーク濃度の測定について、図16に示すグラフ縦軸の酸素の二次イオン強度(counts/s)から濃度(atoms/cm)への換算は、GaAs中に酸素をイオン注入した標準試料を用いて実施した。図16に示すグラフ横軸のスパッタ時間(s)から深さ(nm)への換算は、SiN標準試料のスパッタレートにより算出した。ここで、SiN膜とGaAs基板との界面酸化膜のような極めて薄い領域の不純物濃度をSIMSで測定する場合は、測定値が測定条件および測定装置に依存することが知られている。
例えば、深さ方向の分解能が低い測定条件では、ピーク濃度の値が低くなるとともに、半値幅が広くなる。その一方、深さ方向の分解能が高い測定条件では、ピーク濃度の値が高くなるとともに、半値幅が狭くなる。また、測定装置の分解能が低い場合には、ピーク濃度の値が低くなるとともに、半値幅が広くなる。その一方、測定装置の分解能が高い場合には、ピーク濃度の値が高くなるとともに、半値幅が狭くなる。
このため、SIMS測定データの測定条件は上記の条件で測定すること、更に、SiN膜とGaAs基板との界面の酸素原子の量を、酸素原子のピーク濃度を深さ方向に積分した面密度(atoms/cm)で規定する。積分する際の酸素原子の濃度(atoms/cm)はGaAs基板中の酸素原子のバックグラウンド濃度(atoms/cm)を差し引いた濃度とする。例えば、後述の比較例1のSiN膜とGaAs基板との界面の酸素原子面密度は、図18の破線で示す領域の積分値(図中の斜線部の面積)であり、約2.4×1015(atoms/cm)となる。
[製造方法]
実施形態1に係るホールセンサ100の製造方法を図4〜11を用いて説明する。
図4及び図5は、ホール素子10の製造工程の一例を示す断面図である。図4(a)は、インプラント工程の一例を示す断面図である。図4(a)に示すように、本例では、半導体基板11として半絶縁性のGaAs基板を用意する。そして、半導体基板11にSi等の不純物をインプラントすることにより、感磁部12を形成する。
図4(b)は、メサエッチング工程の一例を示す断面図である。本例では、形成するメサ部16の形状に合わせてフォトレジストをパターニングし、半導体基板11をエッチングすることによりメサ部16を形成する。例えば、等方性のエッチングにより台形型のメサ部16を形成する。
図4(c)は、コンタクト電極13の形成工程の一例を示す断面図である。本例では、リフトオフ法を用いてコンタクト電極13を形成する。リフトオフ法では、半導体基板11上にフォトレジストを塗布し、塗布したフォトレジストをコンタクト電極の形状に合わせてパターニングした後に、半導体基板11の上方全面に金属膜を形成し、金属膜の不要部分をフォトレジストと共に除去する。これにより、金属膜からなるコンタクト電極13を形成する。コンタクト電極13は、感磁部12に電気的に接続されるように、メサ部16の端部に形成される。
なお、コンタクト電極13の形成は、リフトオフ法に限られず、エッチング法であってもよい。また、コンタクト電極13は、蒸着及びスパッタ等の半導体製造工程で一般的に用いられる方法で形成される。
図5(a)は、保護膜14の形成工程の一例を示す断面図である。本例では、エッチング法を用いて保護膜14を形成する。保護膜14を形成する前に、半導体基板11に前処理を施し、半導体基板11上の酸化物量を調整する。保護膜14形成の前処理として、メサ部が形成された半導体基板11を酸性の薬液、アルカリ性の薬液、オゾン水、純水等の中性の薬液による洗浄を行うことで、酸素ピーク濃度を低下させた酸化物層を半導体基板11上に形成することができる。好ましくは、酸性薬液による洗浄である。なお、洗浄の条件によって、酸素ピーク濃度を制御することが可能である。例えば、薬液の濃度を高くし、洗浄時間を長くすると、酸素ピーク濃度を低下させることができる。薬液の濃度を低くし、洗浄時間を短くすると、酸素ピーク濃度を上昇させることができる。また、アッシング処理を行うと、酸素ピーク濃度を高めることが可能となる。
その後、半導体基板11の上方全面に、例えば絶縁膜を形成する。次に、保護膜14の形状に合わせて絶縁膜上にフォトレジストをパターニングし、絶縁膜の不要部分をエッチングする。これにより、絶縁膜からなる保護膜14を形成する。保護膜14の形成は、エッチング法に限られず、リフトオフ法であってもよい。また、保護膜14は、CVD法及びスパッタ法等の半導体製造工程で一般的に用いられる方法で形成される。
図5(b)は、電極パッド15の形成工程の一例を示す断面図である。本例では、リフトオフ法を用いて電極パッド15を形成する。リフトオフ法では、半導体基板11上にフォトレジストを塗布し、塗布したフォトレジストを電極パッドの形状に合わせてパターニングした後に、半導体基板11の上方全面に金属膜を形成し、金属膜の不要部分をフォトレジストと共に除去する。これにより、金属膜からなる電極パッド15を形成する。電極パッド15は、コンタクト電極13に電気的に接続されるように形成される。
なお、電極パッド15の形成は、リフトオフ法に限られず、エッチング法であってもよい。また、電極パッド15は、蒸着及びスパッタ等の半導体製造工程で一般的に用いられる方法で形成される。
図5(c)は、半導体基板11のダイシング工程の一例を示す断面図である。本例では、半導体基板11上にコンタクト電極13が形成されていない領域19(図5(b)参照)をダイシングする。これにより、半導体基板11に形成された複数個のホール素子10を個々に分離する(すなわち、個片化)する。
図6〜図11は、ホールセンサ100の製造工程(後工程)の一例を示す平面図と断面図である。本明細書において、後工程とはホール素子10を個片化してから、ホールセンサ100にパッケージングするまでの工程を指す。ホールセンサ100は、複数個のホールセンサ100が水平方向に連なった状態で同時に作成され、パッケージング工程が終了した後で封止部等がダイシングされて個片化されてもよい。
図6(a)及び(b)は、リード端子20の裏面側へのテープ貼付け工程の一例を示す平面図と断面図である。本工程では、リード端子20の裏面側に裏面テープ60を貼付ける。また、初めからリード端子20の裏面側に裏面テープ60が貼り付けられた製品を用いてもよい。裏面テープ60の一方の面には例えば絶縁性の粘着層が塗布される。この粘着層により、裏面テープ60の一方の面がリード端子20の裏面側に貼り付けられる。
粘着層の成分は、例えばシリコン樹脂がベースとなる。粘着層によって、裏面テープ60にリード端子20を貼り付けし易くなる。なお、裏面テープ60としては、粘着性を有すると共に、耐熱性を有する樹脂製のテープが用いられることが好ましい。リード端子20は、例えばAu/Ni/Pdにより形成される。Auが下層側で、Pdが上層側である。
図7(a)及び(b)は、保護層40の形成工程の一例を示す平面図と断面図である。ここでは、保護層40として絶縁ペーストを用いる。絶縁ペーストは、裏面テープ60の粘着層を有する面のうち、複数のリード端子20で囲まれた領域(すなわち、リード端子20と隣り合う領域)に塗布される。ここでは、完成後のホールセンサ100において、ホール素子10の裏面の一部が封止部50から露出することがないように、絶縁ペーストの塗布条件を調整する。例えば、絶縁ペーストの塗布条件とは、塗布する範囲及び塗布する厚さ等である。
図8(a)及び(b)は、ダイボンディング工程の一例を示す平面図と断面図である。ダイボンディング工程では、裏面テープ60のうち、絶縁ペーストが塗布された領域にホール素子10を載置する。ダイボンディング後にキュアと呼ばれる熱処理を行うことにより、絶縁ペーストを硬化させる。
図9(a)及び(b)は、ワイヤボンディング工程の一例を示す平面図と断面図である。ワイヤボンディング工程では、電極パッド15とリード端子20とを導線(ワイヤ)30を用いて電気的に接続する。導線30を介して、4つの電極パッド15は、周囲に形成された4つのリード端子20のそれぞれに接続される。本例の導線30は、直径が18μmの金線を用いて、小ボールでボンディングされる。また、本例のワイヤボンディング工程は、第1のボンド点が電極パッド15で、第2のボンド点がリード端子20となる正ボンドを用いて低ループで行われる。すなわち、導線30の一端を電極パッド15に接合した後で、この導線30の他端をリード端子20に接合する。
図10(a)及び(b)は、パッケージング工程の一例を示す平面図と断面図である。パッケージング工程では、封止部50が、ホール素子10、複数のリード端子20及び複数の導線30をそれぞれ封止する。例えば、パッケージング工程は、トランスファーモールド技術を用いて行われる。
図11(a)及び(b)は、テープ剥がし工程の一例を示す平面図と断面図である。テープ剥がし工程では、保護層40及び封止部50から裏面テープ60を剥離する。これにより、ホール素子10の裏面に保護層40を残しつつ、保護層40及び封止部50から裏面テープ60を剥離する。テープ剥がし工程の次に、ホールセンサ100全体を熱処理するキュア工程を実施する。
本例の製造工程では、ホールセンサ100の外装めっき無しで、封止部50等をダイシングすることによりホールセンサ100が完成する。
[実施形態1の効果]
本発明の実施形態1によれば、ホール素子10を保護する保護膜14と、感磁部12(半導体基板11)との間の不純物を減らすことで、保護膜14の外部環境の変化に対する耐性を向上させ、従来と比べて高い信頼性を有するホールセンサ100とホール素子10を提供することができる。
<実施形態2>
[構成]
図12は、本発明の実施形態2に係るホール素子10Aの構成例を示す断面図である。図12に示すように、実施形態2に係るホール素子10Aは、保護膜14がコンタクト電極13の端部を覆っている点で、実施形態1に係るホール素子10と異なる。それ以外の構成は、ホール素子10Aとホール素子10とで同じである。
保護膜14は、コンタクト電極13の端部上から半導体基板11上にかけて形成されており、コンタクト電極13の側面を覆い、且つ、半導体基板11にも接している。
[製造方法]
図13は、ホール素子10Aの製造工程の一例を示す断面図である。詳しくは、図13(a)はインプラント工程の一例を示す断面図である。図13(b)はメサエッチング工程の一例を示す断面図である。図13(c)はコンタクト電極13の形成工程の一例を示す断面図である。図13(d)は保護膜14の形成工程の一例を示す断面図である。図13(e)は電極パッド15の形成工程の一例を示す断面図である。
図13(d)に示す保護膜14の形成工程が、実施形態1で説明したホール素子10の製造方法と異なる。実施形態2では、図13(d)に示すように、コンタクト電極13の側面を覆い、且つ、半導体基板11にも接するように、保護膜14を形成する。それ以外は、実施形態1で説明したホール素子10の製造方法と同じである。
このように、実施形態2に係るホール素子10Aの製造は、実施形態1の製造方法において保護膜14を形成するパターンを変更することで可能となる。
[実施形態2の効果]
本発明の実施形態2によれば、上述した実施形態1と同様の効果を奏する。また、保護膜14は、コンタクト電極13の側面を覆い、且つ、半導体基板11にも接するので、コンタクト電極13が半導体基板11の外周部上から剥がれることをさらに防止することができる。
<実施形態3>
[構成]
図14は、本発明の実施形態3に係るホール素子10Bの構成例を示す断面図である。図14に示すように、ホール素子10Bは、保護膜14がコンタクト電極13の下部で半導体基板11を覆っている点で、実施形態1に係るホール素子10と異なる。それ以外の構成は、ホール素子10Bとホール素子10とで同じである。
保護膜14は、コンタクト電極13の端部下から外周側の半導体基板11上にかけて形成されており、コンタクト電極13の側面を覆い、且つ、半導体基板11にも接している。
[製造方法]
図15は、ホール素子10Bの製造工程の一例を示す断面図である。詳しくは、図15(a)はインプラント工程の一例を示す断面図である。図15(b)はメサエッチング工程の一例を示す断面図である。図15(c)はコンタクト電極13の形成工程の一例を示す断面図である。図15(d)は保護膜14の形成工程の一例を示す断面図である。図15(e)は電極パッド15の形成工程の一例を示す断面図である。
図15(d)に示す保護膜14の形成工程が、実施形態1で説明したホール素子10の製造方法と異なる。実施形態3では、図15(d)に示すように、コンタクト電極13の側面を覆い、且つ、半導体基板11にも接するように、保護膜14を形成する。それ以外は、実施形態1で説明したホール素子10の製造方法と同じである。
このように、実施形態3に係るホール素子10Bの製造は、実施形態1の製造方法において保護膜14を形成するパターンを変更することで可能となる。
[実施形態3の効果]
本発明の実施形態3によれば、上述した実施形態1と同様の効果を奏する。また、保護膜14は、コンタクト電極13の側面を覆い、且つ、半導体基板11にも接するので、コンタクト電極13が半導体基板11の外周部上から剥がれることをさらに防止することができる。
[実施例1]
実施例1では、イオン注入法を用いて活性層を形成する。先ず、半絶縁性GaAs基板上にシリコンイオン(Si+)を注入した。次に、このシリコンイオンの活性化、さらには欠陥の回復のためにアルシン(AsH)雰囲気中でラピッドアニール処理をし、半絶縁性GaAs基板上にn型の導電性をもつGaAs活性層を形成した。
キャリア濃度のピークは、表面からの深さおおよそ0.2μmに形成され、深さ0.1μm以下の基板の表面はキャリア濃度5×1015/cm以下の導電性の小さい表面層を形成する。
次に、GaAs活性層が形成されたGaAs基板上にフォトレジストを塗布し、十字型の所定のパターンを作り、これをマスクとしてGaAs基板を所定の深さエッチングする。次に、レジスト剥離液またはOプラズマを用いた灰化法によりフォトレジストを除去し、ホール素子の感磁部を形成した。
ホール素子の感磁部を形成した後、このGaAs基板の上にフォトレジストを塗布し、塗布したフォトレジストをパターニングし、次に、金属膜を蒸着した。その後、リフトオフ法により、フォトレジストおよびフォトレジスト上の金属膜を除去し、電極パターン(コンタクト電極)を形成した。次に、コンタクト電極と感磁部との間のオーミック性接触を得るために、赤外加熱炉でGaAs基板を加熱し、コンタクト電極と感磁部との合金化処理を行った。
実施例1では、保護膜形成の前処理として、0.36wt%(0.1mol/L)の塩酸を使用し、5分間、GaAs基板を洗浄した。
その後、プラズマCVD法により、0.3μmの膜厚を有するSiからなる絶縁膜をGaAs基板の上方全面に形成した。次に、絶縁膜上にフォトレジストを塗布し、コンタクト電極と外部電極との接続を確保する部分(すなわち、コンタクト部分)に穴が開くようにフォトレジストをパターニングした。しかる後、このフォトレジストをマスクとして、絶縁膜に反応性ドライエッチングを施して、絶縁膜のコンタクト部分を開口した。
次に、レジスト剥離液またはOプラズマを用いた灰化法によりフォトレジストを除去した。次に、絶縁膜上にフォトレジストを塗布し、コンタクト電極と重なる領域を開口するようにフォトレジストをパターニングし、その上に金属膜を蒸着した。その後、リフトオフ法により、フォトレジストおよびフォトレジスト上の金属膜を除去し、パッド電極を形成した。このようにして、一枚のGaAs基板上に多数のGaAsホール素子を形成した。
その後、GaAs基板にダイシングを行い、個々のGaAsホール素子(ペレット)に切り離した。次に、GaAsホール素子(ペレット)にダイボンド、トランスファーモールドの各処理を行い、ホールセンサを製作した。
[実施例2]
実施例2は、保護膜形成の前処理として、塩酸の濃度が0.01mol/L、洗浄時間が3分の条件で、GaAs基板を洗浄した。これ以外は、実施例1と同様の方法でホールセンサを制作した。
[実施例3]
実施例3は、保護膜形成の前処理として、塩酸に変えて純水による洗浄を室温で5分間実施した。これ以外は、実施例1と同様の方法でホールセンサを制作した。
[比較例1]
比較例1は、保護膜形成の前処理として、塩酸に変えて有機溶剤であるアセトンによる洗浄を室温で5分間実施した。これ以外は、実施例1と同様の方法でホールセンサを制作した。
[比較例2]
比較例2は、保護膜形成の前処理として、洗浄工程を行わず、アッシング処理を実施した。これ以外は、実施例1と同様の方法でホールセンサを制作した。
<酸素ピーク濃度の測定>
前述の測定方法に従って、酸素ピーク濃度の測定を行った。測定した結果を表1に示す。また、実施例1のSIMS結果を図16に、比較例1のSIMS結果を図17に、比較例2のSIMS結果を図19にそれぞれ示す。
保護膜14と感磁部12との間における酸素の被覆率を酸素濃度ピークから算出した結果、実施例1〜実施例3では70%未満であったのに対し、比較例1及び2では90%以上であることが分かった。特に実施例1では、被覆率が10%未満であり、良好な結果であることがわかる。
<信頼性評価>
実施例1〜3及び比較例1、2の各ホールセンサについて、HAST試験(130℃、85%RHの槽中で連続通電400時間(5V通電))実施後のオフセット電圧の変動量を測定した。
その結果、実施例1のホールセンサのオフセット電圧の変動量は、±1mVであった。
それに対して、比較例1のオフセット電圧の変動量は±12mVであった。実施例1〜3及び比較例1、2の各ホールセンサについて、信頼性評価の結果を表1に示す。
Figure 0006693735
10、10A、10B ホール素子
11 半導体基板
12 感磁部
13 コンタクト電極
14 保護膜
15 電極パッド
16 メサ部
20 リード端子
21 第1のリード端子
22 第2のリード端子
23 第3のリード端子
24 第4のリード端子
30 導線
31 第1の導線
32 第2の導線
33 第3の導線
34 第4の導線
40 保護層
50 封止部
60 裏面テープ
100 ホールセンサ
131 第1のコンタクト電極
132 第2のコンタクト電極
133 第3のコンタクト電極
134 第4のコンタクト電極
151 第1の電極パッド
152 第2の電極パッド
153 第3の電極パッド
154 第4の電極パッド

Claims (5)

  1. 半導体基板と、前記半導体基板に形成された感磁部と、前記感磁部上に形成された電極と、前記感磁部上に形成された保護膜とを有するホール素子と、
    リード端子と、
    前記ホール素子の電極と前記リード端子とを接続する導線と、
    前記ホール素子の前記電極が形成される面とは反対側の面を覆う保護層と、
    前記導線と前記ホール素子とを覆う封止部と、を備え、
    前記保護層の少なくとも一部と、前記リード端子の前記導線と接続する面の反対側の面の少なくとも一部とが、前記封止部から露出し、かつ、
    前記感磁部と前記保護膜との間の酸素の面密度が、1.47E+15(atoms/cm)以下であるホールセンサ。
  2. 前記感磁部と前記保護膜との間の酸素の面密度が、1.0E+15(atoms/cm)以下である請求項1に記載のホールセンサ。
  3. 前記ホール素子は、前記半導体基板がGaAs基板であり、前記保護膜が窒化ケイ素膜である請求項1又は2に記載のホールセンサ。
  4. 前記感磁部と前記保護膜との間における酸素の被覆率が63%以下である請求項1乃至3のいずれか一項に記載のホールセンサ。
  5. 半導体基板上に感磁部を形成する工程と、
    前記感磁部が形成された前記半導体基板を、塩酸又は純水で洗浄する工程と、
    前記洗浄後に、前記感磁部上に保護膜を形成する工程と、
    前記感磁部上に電極を形成する工程と、
    前記半導体基板をダイシングして、前記感磁部と前記保護膜及び前記電極を有するホール素子を形成する工程と、
    リード端子と隣り合う領域に保護層を配置する工程と、
    前記保護層上に前記ホール素子を載置する工程と、
    前記ホール素子の前記電極と前記リード端子とを導線で接続する工程と、
    前記ホール素子と、前記リード端子の前記導線で接続された面と、前記導線とを封止樹脂で封止する工程と、を備え、
    前記洗浄する工程では、
    前記感磁部と前記保護膜との間の酸素の面密度が1.47E+15(atoms/cm)以下となるように、洗浄条件を予め設定するホールセンサの製造方法。
JP2015242575A 2015-12-11 2015-12-11 ホールセンサ及びその製造方法 Active JP6693735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015242575A JP6693735B2 (ja) 2015-12-11 2015-12-11 ホールセンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015242575A JP6693735B2 (ja) 2015-12-11 2015-12-11 ホールセンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017108077A JP2017108077A (ja) 2017-06-15
JP6693735B2 true JP6693735B2 (ja) 2020-05-13

Family

ID=59059927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015242575A Active JP6693735B2 (ja) 2015-12-11 2015-12-11 ホールセンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6693735B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581281B2 (ja) * 1990-07-31 1997-02-12 株式会社村田製作所 化合物半導体装置の製造方法
JPH05190534A (ja) * 1992-01-13 1993-07-30 Nippon Telegr & Teleph Corp <Ntt> 表面安定化方法
JP2932469B2 (ja) * 1994-03-04 1999-08-09 日本ビクター株式会社 ホール素子及びその製造方法
JP6130672B2 (ja) * 2012-01-18 2017-05-17 旭化成エレクトロニクス株式会社 ホール素子及びその製造方法、並びに、磁気センサー
CN106784300A (zh) * 2012-12-14 2017-05-31 旭化成微电子株式会社 磁传感器和磁传感器装置以及磁传感器的制造方法

Also Published As

Publication number Publication date
JP2017108077A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
KR101641993B1 (ko) 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법
US4296424A (en) Compound semiconductor device having a semiconductor-converted conductive region
KR20140113964A (ko) 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
US10429453B2 (en) Magnetic sensor and method of manufacturing the same
US11435310B2 (en) Humidity sensor
TWI616006B (zh) 磁性感測器
JP2018096978A (ja) 電流センサ及び電流センサを作製する方法
WO2015086335A1 (en) Chip scale current sensor package and method of producing a current sensor package
US20180114766A1 (en) Method of manufacturing semiconductor device
JP6654386B2 (ja) ホールセンサ
TWI555995B (zh) Hall sensor manufacturing method and Hall sensor and lens module
JP6693735B2 (ja) ホールセンサ及びその製造方法
WO2009004522A1 (en) Electrical contact for a cadmium tellurium component
JP6433769B2 (ja) ホールセンサ及びホールセンサの製造方法
JP6055596B2 (ja) ホール素子
US9761791B2 (en) Conductive pad structure and method of fabricating the same
TW201631718A (zh) 晶片封裝體及其製造方法
JP6608666B2 (ja) ホール素子及びホールセンサ、レンズモジュール
US20020185743A1 (en) Wafer level chip-scale package and a method for manufacturing
CN108028314B (zh) 霍尔元件和霍尔传感器、镜头模块
US8987054B2 (en) Semiconductor devices and methods of making the same
JP2004186439A (ja) 半導体装置およびその製造方法
JP6144505B2 (ja) 磁気センサ装置
JP6553416B2 (ja) ホールセンサ
CN115064612B (zh) 一种光电探测器的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200416

R150 Certificate of patent or registration of utility model

Ref document number: 6693735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150