KR101641993B1 - 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법 - Google Patents

드라이버 ic용 금속 범프 구조체 및 그의 제조 방법 Download PDF

Info

Publication number
KR101641993B1
KR101641993B1 KR1020140053390A KR20140053390A KR101641993B1 KR 101641993 B1 KR101641993 B1 KR 101641993B1 KR 1020140053390 A KR1020140053390 A KR 1020140053390A KR 20140053390 A KR20140053390 A KR 20140053390A KR 101641993 B1 KR101641993 B1 KR 101641993B1
Authority
KR
South Korea
Prior art keywords
metal bump
metal
layer
adhesive layer
capping layer
Prior art date
Application number
KR1020140053390A
Other languages
English (en)
Other versions
KR20140131876A (ko
Inventor
추-순 린
Original Assignee
하이맥스 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이맥스 테크놀로지스 리미티드 filed Critical 하이맥스 테크놀로지스 리미티드
Publication of KR20140131876A publication Critical patent/KR20140131876A/ko
Application granted granted Critical
Publication of KR101641993B1 publication Critical patent/KR101641993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 드라이버 IC용 금속 범프 구조체는, 금속 패드 상에 설치되어 금속 패드 상의 리세스를 한정하는 패시베이션층, 리세스 내에, 그리고 금속 패드 및 패시베이션층 상에 설치되는 접착층, 리세스 내에 설치되어 접착층을 완전히 커버하는 금속 범프, 및 금속 범프 상에 설치되고 금속 범프가 주위 분위기에 노출되지 않도록 금속 범프를 완전히 커버하는 캡핑층을 포함한다.

Description

드라이버 IC용 금속 범프 구조체 및 그의 제조 방법{METAL BUMP STRUCTURE FOR USE IN DRIVER IC AND METHOD FOR FORMING THE SAME}
본 발명은 일반적으로 금속 범프 구조체 및 그의 제조 방법에 관한 것이다. 특히, 본 발명은 드라이버 IC를 주위 분위기로부터 보호하고, 높은 전기장 또는 할로겐의 존재 하에서 갈바닉 효과(galvanic effect)가 나타나지 않는 금속 범프 구조체 및 그것의 제조 방법에 관한 것이다.
관련 출원의 교차 참조
본 출원은 2013년 5월 6일에 출원된 미국 가특허출원 61/820,152에 근거한 우선권을 주장한다.
일부 전자 회로에 있어서, 두 그룹의 회로를 접속시키기 위해 금속 범프가 사용된다. 불가피한 접촉 저항을 낮추고 가능한 최선의 결과를 얻기 위해, 금속 범프 재료의 제1 선택으로서 구리가 흔히 사용된다.
일반적으로, 구리는 화학적으로 비활성이고 매우 낮은 전기 저항을 가지기 때문에 금속 범프 재료로서 사용하기에 이상적인 금속이다. 그러나, 몇몇 응용예에 있어서, 금속 범프 재료로서 사용되는 구리는 가혹하거나 비정상적 조건 하에서 갈바닉 효과로 인해 심각하게 손상될 수 있다. 이것은 전자 회로에 매우 불리하다.
이상과 같은 문제점을 감안하여, 본 발명의 목표는 이방성 도체막(anisotropic conductive film; ACF) 본딩과 함께 또는 드라이버 IC(집적 회로)에서 사용하기 위한 금속 범프 구조체를 제공하는 것이다. 이 금속 범프 구조체는 기본적으로 가혹하거나 비정상적 조건 하에서 갈바닉 효과를 나타내지 않는다.
드라이버 IC에서 사용하기 위한 본 발명의 금속 범프 구조체는, 금속 패드, 패시베이션층(passivation layer), 접착층, 금속 범프 및 캡핑층을 포함한다. 상기 패시베이션층은 금속 패드 상에 설치되어, 마찬가지로 금속 패드 상에 설치된 리세스를 한정한다. 상기 접착층은 리세트 내에 완전히 설치되고, 금속 패드 상에 설치되며, 패시베이션층 상에 부분적으로 설치됨으로써 접착층은 금속 패드 및 패시베이션층과 직접 접촉 상태에 있다. 상기 금속 범프는 리세스 내에 부분적으로 설치되고, 접착층을 대부분 커버한다. 상기 캡핑층은 금속 범프 상에 설치되어 금속 범프를 거의 완전히 커버한다. 캡핑층은 금속 범프가 주위 분위기에 노출되지 않도록 보호할 수 있다.
본 발명의 일 구현예에 있어서, 금속 범프는 접착층에 자가-정렬(self-aligning)된다.
본 발명의 또 다른 구현예에 있어서, 캡핑층은 금속 범프에 자가-정렬된다.
본 발명의 또 다른 구현예에 있어서, 캡핑층, 접착층 및 패시베이션층 중에 노치가 설치된다.
본 발명의 또 다른 구현예에 있어서, 금속 범프는 Cu 또는 Au를 포함한다.
본 발명의 또 다른 구현예에 있어서, 금속 범프가 캡핑층을 관통하지 못하도록, 캡핑층이 상기 금속 범프와 합금을 형성한다. 금속 범프가 Cu일 때 캡핑층은 Sn, Ni, Au 및 Pd 중 하나 이상을 포함하고, 금속 범프가 Au일 때 캡핑층은 Sn, Ni 및 Pd 중 하나 이상을 포함한다.
본 발명의 또 다른 구현예에 있어서, 캡핑층과 금속 범프의 계면이 합금을 포함하지 않는다.
본 발명의 또 다른 구현예에 있어서, 상기 금속 범프 구조체는 높은 전기장과 할로겐 중 하나 이상의 존재 하에서 갈바닉 효과를 나타내지 않는다.
본 발명의 또 다른 구현예에 있어서, 상기 금속 범프 구조체는 칩 온 글라스(COG) 패키지 또는 칩 온 플렉스(COF) 패키지에 사용된다.
본 발명은 또한 드라이버 IC용 금속 범프 구조체의 제조 방법을 제공한다. 우선, 기판이 제공된다. 기판은 금속 패드, 패시베이션층, 접착층 및 패터닝된 포토레지스트를 포함한다. 패시베이션층은 금속 패드 상에 설치되고, 금속 패드 상에 설치된 리세스를 한정한다. 접착층은 리세스 내에 설치되어, 금속 패드 및 패시베이션층과 직접 접촉한다. 패터닝된 포토레지스트는 접착층 상에 설치되며, 리세스 내와 패시베이션층 상에 설치된 접착층을 노출시키는 개구부를 포함한다. 다음으로, 금속 범프 재료로 개구부가 충전된다. 이어서, 패터닝된 포토레지스트가 제거됨으로써, 금속 범프 재료는 접착층 상에 설치된 금속 범프가 된다. 다음으로, 금속 범프에 의해 커버되지 않은 접착층이 제거되어, 밑에 있는 패시베이션층이 부분적으로 노출된다. 그 후, 금속 범프를 거의 완전히 커버하도록 캡핑층이 형성된다.
본 발명의 일 구현예에 있어서, 캡핑층은 금속 범프에 자가-정렬된다.
본 발명의 또 다른 구현예에 있어서, 캡핑층, 접착층 및 패시베이션층 중에 위치하는 노치가 형성되도록 접착층이 초과량 제거된다.
본 발명의 또 다른 구현예에 있어서, 금속 범프는 Cu 또는 Au를 포함한다.
본 발명의 또 다른 구현예에 있어서, 본 발명의 방법은 금속 범프가 캡핑층을 관통하지 못하도록 금속 범프와 합금을 형성하기 위해, 금속 범프 상에 설치된 캡핑층을 경화시키는 단계를 추가로 포함한다. 금속 범프가 Cu일 때 상기 캡핑층이 Sn, Ni, Au 및 Pd 중 하나 이상을 포함하고, 금속 범프가 Au일 때 상기 캡핑층이 Sn, Ni 및 Pd 중 하나 이상을 포함한다.
본 발명의 또 다른 구현예에 있어서, 캡핑층은 합금을 형성하지 않고 금속 범프를 거의 완전히 커버하도록 형성된다.
본 발명의 또 다른 구현예에 있어서, 높은 전기장 또는 할로겐의 존재 하에서, 상기 금속 범프는 갈바닉 효과를 나타내지 않는다.
본 발명의 또 다른 구현예에 있어서, 개구부를 금속 범프 재료로 충전하기 위해 도금 공정이 사용된다.
본 발명의 또 다른 구현예에 있어서, 캡핑층을 형성하기 위해 무전해 도금 공정이 사용된다.
이상과 같은 내용을 포함하는 본 발명의 목적은, 이하의 다양한 수치와 도면에 예시되어 있는 바람직한 구현예의 상세한 설명을 통하여 당업자에게 명백하게 이해될 것이다.
본 발명에 의하면, 높은 전기장 또는 할로겐이 존재하는 가혹한 조건 하에서도 갈바닉 효과를 나타내지 않는 드라이버 IC용 금속 범프 구조체가 제공된다.
도 1 내지 도 8은 본 발명의 금속 범프 구조체를 제조하는 공정을 예시한다.
도 9a 내지 도 10은 본 발명의 금속 범프 구조체를 예시한다.
본 발명은 먼저, 드라이버 IC, 칩 온 글라스(COG) 패키지, 또는 칩 온 플렉스(COF) 패키지에 사용하기 위한 금속 범프 구조체의 제조 방법을 제공한다. 도 1 내지 도 8은 바람직한 금속 범프 구조체를 제조할 수 있는 방법을 예시한다. 먼저, 도 1을 참조하면, 기판(10)이 제공된다. 기판(10)은 금속 패드(11), 패시베이션층(12) 및 접착층(13)을 포함한다.
절연층(9)은 구조체(10)의 베이스로서 금속 패드(11), 패시베이션층(12), 및 접착층(13)과 같은 다른 엘리먼트를 지지한다. 금속 패드(11)는 Al과 같은 경량재일 수 있고, 패터닝될 수 있다. 그러나, 다른 금속재가 적합할 수도 있다.
패시베이션층(12)은 금속 패드(11) 상에 설치됨과 동시에 리세스(15)를 한정하는 패턴을 가짐으로써 리세스(15)도 금속 패드(11) 상에 설치된다. 패시베이션층(12)은 산화규소, 질화규소 또는 이것들의 조합과 같은 전기 절연성 물질이다. 일반적으로, 리세스(15)의 크기는 금속 패드(11)의 크기보다 작다.
접착층(13)은 리세스(15) 내에 설치된다. 또한, 접착층(13)은 금속 패드(11)와 패시베이션층(12)을 커버하므로, 접착층(13)은 금속 패드(11) 및 패시베이션층(12)과 직접 접촉할 수 있다. 접착층(13)은 추후에 형성되는 금속 범프 재료(도시되지 않음)가 리세스(15)에 견고하게 접착하도록 보조한다. 접착층(13)은 TiW 합금층 또는 Ti층과 같은 합금층일 수 있다.
접착층(13)은, 기판(10)을 균일하게 커버하여, 예를 들면, 금속 패드(11), 패시베이션층(12) 및 리세스(15)의 표면을 완전히 커버하도록 Ti/W 합금의 층 및 구리와 같은 시드층(seed layer)을 스퍼터링함으로써 형성될 수 있다. 그 결과가 도 1에 도시되어 있다.
다음으로, 도 2에 도시된 바와 같이, 포토레지스트(14')의 벌크층이 접착층(13) 상에 형성되어, 리세스(15)를 가득 채운다. 포토레지스트(14')는 유기 물질과 같은 감광성(photosensitive) 물질일 수 있다.
그 후, 도 3에 도시된 바와 같이, 포트레지스트(14')가 패터닝된다. 패터닝된 포트레지스트(14)는 다음과 같이 형성될 수 있다. 예를 들면, 패터닝된 포트레지스트(14)는 개구부(16)를 한정하도록 접착층(13) 상에 형성된다. 개구부(16)는 리세스(15) 내와 패시베이션층(12) 상에 설치되어 있는 접착층(13)을 노출시키는 데 이용되므로, 본 발명의 일 구현예에서, 개구부(16)는 리세스(15)보다 약간 크다. 즉, 개구부(16)는 추후에 형성되는 금속 범프 재료(도시되지 않음)가 내부에 수납되는 공간을 한정하는 데 사용된다. 그 공간 자체는 리세스(15)도 수용한다.
이어서, 벌크 포트레지스트(14')는 패터닝된 포트레지스트(14)로 변환시키는 적합한 노출 및 현상 단계를 거침으로써 적합한 노출 및 현상 단계에 의해 형성되는 소정의 패턴을 가지게 된다. 패턴은 개구부(16)에 의해 한정되고, 도 3에 도시된 바와 같이 구조체가 얻어진다.
다음으로, 도 4에 도시된 바와 같이, 금속 범프 재료(20')를 사용하여 개구부(16)를 충전한다. 금속 범프 재료(20')는 단순히 개구부(16)를 '충전'할 뿐이며, 개구부(16)를 가득 채우는 것이 아님을 알아야 한다. 접착층(13)은 금속 범프 재료(20')와 금속 패드(11) 또는 패시베이션층(12) 사이에 샌드위치 상태가 된다. 예를 들면, 금속 패드(11)와 접착층(13)이 모두 전도성 물질이기 때문에 금속 범프 재료(20')는 도금(plating)에 의해 형성된다. 선택적으로, 금속 범프 재료(20')로는 전기 저항과 화학적 활성이 가능한 한 적어지도록 팔라듐, 은, 구리 또는 금이 사용될 수 있다.
금속 범프 재료(20')가 정상적으로 구성되면, 포토레지스트(14')의 역할은 더 이상 필요하지 않다. 다음으로, 도 5를 참조하면, 패터닝된 포토레지스트(14)가 제거됨으로써 금속 범프 재료(20')가 개별적 금속 범프(20)가 된다. 패터닝된 포토레지스트(14)는 통상적 방법으로 제거될 수 있다. 개별적 금속 범프(20)는 접착층(13) 상에 완전 설치되어 접착층(13)과 직접적으로 접촉된다.
접착층(13)이 전도성이기 때문에, 개별적 금속 범프(20)의 단락이 초래되므로, 과다한 접착층(13)은 제거되어야 한다. 다음으로, 도 6에 도시된 바와 같이, 금속 범프(20)에 의해 커버되지 않는 접착층(13)은 에칭 단계에 의해 제거되어 하부의 패시베이션층(12)을 부분적으로 노출시키고, 그 결과 개별적 금속 범프(20)는 전기 절연재, 즉 패시베이션층(12)에 의해 서로 전기적으로 절연된다. 이러한 방식으로, 금속 범프(20)는 접착층(12)에 자가-정렬된다. 접착층(13)을 제거하기 위한 에칭 단계에서는 TiW 합금을 에칭하기 위해 과산화수소를 사용할 수 있다.
선택적으로, 에칭 단계 후, 금속 범프(20)를 경화시킴으로써 금속 범프(20)의 경도를 조절하기 위해 경화 단계가 필요하다. 예를 들면, 경화 단계는 300℃보다 높은 온도 또는 90분보다 긴 시간과 같은 열적 단계이다. 예를 들면, 상대적으로 낮은 경도는 더 높은 온도와 더 긴 시간을 필요로 하고; 상대적으로 높은 경도는 더 낮은 온도와 더 짧은 시간을 필요로 한다. 금속 범프(20)는 130HV 이하, 바람직하게는 110HV 이하, 보다 바람직하게는 110HV 내지 50HV와 같은 이상적 경도를 가지도록 경화된다.
도 6을 참조하면, 에칭 단계에서는 금속 범프(20)에 의해 커버되지 않은 접착층(13)이 완전히 제거되지 않지만, 금속 범프(20)에 의해 커버되지 않은 것 이외의 접착층(13), 예를 들면 금속 범프(20)와 패시베이션층(12) 사이에 샌드위치 상태에 있는 접착층(13)이 에칭 단계에서 더 제거되기 때문에, 접착층(13)이 제거될 때 금속 범프(20), 접착층(13) 및 패시베이션층(12) 중에 노치(notch)(30)가 형성될 수 있다. 그 결과, 금속 범프(20), 접착층(13) 및 패시베이션층(12) 중에 노치(30)가 형성되는데, 이것은 본 발명의 구조적 특징 중 하나이다. 노치(30)가 존재하는 상태에서, 금속 범프(20)는 접착층(13)을 거의 대부분 커버할 수 있다.
개별적 금속 범프(20)는 주위 분위기에 민감하기 때문에, 금속 범프(20)를 가능한 한 많이 커버하여 금속 범프(20)가 주위 분위기에 노출되지 않도록 하기 위해 캡핑층이 형성된다. 도 7을 참조하면, 금속 범프(20)를 거의 완전히 커버하도록, 또는 도 7a에 도시된 바와 같이 리세스(30) 내부로 더 연장되어 노치(30)가 존재하는 상태로 목표로 하는 금속 범프 구조체(1)가 얻어지도록 캡핑층(40)이 형성된다. 캡핑층(40)은 다양한 보호 물질을 포함할 수 있다. Cu 범프의 경우에, 캡핑층(40)은 Sn, Ni, Au 및 Pd 중 하나 이상을 포함할 수 있다. Au 범프의 경우에, 캡핑층(40)은 Sn, Ni 및 Pd 중 하나 이상을 포함할 수 있다. Ag 범프의 경우에, 캡핑층(40)은 Sn을 포함할 수 있다. Pd 범프의 경우에, 캡핑층(40)은 Sn을 포함할 수 있다. 그러나, 캡핑층(40)의 형성은 노치(30)의 크기를 감소시키거나, 또는 도 8에 도시된 바와 같이, 노치(30)를 채움으로써 노치(30)를 없애게 될 수 있으므로, 캡핑층(40)은 금속 범프(20)를 완전히 커버하도록 형성된다.
바람직하게는, 캡핑층(40)은 무전해 도금에 의해 형성될 수 있다. 패시베이션층(12)이 전기 절연성 물질이기 때문에, 캡핑층(40)은 금속 범프(20) 상에 명확히 형성된다. 즉, 캡핑층(40)은 금속 범프(20)에 자가-정렬된다. 본 발명의 일 구현예에 있어서, 캡핑층(40)은 도 8에 도시된 바와 같이, 노치(30)가 없는 상태로 부수적 합금층을 형성하지 않고 금속 범프(20)를 완전히 커버하도록 형성된다. 캡핑층(40)을 형성하는 공정은 참고로 표 1에 수록되어 있다. 선택적으로, 표 1의 각 단계 후, 순수에 의한 헹굼 단계가 수행될 수 있다.
도금 공정 온도(℃) pH 값 시간(초)
범프 세정 단계 실온 7 미만 30∼60
산처리 단계 실온 1 미만 30∼120
시드-활성화 단계 실온 1.1∼2 60∼360
Pd 단계 50∼54 6~8 600∼1200
Ni 단계 50∼54 6~8 600∼1200
Au 단계 85 4.7∼5.3 1200 미만
본 발명의 또 다른 구현예에 있어서, 합금을 형성하기 위해 경화 단계가 선택적으로 이용될 수 있다. 예를 들면, 도 9 또는 도 10에 도시된 바와 같이, 금속 범프(20) 상의 캡핑층(40)이, 예컨대 약 150℃∼180℃에서 30~60분간 경화되어 금속 범프(20)와 합금(41)을 형성한다. 구리와 주석은 상이한 조건에서 다양한 합금, 예컨대 Cu3Sn, Cu6Sn5, Cu41Sn11, 또는 Cu10Sn3을 형성할 수 있다.
합금(41)은 가혹한 조건 하에서 금속 범프(20)가 캡핑층(40)을 관통하지 못하도록 의도적으로 형성된다. 합금층(41)을 가지거나 갖지 않은 상태로 캡핑층(40)의 보호 하에, 금속 범프(20)는 높은 전기장 및/또는 할로겐의 존재 하에서도 갈바닉 효과를 나타내지 않는다. 도 9에서, 금속 범프(20)는 경화되어 노치(30)가 존재하는 상태로 합금(41)을 형성한다. 도 10에서, 금속 범프(20)는 경화되어 노치(30)가 존재하지 않는 상태로 합금(41)을 형성한다.
전술한 단계 후에 금속 범프 구조체(1)가 얻어진다. 금속 범프 구조체(1)는 칩 온 글라스(COG) 패키지 또는 칩 온 플렉스(COF) 패키지에 사용될 수 있다. 그 결과, 본 발명은 또한 드라이버 IC에 사용되는 금속 범프 구조체(1)를 제공한다. 도 9 또는 도 10을 참조하면, 본 발명의 금속 범프 구조체(1)가 예시되어 있다. 본 발명의 금속 범프 구조체(1)는 적어도 금속 패드(11), 패시베이션층(12), 접착층(13), 금속 범프(20), 캡핑층(40) 및 선택적인 합금층(41)을 포함한다. 금속 패드(11)는 Al과 같은 경량 금속일 수 있고, 패터닝될 수 있다. 그러나, 다른 금속 물질이 적합할 수도 있다.
패시베이션층(12)은 금속 패드(11) 상에 설치됨과 동시에 리세스(15)를 한정하는 패턴을 가짐으로써 리세스(15)도 금속 패드(11) 상에 설치된다. 패시베이션층(12)은 산화규소, 질화규소 또는 이것들의 조합과 같은 전기 절연성 물질이다. 일반적으로, 리세스(15)의 크기는 금속 패드(11)의 크기보다 작다.
접착층(13)은 리세스(15) 내에 설치된다. 또한, 접착층(13)은 금속 패드(11) 상에도 설치되어 금속 패드(11)를 커버하고 직접 접촉한다. 그러나,접착층(13)은 패시베이션층(12) 상에 부분적으로 설치되어 패시베이션층(12)을 커버하고 직접 접촉한다. 접착층(13)은 금속 범프(20)가 리세스(15)에 견고하게 접착하도록 보조한다. 접착층(13)은 TiW 합금층과 같은 합금층일 수 있다.
금속 범프(20)는 리세스(15) 내에 부분적으로 설치되지만, 접착층(13)을 대부분 커버할 수 있으므로, 접착층(13)은 금속 범프(20)와 금속 패드(11)뿐 아니라 패시베이션층(12) 사이에 샌드위치 상태로 된다. 특히, 금속 범프(20)는 접착층(13)에 자가-정렬된다. 선택적으로, 금속 범프(20)로는 전기 저항과 화학적 활성이 가능한 한 적어지도록 Pd, Ag, Cu 또는 Au가 사용될 수 있다.
캡핑층(40)은 도 7에 도시된 바와 같이 금속 범프(20)를 거의 완전히 커버하도록, 또는 도 7a에 도시된 바와 같이 금속 범프(20)를 완전히 커버하고 리세스(30) 내부로 더 연장되도록 금속 범프(20) 상에 설치됨으로써, 캡핑층(40)은 금속 범프(20)가 주위 분위기에 노출되지 않도록 보호할 수 있다. 즉, 캡핑층(40)은 금속 범프(20)에 자가-정렬될 수 있다.
특히, 도 7 및 도 9에 도시된 본 발명의 구조적 특징 중 하나를 주목하면, 노치(30)가 금속 범프(20), 접착층(13) 및 패시베이션층(12) 중에 형성됨으로써, 노치(30)는 접착층(13)을 부분적으로 노출시키는 개구부의 역할을 할 수 있음을 알 수 있다.
캡핑층(40)은 금속 범프(20)가 주위 분위기에 노출되지 않도록 금속 범프(20)를 완전히 커버하는 데 사용된다. 캡핑층(40)은 다양한 물질을 포함할 수 있다. Cu 범프의 경우에, 캡핑층(40)은 Sn, Ni/Au, Ni/Pd/Au 또는 Pd/Au를 형성하도록 Sn, Ni, Au 및 PD 중 하나 이상을 포함할 수 있다. Au 범프의 경우에, 캡핑층(40)은 Sn/Ni/Au, Au/Pd/Ni 또는 Au/Ni/Pd를 형성하도록 Sn, Ni 및 PD 중 하나 이상을 포함할 수 있다. Ag 범프의 경우에, 캡핑층(40)은 Sn을 포함할 수 있다. Pd 범프의 경우에, 캡핑층(40)은 Sn을 포함할 수 있다. 캡핑층(40)이 두꺼울수록 노치(30)의 크기가 감소되거나, 또는 도 8 또는 도 10에 도시된 바와 같이 노치(30)가 존재하지 않게 할 수 있다.
캡핑층(40)은 금속 범프(20) 상에 명확히 형성되기 때문에, 캡핑층(40)은 금속 범프(20)에 자가-정렬된다. 본 발명의 일 구현예에 있어서, 캡핑층(40)은 도 7 또는 도 8에 도시된 바와 같이, 합금을 형성하지 않고 금속 범프(20)를 완전히 커버하도록 형성된다. 본 발명의 또 다른 구현예에 있어서, 금속 범프(20) 상의 캡핑층(40)은 도 9 또는 도 10에 도시된 바와 같이, 금속 범프(20)와 합금층(41)을 형성할 수 있다.
도 9 또는 도 10에 도시된 바와 같이 합금(41)이 형성되면, Cu, Sn, Ni, Ag, Au 및 Pd는 다양한 합금을 형성할 수 있다. 예를 들면, Cu 및 Sn은 Cu3Sn, Cu6Sn5, Cu41Sn11, 또는 Cu10Sn3와 같은 합금을 형성할 수 있다. 구체적으로 말하면, 가혹한 조건 하에서 금속 범프(20)가 캡핑층(40)을 관통하지 못하도록 합금(41)이 의도적으로 형성된다. 합금(41)을 가지거나 갖지 않은 캡핑층(40)의 보호 하에, 금속 범프는 높은 전기장 및/또는 할로겐의 존재 하에서 갈바닉 효과를 나타내지 않는다.
당업자는, 본 발명의 교시를 유지하면서 장치 및 방법 다양한 변형 및 변경이 이루어질 수 있음을 용이하게 알 것이다. 따라서, 이상과 같은 개시 내용은 첨부된 특허청구 범위에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (20)

  1. 금속 패드;
    상기 금속 패드 상에 설치되어, 상기 금속 패드 상에 설치된 리세스를 한정하는 패시베이션층;
    상기 리세스 내에, 상기 금속 패드 상에, 그리고 부분적으로 상기 패시베이션층 상에 설치되는 접착층으로서, 상기 금속 패드 및 상기 패시베이션층과 직접 접촉되는 접착층;
    상기 리세스 내에 부분적으로 설치되어 상기 접착층을 커버하는 금속 범프; 및
    상기 금속 범프 상에 설치되어 상기 금속 범프를 커버함으로써 상기 금속 범프가 주위 분위기에 노출되지 않도록 하는 캡핑층
    을 포함하며,
    상기 캡핑층이 상기 금속 범프에 자가-정렬되는,
    드라이버 IC용 금속 범프 구조체.
  2. 제1항에 있어서,
    상기 금속 범프가 상기 접착층에 자가-정렬(self-aligning)되는, 드라이버 IC용 금속 범프 구조체.
  3. 삭제
  4. 제1항에 있어서,
    상기 캡핑층, 상기 접착층 및 상기 패시베이션층 중에 노치가 설치되는, 드라이버 IC용 금속 범프 구조체.
  5. 제1항에 있어서,
    상기 금속 범프가 Cu 및 Au 중 어느 하나를 포함하는, 드라이버 IC용 금속 범프 구조체.
  6. 제1항에 있어서,
    상기 금속 범프가 상기 캡핑층을 관통하지 못하도록, 상기 캡핑층이 상기 금속 범프와 합금을 형성하는, 드라이버 IC용 금속 범프 구조체.
  7. 제1항에 있어서,
    상기 캡핑층과 상기 금속 범프의 계면이 합금을 포함하지 않는, 드라이버 IC용 금속 범프 구조체.
  8. 제5항에 있어서,
    상기 금속 범프가 Cu일 때 상기 캡핑층이 Sn, Ni, Au 및 Pd 중 하나 이상을 포함하고, 상기 금속 범프가 Au일 때 상기 캡핑층이 Sn, Ni 및 Pd 중 하나 이상을 포함하는, 드라이버 IC용 금속 범프 구조체.
  9. 제1항에 있어서,
    전기장과 할로겐 중 하나 이상의 존재 하에서 갈바닉 효과(galvanic effect)를 나타내지 않는, 드라이버 IC용 금속 범프 구조체.
  10. 제1항에 있어서,
    칩 온 글라스(COG) 패키지 및 칩 온 플렉스(COF) 패키지 중 어느 하나에 사용될 수 있는, 드라이버 IC용 금속 범프 구조체.
  11. 금속 패드;
    상기 금속 패드 상에 설치되어, 상기 금속 패드 상에 설치된 리세스를 한정하는 패시베이션층;
    상기 리세스 내에 설치되고, 상기 금속 패드 및 상기 패시베이션층을 커버하여 직접 접촉하는 접착층; 및
    상기 접착층 상에 설치되고, 상기 리세스 내 및 상기 패시베이션층 상에 설치된 상기 접착층을 노출시키는 개구부(opening)를 포함하는, 패터닝된 포토레지스트
    를 포함하는 기판을 제공하는 단계;
    금속 범프 재료로 상기 개구부를 충전하는 단계;
    상기 패터닝된 포토레지스트를 제거하여, 상기 금속 범프 재료를 상기 접착층 상에 설치된 금속 범프로 만드는 단계;
    상기 금속 범프에 의해 커버되지 않은 상기 접착층을 제거하여 하부에 위치한 상기 패시베이션층을 부분적으로 노출시키고, 상기 금속 범프의 경도를 조절하기 위해 경화시키는 단계; 및
    상기 금속 범프를 커버하는 캡핑층을 형성하는 단계
    를 포함하는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  12. 제11항에 있어서,
    상기 캡핑층이 상기 금속 범프에 자가-정렬되는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  13. 제11항에 있어서,
    상기 접착층을 제거할 때, 상기 캡핑층, 상기 접착층 및 상기 패시베이션층 중에 위치하는 노치가 형성되도록 접착층이 초과량 제거되는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  14. 제11항에 있어서,
    상기 금속 범프가 Cu 및 Au 중 어느 하나를 포함하는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  15. 제11항에 있어서,
    상기 금속 범프가 상기 캡핑층을 관통하지 못하도록 상기 금속 범프와 합금을 형성하기 위해, 상기 금속 범프 상에 설치된 상기 캡핑층을 경화시키는 단계를 추가로 포함하는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  16. 제11항에 있어서,
    합금을 형성하지 않고 상기 금속 범프를 완전히 커버하도록 캡핑층을 형성하는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  17. 제15항에 있어서,
    상기 금속 범프가 Cu일 때 상기 캡핑층이 Sn, Ni, Au 및 Pd 중 하나 이상을 포함하고, 상기 금속 범프가 Au일 때 상기 캡핑층이 Sn, Ni 및 Pd 중 하나 이상을 포함하는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  18. 제11항에 있어서,
    전기장과 할로겐의 존재 하에서, 상기 금속 범프가 갈바닉 효과를 나타내지 않는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  19. 제11항에 있어서,
    상기 개구부를 상기 금속 범프 재료로 충전하는 단계가 도금에 의해 실행되는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
  20. 제11항에 있어서,
    상기 캡핑층을 형성하는 단계가 무전해 도금에 의해 실행되는, 드라이버 IC용 금속 범프 구조체의 제조 방법.
KR1020140053390A 2013-05-06 2014-05-02 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법 KR101641993B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361820152P 2013-05-06 2013-05-06
US61/820,152 2013-05-06

Publications (2)

Publication Number Publication Date
KR20140131876A KR20140131876A (ko) 2014-11-14
KR101641993B1 true KR101641993B1 (ko) 2016-07-22

Family

ID=51841032

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140052382A KR101611376B1 (ko) 2013-05-06 2014-04-30 칩 온 글라스 본딩 구조체
KR1020140053390A KR101641993B1 (ko) 2013-05-06 2014-05-02 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법
KR1020140054226A KR101611846B1 (ko) 2013-05-06 2014-05-07 칩 온 플렉스 구조체 및 이를 형성하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140052382A KR101611376B1 (ko) 2013-05-06 2014-04-30 칩 온 글라스 본딩 구조체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140054226A KR101611846B1 (ko) 2013-05-06 2014-05-07 칩 온 플렉스 구조체 및 이를 형성하는 방법

Country Status (4)

Country Link
US (2) US10128348B2 (ko)
KR (3) KR101611376B1 (ko)
CN (4) CN104143538B (ko)
TW (3) TWI600129B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2709160B1 (en) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置
KR102663140B1 (ko) * 2016-06-24 2024-05-08 삼성디스플레이 주식회사 디스플레이 장치
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
IT201700087318A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
US10522501B2 (en) 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US10741482B2 (en) 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP7122593B2 (ja) * 2018-05-08 2022-08-22 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
US11469194B2 (en) * 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
CN110854066A (zh) * 2019-11-28 2020-02-28 无锡微视传感科技有限公司 一种半导体电镀方法
WO2021184188A1 (zh) * 2020-03-17 2021-09-23 元锦生物科技股份有限公司 可拆式接合结构
CN111640722B (zh) * 2020-06-11 2022-07-05 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205099A (en) * 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
KR20050060032A (ko) * 2002-05-16 2005-06-21 내셔널 유니버시티 오브 싱가포르 웨이퍼 레벨 무전해 구리 금속화 및 범핑 공정, 및 반도체웨이퍼 및 마이크로칩용 도금액
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2007531247A (ja) * 2003-07-16 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
TWI222198B (en) 2003-09-04 2004-10-11 Fupo Electronics Corp Fine pitch gold bump fabrication process and its package article
JP4718809B2 (ja) 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
KR100642765B1 (ko) 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
KR100801073B1 (ko) 2005-10-06 2008-02-11 삼성전자주식회사 도전성 입자를 포함하는 범프를 구비하는 반도체 칩 및 이의 제조 방법
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070267745A1 (en) 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
JP2007317979A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
KR20080102545A (ko) 2007-05-21 2008-11-26 주식회사 엘지화학 Ｃｏｆ 실장용 2층 동박 적층판 및 그 제조 방법
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
TW201019440A (en) * 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
TW201044527A (en) * 2009-06-11 2010-12-16 Int Semiconductor Tech Ltd Chip architecture having film-faced metal bumps and semiconductor flip-chip device applied from the same
TWI469288B (zh) 2009-06-11 2015-01-11 Chipbond Technology Corp 凸塊化晶片結構及其應用之半導體覆晶裝置
KR20110090332A (ko) 2010-02-03 2011-08-10 한양대학교 산학협력단 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8298930B2 (en) * 2010-12-03 2012-10-30 International Business Machines Corporation Undercut-repair of barrier layer metallurgy for solder bumps and methods thereof
CN102800599B (zh) * 2011-05-25 2015-03-25 颀邦科技股份有限公司 凸块工艺及其结构
KR20120139115A (ko) * 2011-06-16 2012-12-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8643196B2 (en) 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
JP6035714B2 (ja) 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US20130193570A1 (en) * 2012-02-01 2013-08-01 Chipbond Technology Corporation Bumping process and structure thereof
US8501614B1 (en) * 2012-03-22 2013-08-06 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor

Also Published As

Publication number Publication date
CN104143543A (zh) 2014-11-12
CN104143540B (zh) 2017-05-03
TWI600130B (zh) 2017-09-21
CN104143539A (zh) 2014-11-12
TW201444037A (zh) 2014-11-16
US20140327134A1 (en) 2014-11-06
TW201444006A (zh) 2014-11-16
KR20140131876A (ko) 2014-11-14
US10128348B2 (en) 2018-11-13
TW201444042A (zh) 2014-11-16
TWI573205B (zh) 2017-03-01
CN104143543B (zh) 2017-10-03
CN104143538B (zh) 2018-01-02
TWI600129B (zh) 2017-09-21
CN104143540A (zh) 2014-11-12
US9450061B2 (en) 2016-09-20
US20140327133A1 (en) 2014-11-06
CN104143538A (zh) 2014-11-12
KR20140131884A (ko) 2014-11-14
KR101611846B1 (ko) 2016-04-12
KR101611376B1 (ko) 2016-04-11
KR20140131871A (ko) 2014-11-14
CN104143539B (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
KR101641993B1 (ko) 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법
TWI553811B (zh) 在具有不同熱膨脹係數的絕緣層之半導體晶粒上方形成具有組合互連結構的半導體封裝之半導體裝置及方法
US7767496B2 (en) Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
CN102593044B (zh) 形成金属柱的方法
CN100587931C (zh) 用于晶圆片级芯片尺寸封装的再分布层及其方法
CN102194760A (zh) 半导体结构及形成半导体装置的方法
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
US20080166837A1 (en) Power MOSFET wafer level chip-scale package
US8294265B1 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US7271095B2 (en) Process for producing metallic interconnects and contact surfaces on electronic components
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
US20110031596A1 (en) Nickel-titanum soldering layers in semiconductor devices
US8722528B2 (en) Die backside standoff structures for semiconductor devices
JP2004214345A (ja) 半導体装置およびその製造方法
KR101404464B1 (ko) 웨이퍼 레벨 패키지 제조용 도금 디바이스 및 이것을 이용한 웨이퍼 레벨 패키지 제조 방법
TW201041056A (en) Semiconductor substrate and method of forming conformal solder wet-enhancement layer on bump-on-lead site
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2006302933A (ja) 半導体装置及びその製造方法
JP2021501459A (ja) 半導体パッケージングのための構造及び方法
JP4443549B2 (ja) 半導体装置の製造方法
JP2009135345A (ja) 半導体装置及びその製造方法
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
JP2010157545A (ja) 半導体装置の製造方法
JP2013012580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant