JP2007531247A - 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法 - Google Patents

側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法 Download PDF

Info

Publication number
JP2007531247A
JP2007531247A JP2006520078A JP2006520078A JP2007531247A JP 2007531247 A JP2007531247 A JP 2007531247A JP 2006520078 A JP2006520078 A JP 2006520078A JP 2006520078 A JP2006520078 A JP 2006520078A JP 2007531247 A JP2007531247 A JP 2007531247A
Authority
JP
Japan
Prior art keywords
metal
insulating layer
bump
conductive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006520078A
Other languages
English (en)
Inventor
ホセ、ソロ、デ、サルディバール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007531247A publication Critical patent/JP2007531247A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Abstract

プラズマ励起ガス内で堆積された対向側壁用絶縁層を有する少なくとも２つの金属バンプ（６ａ、６ｂ）を有するチップ。絶縁層（７）の所定部分が反応性イオン・エッチングによって除去される。金属バンプは貴金属から、そして絶縁層はＳｉＯ２、Ｓｉ３Ｎ４などの誘電材料から形成されてよい。

Description

本発明は、側壁用絶縁体を有する、ＩＣ上の金属バンプに関する。本発明は特に、ガラス・パネルに取り付けられた液晶表示（ＬＣＤ）モジュールの駆動ＩＣに関する。本発明は、このようなバンプを備えるチップを製造する方法にも関する。本発明はさらに、チップ基板並びにガラス・パネル又はフォイル用のコネクタに関する。
異方性コンタクトフィルム（ＡＣＦ）は、チップをガラス・パネルに付着させるための一般的な材料である。ＡＣＦは、直径３〜１５μｍの分散された微細な導電的粒子と、厚さ１５〜３５μｍの接着材からなる接着皮膜である。ＡＣＦ組立て技術の限界は、隣り合うバンプ間の間隙を狭くすることによって、隣り合うバンプ間の短絡の可能性が急激に増大するという事実に起因する。隣り合う２つのバンプの側壁に接触する導電性ボールの鎖の形成では、側壁同士を短絡させることがある。ＡＣＦ組立て技術は特に、チップ・オン・ガラス（ＣＯＧ）及びチップ・オン・フォイル（ＣＯＦ）による最新の実装への応用に使用される。
米国特許出願公開第２００２／００４８９２４号は、第１の所定領域を含む第１の側壁を有する少なくとも１つの第１の金属バンプと、第１の所定領域に隣接する第２の所定領域を備える第２の側壁を有する少なくとも１つの第２の金属バンプとを備え、少なくとも第１の所定領域が絶縁層で覆われた金属バンプを開示している。この絶縁層は、第１及び第２の金属バンプ両方の側壁全体を覆うことができる。第１の金属バンプの所定部分は、絶縁層で覆われてもよい。これにより、導電性粒子によって引き起こされる短絡を防止できる。米国特許出願公開第２００２／００４８９２４号では、側壁上の絶縁層用材料として酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（Ｓｉ３Ｎ４）を使用することが開示されている。
米国特許第６２３２５６３号は、複数の導電要素を含む接着材を使用して半導体装置を外部端子に接続するためのコネクタ構造に関する。このコネクタ構造は、装置基板を覆うパッドと、複数の導電要素を備えた導電性接着材を使用して外部端子のパッドに接続されたパッドを覆う導電性バンプと、導電性バンプ側面上にあり、側面を介しての短絡を防止するために導電性バンプの側面全体を実質的に覆う絶縁層とを含む。開示されたこのようなコネクタ構造の製造方法は、
ｉ． 駆動装置がその上に形成される基板上にアルミニウムなどの導電材料のパッドを形成することと、
ｉｉ． パッドを含む基板の表面全体上に、酸化ケイ素層又は窒化ケイ素層などのパッシベーション層を形成することと、
ｉｉｉ． パッシベーション層の一部がパッドの縁端部を覆うようにしてパッドの一部を露出させるために、パッシベーション層を選択的にエッチングすることと、
ｉｖ． パッドの露出された部分及びパッシベーション層の上に、バリア層（例えば、ＴｉＷ／Ａｕ、Ｔｉ／ＰｔＡｕ）を堆積させることと、
ｖ． パッド上のバリア金属の一部を露出させるために、バリア金属上にフォト・レジスト・パターンを選択的に形成することと、
ｖｉ． フォト・レジスト・パターンを使用して電気めっきによって、バリア金属上に金（Ａｕ）のバンプを形成することと、
ｖｉｉ． フォト・レジスト・パターンを除去することと、
ｖｉｉｉ．拡散止め部を形成するために、バリア金属を選択的にエッチングすることと、
ｉｘ． 熱処理を行うことと、
ｘ． 例えば、化学気相成長法（ＣＶＤ）、物理気相成長法（ＰＶＤ）、又は、被覆法により、バンプ、パッシベーション層及び拡散止め部の露出部分の上に、高分子層、感光性高分子層、又は、窒化ケイ素層などの絶縁層を形成することと、
ｘｉ． 絶縁層上にフォト・レジストを被覆することと、
ｘｉｉ． バンプ上に接点領域を画定するフォト・レジスト・パターンを形成するために、フォト・レジストを選択的に除去することと、
ｘｉｉｉ．フォト・レジスト・パターンをマスクとして使用して、又は、（感光性材料の場合）光学的処理によって絶縁層をエッチングすることと、
ｘｉｖ． バンプ電極を完成させるために、フォト・レジスト・パターンを除去することとを含む。
米国特許第６２３２５６３号内に提案された方法は、絶縁層が部分的にエッチングされたバンプ上に接点領域を画定するフォト・レジスト・パターンを形成するために、フォト・レジストが絶縁層上に被覆され、選択的に除去されるマスク工程を請求している。フォト・レジスト・パターンは、次いで除去される。
本発明の目的は、一般的には、バンプの製造法をさらに発展させることである。本発明の別の目的は、改善された方法で製造されるコネクタを提供することである。本発明のさらなる目的は、容易に作成することのできる金属バンプを提供することである。
方法について、その目的は請求項１に記載された方法によって解決される。チップのパッシベーション層及び金属パッドを覆う堆積された金属層は、絶縁層のプラズマエッチング中、エッチ・ストップとして働く。絶縁層は、分子がイオン及び電子に分裂されて反応を促進させ堆積速度を上げる、低圧のプラズマ励起ガス内で堆積される。続いて、絶縁層の所定（ＩＣ表面の水平領域）部分を除去するためのＲＩＢ（反応性イオン・エッチング）に基づく特別な方法の使用は、チップ製造のための方法を簡易化し、（ｘｉ．）絶縁層上にフォト・レジストを被覆する工程と、（ｘｉｉ．）バンプ上に接点領域を画定するフォト・レジスト・パターンを形成するためにフォト・レジストを選択的に除去する工程と、（ｘｉｖ．）バンプ電極を完成させるために、フォト・レジスト・パターンを除去する工程とを備えたマスク工程が削減されるので、コスト及び処理時間を低減するのに役立つ。
コネクタについて、その目的は、独立請求項２に記載されたコネクタによって解決される。低圧化学気相成長法（ＬＰＣＶＤ）は、反応速度が動力学的に制御されるプロセスであり、それは反応速度が温度に依存することを意味する。このプロセスは、ＩＣ表面トポグラフィの水平領域及び垂直壁上に均一な層厚を有する層の形成を可能にする。この絶縁層は、シラン（ＳｉＨ４）又は二塩化シラン（ＳｉＨ２Ｃｌ２）がＮＯ又はＮ２Ｏ４などの酸化剤と反応することによって形成される二酸化ケイ素（ＳｉＯ２）から形成されてよい。この反応は、約１ミリバールの気圧で４３０℃と６３３℃との間の温度範囲で起こる。Ｎ２Ｏ４との反応の活性化エネルギーは、０．９１ｅＶ／分子であり、これは８７．４ｋＪ／モルに相当する。この温度範囲は、この方法を、ガラス、アルミニウム及び種々の金属ケイ化物上にＳｉＯ２層を施すのに適したものにしている。
金属バンプについて、その目的は、２つの金属バンプのうち少なくとも２つの互いに対向する側壁の絶縁層が、大気圧より低い気圧でのＬＰＣＶＤプロセスによって設けられるという点で解決される。減圧は、不要な気相反応を低減し、ウェハ全体にわたる膜均一性を改善する傾向がある。
一実施形態によれば、絶縁層は、プラズマ堆積によって形成され、そして、異方性プラズマ・エッチャー内で部分的にエッチ・バックされた誘電体層である。異方性プラズマ・エッチャーはマスク工程を行わずにすぐに使用されてよい。
一実施形態によれば、絶縁層を形成する誘電材料は、ＳｉＯ２又はＳｉ３Ｎ４を含む群のうちの一部である。これらの誘電材料はＬＰＣＶＤプロセスに関し実証済みである。
別の実施形態によれば、金属バンプは、金（Ａｕ）又はプラチナ群の金属などの貴金属又は耐酸化材料から形成される。貴金属をバンプに使用すると、低電気抵抗を有するＡＣＦ高分子内の導電要素（又は粒子）に接触するための表面がえられる。
本発明のバンプは特に、チップ・オン・ガラス又はチップ・オン・フォイルによる実装への応用に使用されてよい。
本発明の例示的実施形態は、添付の図面を参照して詳細に説明される。
図１ａ〜図１ｅは、各処理工程を断面図で示す。図１ａは、チップ基板２に加えられた金属パッド１ａ、１ｂを示す。金属パッド１ａ、１ｂのいずれにも覆われていないチップ基板２の各部分上にパッシベーション層３が堆積され、金属パッド１ａ、１ｂの縁端部を覆っている。アンダー・バンプ金属層４は、パッシベーション層３、並びに、金属パッド１ａ、１ｂのうちパッシベーション層３によって覆われていない各部分を覆っている。
図１ｂは、フォト・レジストがバリア金属４上に被覆され、かつパッド１ａ、１ｂを覆う金属バリア４の一部を露出させるなどのためにフォト・レジスト・パターン５を形成するように選択的に除去された、次の工程を示す。
図１ｃは、フォト・レジスト・パターン５を使用して堆積され、バリア金属４の各露出部分上に形成されたバンプ６ａ、６ｂを示す。
図１ｄでは、フォト・レジスト・パターンが除去され、絶縁層７がバンプ６ａ、６ｂの上部及び側面上並びにアンダー・バンプ金属層４上に堆積されている。絶縁層７は、分子がイオン及び電子に分裂された、凝集されたプラズマ状態内で堆積される。
図１ｅは、反応性プラズマ・エッチングを行った後の状態を示す。側壁間に露出された金属層４の各部分は、次いで除去される。ＲＩＥプロセスの異方特性ゆえに、バンプ６ａ、６ｂの垂直壁を覆う絶縁層は残っている。金属層４の残りの各部分は、図２に示されるように、拡散止めバリア４’を形成する。
図２は、本発明によるコネクタ１０の断面を概略的に示す。コネクタ１０は、チップ基板２を、ガラス・パネル又はフォイルなど対向基板９に接続する。チップ基板２上の金属パッド１ａ、１ｂ、拡散止めバリア４’、バンプ６ａ、６ｂ、導電性粒子１１及び電極パッド８ａ、８ｂを介して電気的接続が起こる。２つのバンプ６ａ、６ｂの間には間隙がある。間隙が十分小さい場合、導電性粒子１１の連鎖が、バンプ６ａ、６ｂのどちらにも接触することがある。それにもかかわらず、バンプ６ａ、６ｂの側壁が絶縁層７で覆われているので、電気回路は短絡が防止される。
一処理工程を示す断面図である。 一処理工程を示す断面図である。 一処理工程を示す断面図である。 一処理工程を示す断面図である。 一処理工程を示す断面図である。 コネクタの断面図である。

Claims (7)

  1. 非導電性チップ基板と、
    前記非導電性チップ基板上に堆積された複数金属パッドと、
    前記非導電性チップ基板及び前記複数金属パッドの縁端部を覆うパッシベーション層と、
    前記チップパッシベーション層の一部及び前記複数金属パッドを覆う拡散止め金属バリアと、
    前記パッド上の金属層の複数部分を露出させ、使用後は除去される、前記金属層上のフォト・レジスト・パターンと、
    前記パッドの露出部分及び前記金属層の縁端部上の少なくとも１つのバンプとを備えたチップを金属バンプ側壁用絶縁層を用いて製造する方法において、
    前記チップパッシベーション層及び前記金属パッドを覆って前記金属層を堆積させる工程と、
    プラズマ励起反応器内で絶縁層を堆積させる工程と、
    反応性イオン・エッチングによって前記絶縁層の所定複数部分を除去する工程と、
    残りの金属材料が前記バンプ拡散止めバリアを形成するように、前記金属層を部分的に除去する工程とを特徴とする方法。
  2. チップ基板及び対向基板のためのコネクタであって、
    前記対向基板上の複数の電極パッドと、
    前記対向基板上の前記複数の電極パッドのそれぞれに、それぞれが電気的に接続された、前記チップ基板上の複数の導電性バンプと、
    前記導電性バンプの各上部表面上にあり、各導電性バンプを前記複数の電極パッドに電気的に接続する複数の導電性粒子と、
    前記複数の導電性バンプそれぞれの側壁の表面上にあり、２つのバンプ間の電気的短絡を防止するための、硝酸塩又は酸化物から形成された絶縁層とを備えたコネクタにおいて、
    前記絶縁層がＬＰＣＶＤプロセスによって提供されることを特徴とするコネクタ。
  3. 互いに対向する少なくとも２つの対向側壁上で絶縁層で覆われた側壁を備えた金属バンプにおいて、前記絶縁層が、プラズマ堆積によって形成され、そして、異方性プラズマ・エッチャー内で部分的にエッチ・バックされた誘電体層であることを特徴とする金属バンプ。
  4. 前記誘電材料がＳｉＯ２とＳｉ３Ｎ４とからなる群から選択されることを特徴とする、請求項３に記載の金属バンプ。
  5. 前記金属バンプが金などの貴金属又は耐酸化材料から形成されることを特徴とする、請求項３又は４に記載の金属バンプ。
  6. チップ・オン・ガラス又はチップ・オン・フォイルによる実装への応用のために、ＬＰＣＶＤプロセスによって堆積された絶縁層で部分的に覆われた金属バンプの使用。
  7. チップ基板と対向基板とを有する構成であって、
    前記対向基板上の複数の電極パッドと、
    前記対向基板上の前記複数の電極パッドのそれぞれに、それぞれが電気的に接続された、前記チップ基板上の複数の導電性バンプと、
    前記導電性バンプの各上部表面上にあり、各導電性バンプを前記複数の電極パッドに電気的に接続する複数の導電性粒子と、
    前記複数の導電性バンプそれぞれの側壁の表面上にあり、２つのバンプ間の電気的短絡を防止するための、硝酸塩又は酸化物から形成された絶縁層とを備えた構成において、
    前記絶縁層がＬＰＣＶＤプロセスによって提供されることを特徴とする構成。
JP2006520078A 2003-07-16 2004-07-08 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法 Pending JP2007531247A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03102190 2003-07-16
PCT/IB2004/051175 WO2005008767A2 (en) 2003-07-16 2004-07-08 Metal bump with an insulation for the side walls and method of fabricating a chip with such a metal bump

Publications (1)

Publication Number Publication Date
JP2007531247A true JP2007531247A (ja) 2007-11-01

Family

ID=34072640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520078A Pending JP2007531247A (ja) 2003-07-16 2004-07-08 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法

Country Status (5)

Country Link
US (1) US20060278982A1 (ja)
EP (1) EP1649507A2 (ja)
JP (1) JP2007531247A (ja)
CN (1) CN1823410A (ja)
WO (1) WO2005008767A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351996A (ja) * 2005-06-20 2006-12-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2020136344A (ja) * 2019-02-14 2020-08-31 キオクシア株式会社 半導体装置およびその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps
CN100416875C (zh) * 2005-03-30 2008-09-03 南茂科技股份有限公司 使用凸块进行封装的结构及其形成方法
JP4768491B2 (ja) * 2006-03-30 2011-09-07 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN100447973C (zh) * 2006-05-12 2008-12-31 联咏科技股份有限公司 芯片结构及其制造工艺
US9093322B2 (en) * 2007-07-13 2015-07-28 Intel Mobile Communications GmbH Semiconductor device
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
TWI423409B (zh) * 2010-04-20 2014-01-11 Raydium Semiconductor Corp 晶片結構及其晶片接合結構與製造方法
CN102237329B (zh) * 2010-04-27 2013-08-21 瑞鼎科技股份有限公司 芯片结构及其芯片接合结构与制造方法
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
TWI600129B (zh) * 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
US9613921B2 (en) * 2013-10-18 2017-04-04 Globalfoundries Inc. Structure to prevent solder extrusion
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
US20230014450A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
US6232563B1 (en) * 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351996A (ja) * 2005-06-20 2006-12-28 Seiko Epson Corp 半導体装置及びその製造方法
JP4654790B2 (ja) * 2005-06-20 2011-03-23 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2020136344A (ja) * 2019-02-14 2020-08-31 キオクシア株式会社 半導体装置およびその製造方法
JP7332304B2 (ja) 2019-02-14 2023-08-23 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2005008767A3 (en) 2005-03-17
WO2005008767A2 (en) 2005-01-27
EP1649507A2 (en) 2006-04-26
US20060278982A1 (en) 2006-12-14
CN1823410A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
JP2007531247A (ja) 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
US7361532B2 (en) Method of manufacturing semiconductor device
US6232563B1 (en) Bump electrode and method for fabricating the same
KR100918129B1 (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US7129112B2 (en) Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
CN101552184B (zh) 基板结构及其形成方法与太赫装置及其制造方法
JP3078646B2 (ja) インジウムバンプの製造方法
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JPH01243431A (ja) 電子装置の一部を構成する下部構造に電気的接続を形成する方法
US20050095754A1 (en) Method for fabricating liquid crystal display device
TWI230991B (en) Semiconductor device and fabrication process thereof
EP1786027A2 (en) Plasma etching of tapered structures
CN100429755C (zh) 半导体装置及其制造方法、电路基板、及电子仪器
US7019393B2 (en) Electric circuit substrate
CN101016630A (zh) 楔形结构的等离子体刻蚀
JP3147698B2 (ja) バンプ電極及びその製造方法
US20230381815A1 (en) Transducer device and method of manufacture
US20230372970A1 (en) Transducer device and method of manufacture
JP2004071679A (ja) 半導体素子の電極およびその製造方法
KR20030016914A (ko) 반도체 장치의 솔더 범프 구조체 및 그 형성 방법
JPS59175124A (ja) 半導体装置の製造方法
JP2005039014A (ja) 半導体装置およびその製造方法
JPH03131036A (ja) 半導体装置の製造方法
CN1234608A (zh) 集成电路的制造方法
US20070152304A1 (en) Method of fabricating passivation