CN100429755C - 半导体装置及其制造方法、电路基板、及电子仪器 - Google Patents

半导体装置及其制造方法、电路基板、及电子仪器 Download PDF

Info

Publication number
CN100429755C
CN100429755C CNB2005101377237A CN200510137723A CN100429755C CN 100429755 C CN100429755 C CN 100429755C CN B2005101377237 A CNB2005101377237 A CN B2005101377237A CN 200510137723 A CN200510137723 A CN 200510137723A CN 100429755 C CN100429755 C CN 100429755C
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
semiconductor device
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101377237A
Other languages
English (en)
Other versions
CN1819130A (zh
Inventor
深泽元彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1819130A publication Critical patent/CN1819130A/zh
Application granted granted Critical
Publication of CN100429755C publication Critical patent/CN100429755C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

提供一种半导体装置，其备有：半导体元件、贯通上述半导体元件的贯通电极、和选择性地覆盖上述半导体元件的侧壁及角与上述贯通电极的周边部的树脂层。

Description

半导体装置及其制造方法、电路基板、及电子仪器
技术领域
本发明涉及一种半导体装置的制造方法、半导体装置、叠层半导体装置、电路基板、及电子仪器。
背景技术
近年来，在移动电话机、笔记本型电脑、PDA(Personal data assistance)等的便携型的电子仪器中，随着向小型化或轻量化的要求，谋求被设在内部的半导体装置等的各种电子零件的小型化。在这样的背景之下，提出半导体装置的三维安装技术。三维安装技术是层叠具有相同的功能的半导体装置、或具有不同的功能的半导体装置的技术。
期望用于三维安装的半导体装置是小型且薄的装置。作为制造薄的半导体装置的方法，有以下的方法。例如将形成了多个半导体装置的半导体晶片切割到中途，并用树脂来覆盖被切割了的半导体晶片的面。其后，通过研磨来进行薄加工，并将薄型化了的半导体晶片转印到切割带上。在转印到切割带之后，将各个半导体装置单片化(例如，参照特开2001-127206号公报)。
在上述的方法中，由于半导体晶片被薄形化，因此容易破裂，从而，在将半导体晶片转印到切割带时等的、将半导体装置单片化时的处理比较难。
另外，有向上下多层层叠半导体装置的三维安装技术，其中的半导体装置具备了用绝缘膜来覆盖两面的半导体元件、和贯通该半导体元件的贯通电极(例如，参照特开2001-277689号公报)。
具有贯通电极结构的半导体装置，与不具有贯通电极结构的半导体装置相比，由于用于形成贯通电极的贯通孔很容易成为半导体元件的破裂的起点，因此半导体强度(抗弯强度等)比较低。特别是在将形成在半导体晶片上的多个半导体装置通过切割而单片化了的情况下，随着切割而在半导体元件上形成缺口或裂缝等。上述的缺口招致半导体元件的强度的下降，上述裂缝通过向贯通孔靠近而招致半导体元件的破裂。总之，具有贯通电极的半导体装置会出现其强度下降的问题。
为了谋求半导体装置的强度的提高，具有用树脂层来覆盖半导体元件的整个面的技术(例如，参照特开2001-244281号公报)。
但是，在用绝缘膜来覆盖半导体元件的整个面的方法中，很难严密地控制绝缘膜的膜厚。如绝缘膜的膜厚不均匀，则对薄膜应力产生差而半导体元件会翘曲，其结果，招致半导体装置的可靠性的降低。
发明内容
本发明的目的在于提供一种能够提高具有贯通电极结构的半导体元件的强度的半导体装置的制造方法、半导体装置、层叠半导体装置、电路基板、及电子仪器。
本发明的半导体装置的制造方法，其特征在于，具备：将含有埋入了导电材料的多个半导体元件部的半导体晶片的能动面，介由粘接层与支撑体粘接的工序；通过使上述半导体晶片变薄，贯通上述多个半导体元件部并且形成由上述导电材料构成的贯通电极的工序；留下上述支撑体而切割上述半导体晶片，并将上述半导体晶片分割为上述多个半导体元件部的工序；形成树脂层的工序，该树脂层选择性地覆盖用上述半导体晶片的切断来形成的上述多个半导体元件部的侧壁部和角部以及上述贯通电极的周边部；和从上述支撑部剥离上述半导体元件部的工序；上述树脂层，在形成有埋入了上述贯通电极的孔的上述半导体元件部的能动面的背面，覆盖上述背面的周边部而不覆盖上述背面的中央部。
根据本发明的半导体装置的制造方法，通过用树脂层选择性地覆盖由半导体晶片的切割而形成了的半导体元件部的侧壁部和角部，增强其侧壁部及角部，从而抑制随着半导体晶片的切割而形成在其侧壁部或角部的缺口或裂缝的进展，能够谋求半导体元件的强度的提高。
本发明的半导体装置的制造方法中，优选，形成上述树脂层的工序，具有：配置树脂的工序、和分割埋入在上述间隙的上述树脂的工序，其中配置树脂的工序，在含有由上述半导体晶片的切断来形成了的上述多个半导体元件彼此之间的间隙的上述半导体晶片上的选择区域上配置上述树脂。
由此，能够容易地形成选择性地覆盖半导体元件部的侧壁部及角部的树脂层。
在这种情况下，在分割上述树脂的工序中，优选对作为正型的感光树脂的上述树脂进行曝光及显影。
由此，能够容易地分割多个半导体元件部的间隙的树脂。
另外，在本发明的半导体装置的制造方法中，优选上述形成树脂层的工序具有：配置树脂的工序，在上述半导体元件部的上述背面与由上述半导体晶片的切断而形成的上述多个半导体元件彼此之间的间隙中配置树脂；和除去树脂的工序，对上述树脂进行图案形成，除去上述背面的中央部的树脂，以及上述间隙中的具有比上述间隙的宽度小的宽度的部分的树脂。
由此，与半导体晶片的一面的整体由树脂层覆盖了的情况相比，随着树脂层的固化的收缩压力小，并减少给予半导体元件的负载。
另外，在本发明的半导体装置的制造方法中，优选在剥离上述半导体元件部的工序中，将降低上述粘接剂的粘接性的紫外线照射在上述粘接剂上。
由此，能够容易地从支撑体剥离半导体装置，半导体装置的单片化变得容易。
本发明的半导体装置，其特征在于，具备：半导体元件；贯通上述半导体元件的贯通电极；和选择性地覆盖上述半导体元件的侧壁的树脂层；上述贯通电极相对每个上述半导体元件的能动面及其背面突出而形成；上述树脂层进一步选择性地覆盖上述半导体元件的上述背面中的上述贯通电极的周边部；上述树脂层，在上述半导体元件部的上述背面，覆盖上述背面的周边部而不覆盖上述背面的中央部。
根据本发明的半导体装置，由于通过用树脂层选择性地增强其侧壁，因此抑制随着单片化而形成在其侧壁的缺口或裂缝的进展，能够谋求强度的提高。
在本发明的半导体装置中，上述树脂层优选进一步选择性地覆盖上述半导体元件的角。
由此，由于通过用树脂层选择性地增强半导体装置的角，因此抑制随着单片化而形成在其角的缺口的进展，能够谋求强度的提高。
本发明的半导体装置中，优选：上述贯通电极对每个上述半导体元件的能动面及其背面突出而形成；上述树脂层进一步选择性地覆盖上述半导体元件的上述背面中的上述贯通电极的周边部。
由此，与半导体晶片的一面的整体由树脂层覆盖了的情况相比，随着树脂层的固化的收缩压力小，并减少给予半导体元件的负载。
本发明的层叠半导体装置，其特征在于，其具有多个上述半导体装置，并相互层叠了上述多个半导体装置。
根据本发明的层叠半导体装置，由于具有强度高的半导体装置，因此谋求可靠性的提高。
本发明的电路基板，其特征在于，其具备上述的半导体装置、或上述的层叠半导体装置。
根据本发明的电路基板，能够得到高强度和高的可靠性。
本发明的电子仪器，其特征在于，其具备上述的电路基板。
根据本发明的电子仪器，能够得到高强度和高的可靠性。
附图说明
图1是表示用于本发明的半导体装置的制造的半导体晶片的俯视图。
图2A、2B、2C、2D、及2E模式式地表示在半导体元件中填充导电部的工序。
图3A、3B、及3C表示导电部的形成工序。
图4A及4B接着图3C，表示上述导电部的形成工序。
图5A及5B接着图4B，表示上述导电部的形成工序。
图6A及6B接着图5B，表示上述导电部的形成工序。
图7A、7B、及7C表示露出贯通电极的一部分的工序。
图8表示半导体晶片的切割工序。
图9A是表示用切割而形成的间隙的剖面图，图9B是上述间隙附近的放大图。
图10A、10B及10C是接着图9A的、半导体装置的工序图。
图11A是表示半导体装置的俯视图，图11B是表示上述半导体装置的剖面图。
图12是表示本发明的叠层体的一例的侧剖面图。
图13是表示本发明的电路基板的一例的立体图。
图14是表示本发明的电子仪器的一例的立体图。
具体实施方式
下面，对本发明的半导体装置的制造方法、半导体装置、叠层半导体装置、电路基板、及电子仪器进行说明。
首先，对本发明的半导体装置1的制造方法中的一实施方式进行说明。当说明上述半导体装置1的制造方法时，说明为了制造半导体装置1而使用的半导体晶片。
图1是表示在制造本发明的半导体装置1的时候所利用的、例如，由Si(硅)构成的硅晶片(半导体晶片)100的俯视图。在成为硅晶片100的能动面10A的面上设有多个半导体元件部80。在半导体元件部80上在后述的工序中形成贯通电极。并且，通过切割硅晶片100，半导体元件部80成为包括半导体元件10的半导体装置(参照图11A、11B)。半导体元件10包括含上述驱动电路等的元件基板。
在各个半导体元件部80的能动面10A上形成有由晶体管、存储元件、其他电子元件和电布线及电极焊盘构成的电子电路(未图示)。另一方面，在成为上述能动面10A的反对侧的背面10B(参照图2)不会形成这些电子电路。
图2A～2E是在本实施方式的半导体装置1的制造方法中，模式地表示在上述半导体元件部80上填充上述导电体的工序之工序图。图3A～图6B是表示上述导电部的形成工序之工序图，并表示上述半导体元件部80的表面部分的剖面。图2A～图7C是表示露出贯通电极的一部分之工序的工序图。利用图2A～图7C对在半导体元件部80上形成贯通电极12的工序进行说明。
首先，如图3A所示，在硅晶片100中的上述半导体元件部80上依次形成由SiO2形成的绝缘模13及由硼磷硅酸玻璃(BPSG)构成的层间绝缘膜14。
接着，在层间绝缘膜14上的一部分中形成电极焊盘16。电极焊盘16依次层叠由Ti(钛)构成的第1层16a、由TiN(氮化钛)构成的第2层16b、由AlCu(铝/铜)构成的第3层16c、及TiN构成的第4层(盖层)16d而形成。另外，上述电极焊盘16在未图示的部位与形成在能动面10A上的电子电路电连接。在本实施方式中，虽然在电极焊盘16的下方不形成电子电路，但是本发明并不局限于此。
上述电极16例如通过溅射，在层间绝缘膜14上的整个面上形成由第1层16a～第4层16d构成的叠层结构，并通过使用抗蚀剂来图案形成为规定形状(例如，圆形形状)而形成。在本实施方式中，虽然列举说明了通过叠层结构形成电极焊盘16的情况，但是电极焊盘16也可以形成为只使用电阻低的铜的单层结构。另外，电极焊盘16并不局限于上述的构成，也可以通过所需的电特性、物理特性、及化学特性来适当地变更。
另外，在上述层间绝缘膜14上形成钝化膜19以使电极焊盘16的一部分覆盖。该钝化膜19通过SiO2(氧化硅)、SiN(氮化硅)、聚酰亚胺来形成，或优选是在SiN上叠层了SiO2的构成、或与其相反的构成。
接着，如图2B所示，在半导体元件部80的能动面10A上形成孔部H3。在此，参照图3A～图5B详细地说明形成孔部H3的工序。
首先，通过旋转涂布法、浸渍法(dipping)法、喷涂法等方法来将抗蚀剂(未图示)涂敷在钝化膜19的整个面上。
另外，在钝化膜19上涂敷抗蚀剂并进行预烘焙。其后利用形成了规定图案的掩膜来进行曝光处理及显影处理，并将抗蚀剂图案形成为规定形状。抗蚀剂的形状根据电极焊盘16的开口形状及形成在半导体元件部80的孔的剖面形状而设定。
如抗蚀剂的图案形成结束后，则在后烘焙后，如图3B所示，在覆盖电极焊盘16的钝化膜19的一部分中，例如根据干式蚀刻来形成开口部H1。开口部H1的剖面形状通过在后述的工序中形成的电极焊盘16的开口形状及形成在半导体元件80中的孔的剖面形状而设定。
接着，将形成了开口部H1的钝化膜19上的抗蚀剂作为掩膜，通过干式蚀刻对电极焊盘16进行开口。图3C表示对电极焊盘16进行开口而形成了开口部H2的剖面图。在图3A～3C的各图中省略抗蚀剂。如图3C所示，形成在钝化膜19中的开口部H1的直径与形成在电极焊盘16中的开口部H2的直径相同。
接着，将在上述的工序中使用了的抗蚀剂作为掩膜，对层间绝缘膜14及绝缘膜13进行蚀刻，由此，如图4A所示，露出半导体元件部80的表面的一部分。图4A表示对层间绝缘膜14及绝缘膜13进行蚀刻而露出了半导体元件部80的表面的一部分的剖面。其后，将作为掩膜的、形成在钝化膜19上的抗蚀剂通过剥离液或灰化(ashing)等来剥离。
此外，在上述工序中，虽然利用相同的抗蚀剂掩膜反复进行蚀刻，但是每各蚀刻工序结束，就也可以反复进行抗蚀剂的图案形成。
接着，将钝化膜19作为掩膜，通过干式蚀刻，如图4B所示穿孔半导体元件部80。作为干式蚀刻除了RIE以外，还可以利用ICP(InductivelyCoupled Plasma)。
如图4B所示，将钝化膜19作为掩膜来穿孔半导体元件部80，因此形成在半导体元件部80的孔部H3的直径与形成在钝化膜19的开口部H1的直径相同。总之，形成在钝化膜19上的开口部H1的直径、形成在电极焊盘16的开口部H2的直径、及形成在半导体元件部80的孔部H3的直径大致相同。孔部H3的深度通过最终形成的半导体芯片的厚度来适当设定。
接着，如图2B所示，在钝化膜19上和孔部H3的内壁及底面形成绝缘膜20。图5A表示在电极焊盘16的上方和孔部H3的内壁及底面形成了绝缘膜20的剖面。绝缘膜20为了防止由电流泄漏的产生、氧及水分等引起的半导体元件部80的侵蚀等而设定，能够利用通过PECVD(PlasmaEnhanced Chemical Vapor Deposition)形成的正硅酸四乙酯(Tetra EthylOrtho Silicate：Si(OC2H5)4：下面称为TEOS)、即PE-TEOS、及通过臭氧CVD形成的TEOS、即O3-TEOS、或通过CVD形成的氧化硅。
首先，通过旋转涂布法、浸渍法、喷涂法等方法来将抗蚀剂(未图示)涂敷在钝化膜19的整个面上。
并且，在钝化膜19上涂敷抗蚀剂并进行预烘焙之后利用形成了规定图案的掩膜来进行曝光处理及显影处理。即，将抗蚀剂图案形成为只对电极焊盘16的上方以外的部分和孔部H3及其周边部残留了抗蚀剂的形状、例如将孔部H3作为中心的圆环形状。
若抗蚀剂的图案形成结束，则在后烘焙之后，例如通过干式蚀刻来除去覆盖电极焊盘16的一部分的绝缘膜20及钝化膜19，并对电极焊盘16的一部分进行开口。另外，此时，也同时除去构成电极焊盘16的第4层16d。
图5B表示除去了覆盖电极焊盘16的绝缘膜及钝化膜19的一部分的剖面。如图5B所示，电极焊盘16的上方成为开口部H4，并成为电极焊盘16的表面的一部分露出了的状态。通过该开口部H4，连接在后工序中形成的贯通电极(导电部)24和电极焊盘16。开口部H4的形成部位，只要除了形成了孔部H3的部位以外，都可以。另外，开口部H4的形成部位也可以与孔部H3相邻接。
接着，如图6A所示，在半导体元件部80的能动面10A上形成基底膜26。基底膜26的形成区域是半导体元件部80的上面的整个面，在电极焊盘16的露出部和孔部H3内壁及底部也形成基底膜26。即，基底膜26，即使在电极焊盘16和绝缘膜20之间存在阶梯差(段差)ST，也覆盖其阶梯差ST并与电极焊盘16上和绝缘膜20上(包含孔部H3的内部)连接而形成。另外，基底膜26由阻挡层及籽晶(Seed)层构成。首先形成阻挡层，其后在阻挡层上形成籽晶层。阻挡层例如由TiW形成，籽晶层由Cu形成。这些层采用例如IMP(离子金属等离子体)法、或真空蒸镀、溅射、离子电镀等的PVD(物理气相沉积Physical Vapor Deposition)法来形成。
若基底膜26的形成结束，则如图2C所示，在半导体元件部80的能动面10A上涂敷电镀抗蚀剂。并且，图案形成为只对形成导电部24的部分进行开口了的状态而形成电镀抗蚀剂图案56。在图2C～图2E中省略上述基底膜26的图示。其后，进行Cu电解电镀，如图2D所示，在半导体元件部80的孔部H3及电镀抗蚀剂图案56的开口部上作为导电材料填充Cu(铜)，形成导电部24。
形成了上述导电部24之后，如图2E所示，剥离形成在半导体元件部80上的电镀抗蚀剂图案56。由于基底膜26具有导电性，因此在如6A所示的状态是根据基底膜26形成在半导体元件10的整个导电部24导通了的状态。因此，除去基底膜26的无需部分而电绝缘各个导电部24。基底膜26的无需部分是例如露出在表面的部分。
如图6B中的上述导电部24的剖面图所示，导电部24具有，一部分为相对半导体元件部80的能动面10A突出了的突起状，同时其他的一部分为填充在半导体元件部80内的形状。在用图6B的符号C来表示的部位中，导电部24与电极焊盘16电连接。
(半导体晶片的薄厚化工序)
接着，如图7A所示，介由紫外线(UV光)的反应型的粘接层17，对包括上述半导体元件部80的硅晶片100的能动面10A粘贴玻璃板(支撑体)200。紫外线反应型的上述粘接层17，通过照射紫外线而粘接性下降，对粘接对象物的剥离成为可能。通过从支撑硅晶片100的透光性玻璃板200侧照射紫外线，上述粘接层17与紫外线反应而粘接性下降，粘贴在上述玻璃板200的硅晶片100的剥离变得容易。
上述玻璃板200是所谓的WSS(Wafer Support System)，并支撑硅晶片100。在将硅晶片100粘贴在玻璃板200的状态下，对上述硅晶片100施加研磨处理、干式蚀刻处理、或湿式蚀刻处理等规定的薄型加工。另外，也可以并用这些处理中的2个以上。
如图7B所示，通过对硅晶片100进行薄化加工，在其背面10B中，露出覆盖在绝缘膜20的导电部24的一端部。并且，通过将上述绝缘膜20根据例如干式蚀刻除去，如图7C所示，露出导电部24。由此，贯通上述半导体元件10(半导体元件部80)，并且形成有从其背面10B突出的贯通电极12。如图7C所示，除了上述贯通电极12的一端面以外，也可以通过露出与其一端面连接的侧面部的一部分使贯通电极12的导电面积变大。
通过如此的工序，在各半导体元件部80上形成从能动面10A及背面10B突出了的贯通电极12。另外，成为在1个硅晶片100上含有多个半导体装置1的状态。在下面的说明中，将贯通电极12中的从上述能动面10A突出了的部位称为第1电极部12A，将从上述背面10B突出了的贯通电极12称为第2电极部12B。
接着，在各半导体元件部80上形成贯通电极12之后，如图8所示，利用切割片110从背面10B到上述能动面10A为止切割(切断)硅晶片100。
通过上述硅晶片100被分割为每个上述半导体元件部80，形成多个半导体元件10。在切割上述硅晶片100时，若到达上述硅晶片100和玻璃板200之间的粘接层17，则停止切割片110的深度方向的移动。通过使切割片110的先端位置为靠近玻璃板200处，回避上述玻璃板200的切断。此时，根据利用了上述切割片11的切断而分割了的各半导体元件10，介由粘接层17来维持被保持在上述玻璃板200上的状态。
另外，如图9A所示，在被分割了的半导体元件10彼此之间形成将上述玻璃板200作为底部的薄状的间隙18。
图9B是形成在半导体元件10之间的间隙18附近的放大图。
如图9B所示，当利用切割片而切断了硅晶片之时，在单片化了的半导体元件10的侧壁10C上形成称为分裂层的裂纹30，另外，在半导体元件10的侧壁10C的各角部(上述半导体元件10的能动面10A侧的端缘部10D及背面10B侧的端缘部10E)产生称为削片(chipping)的缺口31A、31B。裂纹30或缺口31A、31B是对半导体元件10产生裂纹的因素而降低上述半导体10的强度(抗弯强度等)。
此外，有关切割片110的插入方向，处于在前方的上述能动面10A侧(出口部)的角部10D上产生的缺口31A，大于在后方的上述背面10B侧(入口部)的角部10E上产生的缺口31B的倾向。
接着，在硅晶片(半导体元件10)100的背面10B上，利用涂布机(coater)来薄薄地涂敷由感光性树脂构成的树脂。在涂敷工序中，例如将从喷嘴提供的树脂滴下到固定在旋转支撑台的晶片表面，同时通过高速旋转晶片而制作均匀的树脂膜。由此，如图10A所示，根据上述树脂层15来覆盖硅晶片100的背面10B整体，而且，在上述间隙18中埋入上述树脂层15。
作为感光性树脂，适宜采用，与照射了光的部分的图案残留的负型相比，根据后面的显影处理而能除去被照射了的部分的正型(感光性聚酰亚胺树脂等)。
在使用正型的感光性树脂的情况下，埋入在上述间隙18的树脂层15中，只曝光想除去的所希望的部分就可以。具体地讲，如图10B所示，在利用曝光掩膜40来曝光半导体元件10彼此之间的间隙部分之后，通过进行显影处理来进行所希望的图案形成。上述曝光掩膜40具备大于上述间隙18的宽度的狭窄的宽度的开口。无需对很难曝光的半导体元件10的侧壁部10C的曝光。与此相比，在利用负型的感光性树脂的情况下，曝光区域宽，而且对树脂层15的均匀的曝光光的照射很难。
在显影处理工序中，例如利用显影机(显影剂)将强咸性的显影液滴下到旋转的上述硅晶片100上。树脂层15中的曝光光的照射区域变化为通过光化学反应而溶解在上述显影液的化学结构，并除去其区域的树脂层。其结果，如图10C所示，埋入在上述间隙18的树脂层15的一部分被除去而分段上述树脂层15。在半导体元件10的侧壁部10C上残留树脂层15。即，形成覆盖各半导体元件10的上述侧壁部10C及其角部10D、10E的多个树脂层15。
从硅晶片100分割了的半导体元件10的侧壁部10C，被上述树脂层15覆盖住。另一方面，如图11A所示，半导体元件10B的背面的中央部中的树脂层15根据图案形成而被除去。即，上述树脂层15选择性地覆盖住含有上述半导体元件10的侧壁10C及角部10D、10E、及上述贯通电极12的周边部的、半导体元件10的背面10B中的周边附近。
从而，加上产生在上述半导体元件10的侧壁10C的裂纹30及产生在上述背面10B侧(上述入口侧)的角部10E(端缘部)的缺口31B，产生在上述半导体元件10的能动面10A侧(上述出口侧)的角部10D(端缘部)的缺口31A被上述树脂层15覆盖。
通过成为半导体元件10的分裂之原因的裂纹及缺口由树脂层覆盖，谋求半导体元件10的强度的提高。
进而，通过使半导体元件10的背面10B中的贯通电极12的周边部由树脂层15覆盖，防止半导体元件10的贯通孔12H成为上述半导体元件10的分裂的起点，谋求半导体元件10的强度的提高。
另外，由于半导体元件10的背面10B中的部分区域由树脂层15覆盖，因此，与半导体元件10的背面整体由树脂层被覆盖的情况相比，随着树脂层15之固化的收缩压力变小，并且减轻给予半导体晶片的负载。
接着，从上述玻璃板200剥离半导体元件10。首先，介由上述玻璃板200对粘接层17照射紫外线。通过与紫外线的反应，粘接层17的粘接性下降，容易地从上述玻璃板200剥离上述半导体元件10。其结果，如图11A及11B所示，形成单片化了具有贯通电极12的半导体元件10的半导体装置1。由于将硅晶片100一直保持在玻璃板200上，并能够直接得到半导体装置1，因此无需转印到切割带上的工序。即，无需粘贴薄的硅晶片100的工序，谋求半导体装置的制造工序的简单化及硅晶片100的处理的容易化。
根据上述的半导体装置的制造方法，通过由树脂层15覆盖存在具有成为半导体元件10的裂纹之因素的裂纹及缺口的可能性的半导体元件10的侧壁部10C及角部10D、10E，可增强半导体元件10，并控制其裂纹或缺口的发展。
另外，通过由上述树脂层15覆盖上述半导体元件10的背面10B中的贯通电极12的周边部，防止作为半导体元件10的贯通孔的孔部H3成为上述半导体元件10的破裂的起点。
另外，由于半导体元件10的背面10B中的树脂层15的覆盖区域是一部分，因此，与半导体元件10的背面整体由树脂层被覆盖的情况相比，随着树脂层15之固化的收缩压力变小，并且减轻给予半导体晶片的负载。
如此，根据上述的半导体装置的制造方法，根据被部分配置的树脂层15有效地增强半导体元件10，由此，谋求半导体元件10的强度的提高。总之，根据上述制造方法，能够制造具有高强度和很高的可靠性的半导体装置1。
此外，本发明并不局限于上述的实施方式，能够进行各种变更。例如，在上述实施方式中，关于贯通电极12的形状，在能动面10A侧的第1电极部12A和背面10B侧的第2电极部12B中其大小为不同，但是上述第1电极部12A和上述第2电极部12B也可以是相同的形状，本发明可适用于具备了各种贯通电极的半导体装置中。
接着，对由上述的制造方法得到的半导体装置1进行说明。
图11A是表示了半导体装置1的俯视图。图11B是根据图11A的A-A线箭头方向的上述半导体装置1的侧剖面图。
如图11A及图11B所示，上述半导体装置1备有：由矩形的元件基板构成的半导体元件10和被设在该半导体元件10的多个贯通电极12。上述半导体元件10，由将硅晶片100(半导体晶片)通过切割片来被切断的硅构成，并具有形成了由晶体管或存储元件、其他电子元件构成的集成电路(未图示)的上述半导体元件10的能动面10A、和该能动面10A的反对侧的背面10B。
另外，在上述半导体元件10上形成有配置上述贯通电极12的孔部H3。在上述半导体元件10的上述孔部H3上，设有将上述贯通电极12和上述半导体元件10电绝缘的绝缘膜20。
上述贯通电极12贯通半导体元件10而配置，并相对半导体元件10的能动面10A及背面10B突出而形成。
如图11A所示，上述贯通电极12排列在沿着上述半导体元件10的四边的周边方向。上述贯通电极12也可以只沿着相对向于半导体元件10上的2边而排列，也可以只沿着1边而排列。或在半导体元件10上也可以只配置1个贯通电极12。
另外，各贯通电极12具有圆形或矩形(正方形状等)的平面形状，能动面10A侧的电极大于背面10B侧的电极。
另外，各贯通电极12含有电极焊盘16，并与设在半导体元件10上的上述的集成电路电连接。半导体元件10的能动面10A和背面10B侧可以通过上述电极12导通。
在上述半导体元件10的背面10B上选择性地覆盖含有上述半导体元件10的侧壁10C及角部10D、10E、及上述贯通电极12的周边部的半导体元件10的背面10B中的周边缘附近，并设有树脂层15。
上述树脂层15不覆盖未设有上述贯通电极12的区域中的半导体元件10的中央部。与半导体元件10的背面10B的整体由树脂层15覆盖了的情况相比，在树脂层15固化时的收缩压力小。
如图11B所示，上述树脂层15例如由感光性聚酰亚胺树脂构成，并连接覆盖从上述贯通电极12的周边部到上述半导体元件10的背面10B侧的端缘部为止、和从上述半导体元件10的侧壁部10C到上述半导体元件10的能动面10A侧的端缘部为止。另外，上述树脂层15与从上述背面10B突出了的贯通电极12的侧部密接的。
由此，根据上述半导体装置1，通过从半导体元件10的背面10B突出了的贯通电极(第2电极部12B)12的周边部由上述树脂层15覆盖，可防止被设在半导体元件10的上述孔部H3成为上述半导体元件10之破裂的起点，谋求具有贯通电极12的半导体元件10的强度的提高。
另外，由于根据树脂层15选择性地增强半导体装置1的侧壁10C及角部10D、10E，因此控制随着单片化而形成在其侧壁10C或角10D、10E的缺口或裂纹的发展，并谋求强度的提高。
另外，与半导体元件10的一面整体由树脂层覆盖了的情况相比，随着树脂层15的固化的收缩压力小，减少给予半导体元件10的负载。
接着，对具有多个上述的半导体装置1的叠层半导体装置2进行说明。图12是模式地表示上述叠层半导体装置2的剖面图。
如图12所示，上述叠层半导体装置2具有多个半导体装置1，并相互层叠了上述多个半导体装置。具体地讲，在第1半导体装置1上配置有第2半导体装置1，在第2半导体装置1上配置有第3半导体装置1。第1半导体装置1的背面侧的电极(第2电极12B)和第2半导体装置1的能动面侧的电极(第1电极12A)，通过焊锡层70来连接着。同样地，第1半导体装置1的背面侧的电极(第2电极12B)和第3半导体装置1的能动面侧的电极(第1电极12A)通过焊锡层70来连接着。
作为层叠半导体装置1的方法，例如，举出了使用具有热源的焊接机，并通过溶解及固化(固化)上述焊锡层17来粘接半导体装置1彼此之间的方法。通过在半导体装置彼此之间弥补绝缘性的不足(Underfill)(未图示)，也可以提高叠层半导体装置2的强度。
半导体装置1的叠层也可以按每一层而分成多次来进行，也可以利用回流装置等而一起进行。
在半导体装置的层叠之时，虽然存在焊锡层70溶解而流动的情况，但是通过贯通电极(第2电极部12B)12的周边部由树脂层15覆盖，防止构成半导体元件10的硅和上述焊盘层57直接接触，避免短路等电的不良情况。
根据上述构成的叠层半导体装置2，由于具有强度高的半导体装置1，因此谋求可靠性的提高。
此外，本发明的叠层半导体装置并不局限于层叠了多个上述半导体装置1的方式，例如，也可以适用于在上述半导体装置1上叠层了其他半导体芯片等的方式。
接着，对具备了半导体装置1的电路基板进行说明。图13是表示电路基板的概略构成的立体图。
如图13所示，在电路基板150上搭载有层叠了多个半导体装置1(参照图12)的、或在半导体装置1上层叠了半导体芯片的层叠体(层叠半导体装置)2。
电路基板150由例如玻璃环氧基板等的有机系基板构成，除了上述层叠体2以外，还包括具有由铜等构成的布线图案(未图示)和电极焊盘(未图示)的电路。层叠体2与上述电气焊盘电连接，在电路基板150上安装有上述层叠体2。
根据上述构成的电路基板150，由于具备可靠性高的层叠体2，因此能够得到高强度和高的可靠性。
接着，对电子仪器进行说明。图14表示作为本发明的实施方式的电子仪器的移动电话机300。在上述移动电话机300内部配设有上述电路基板150。
根据上述构成的移动电话机300，由于具备可靠性高的电路基板150，因此能够得到高强度和高的可靠性。
本发明的电子仪器并不局限于上述的移动电话机300。能够适用于各种电子仪器。作为这样的电子仪器，例如，可列举出具备了液晶投影仪、与多媒体对应的个人计算机(PC)及工程工作站(EWS)、寻呼机、文字处理器、电视机、录像型或监视直视型的磁带录像机、电子笔记本、台式电子计算器、汽车导航装置、POS终端、触模面板的装置等。

Claims (10)

1、一种半导体装置的制造方法，其特征在于，具备：
将含有埋入了导电材料的多个半导体元件部的半导体晶片的能动面，介由粘接层与支撑体粘接的工序；
通过使上述半导体晶片变薄，贯通上述多个半导体元件部并且形成由上述导电材料构成的贯通电极的工序；
留下上述支撑体而切割上述半导体晶片，并将上述半导体晶片分割为上述多个半导体元件部的工序；
形成树脂层的工序，所述树脂层选择性地覆盖以上述半导体晶片的切断来形成的上述多个半导体元件部的侧壁部和角部以及上述贯通电极的周边部；和
从上述支撑体剥离上述半导体元件部的工序；
上述树脂层，在形成有埋入了上述贯通电极的孔的上述半导体元件部的能动面的背面，覆盖上述背面的周边部而不覆盖上述背面的中央部。
2、根据权利要求1中所述的半导体装置的制造方法，其特征在于，
上述形成树脂层的工序具有：
配置树脂的工序，在含有通过对上述半导体晶片的切断所形成的在上述多个半导体元件部彼此之间的间隙的上述半导体晶片上的选择区域上配置树脂；和
分割埋入在上述间隙的上述树脂的工序。
3、根据权利要求2中所述的半导体装置的制造方法，其特征在于，
在分割上述树脂的工序中，对作为正型的感光树脂的上述树脂进行曝光及显影。
4、根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述形成树脂层的工序具有：
配置树脂的工序，在上述半导体元件部的上述背面与由上述半导体晶片的切断而形成的上述多个半导体元件部彼此之间的间隙中配置树脂；和
除去树脂的工序，对上述树脂进行图案形成，除去上述背面的中央部的树脂，以及上述间隙中的具有比上述间隙的宽度小的宽度的部分的树脂。
5、根据权利要求1～4的任意一项中所述的半导体装置的制造方法，
其特征在于，
在剥离上述半导体元件部的工序中，在上述粘接层上照射降低上述粘接层的粘接性的紫外线。
6、一种半导体装置，其特征在于，具备：
半导体元件；
贯通上述半导体元件的贯通电极；和
选择性地覆盖上述半导体元件的侧壁的树脂层；
上述贯通电极相对每个上述半导体元件的能动面及其背面突出而形成；
上述树脂层进一步选择性地覆盖上述半导体元件的上述背面中的上述贯通电极的周边部；
上述树脂层，在上述半导体元件的上述背面，覆盖上述背面的周边部而不覆盖上述背面的中央部。
7、根据权利要求6中所述的半导体装置，其特征在于，
上述树脂层进一步选择性地覆盖上述半导体元件的角。
8、一种层叠半导体装置，其特征在于，
其具备多个权利要求6或7所述的半导体装置，并相互层叠了上述多个半导体装置。
9、一种电路基板，其特征在于，
其具备权利要求6或7所述的半导体装置。
10、一种电子仪器，其特征在于，
其具备权利要求9中所述的电路基板。
CNB2005101377237A 2004-12-21 2005-12-19 半导体装置及其制造方法、电路基板、及电子仪器 Active CN100429755C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-369082 2004-12-21
JP2004369082A JP4063277B2 (ja) 2004-12-21 2004-12-21 半導体装置の製造方法
JP2004369082 2004-12-21

Publications (2)

Publication Number Publication Date
CN1819130A CN1819130A (zh) 2006-08-16
CN100429755C true CN100429755C (zh) 2008-10-29

Family

ID=36594629

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101377237A Active CN100429755C (zh) 2004-12-21 2005-12-19 半导体装置及其制造方法、电路基板、及电子仪器

Country Status (5)

Country Link
US (1) US7387949B2 (zh)
JP (1) JP4063277B2 (zh)
KR (1) KR100664825B1 (zh)
CN (1) CN100429755C (zh)
TW (1) TW200635027A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
KR100889553B1 (ko) * 2007-07-23 2009-03-23 주식회사 동부하이텍 시스템 인 패키지 및 그 제조 방법
JP5271562B2 (ja) * 2008-02-15 2013-08-21 本田技研工業株式会社 半導体装置および半導体装置の製造方法
JP5271561B2 (ja) * 2008-02-15 2013-08-21 本田技研工業株式会社 半導体装置および半導体装置の製造方法
JP6116476B2 (ja) * 2010-05-20 2017-04-19 エーファウ・グループ・エー・タルナー・ゲーエムベーハー チップスタックを製造するための方法及びその方法を実施するためのキャリア
JP2012109538A (ja) * 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
US9768147B2 (en) * 2014-02-03 2017-09-19 Micron Technology, Inc. Thermal pads between stacked semiconductor dies and associated systems and methods
JP7083716B2 (ja) * 2018-07-20 2022-06-13 株式会社ディスコ ウェーハの加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
CN1199924A (zh) * 1997-05-15 1998-11-25 日本电气株式会社 芯片型半导体装置的制造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6653731B2 (en) * 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2004128042A (ja) * 2002-09-30 2004-04-22 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2004200195A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2004273525A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
KR100699649B1 (ko) * 1999-08-23 2007-03-23 로무 가부시키가이샤 반도체장치 및 그 제조방법
JP2001176898A (ja) 1999-12-20 2001-06-29 Mitsui High Tec Inc 半導体パッケージの製造方法
JP3431882B2 (ja) 2000-04-04 2003-07-28 理想科学工業株式会社 孔版印刷機の排版装置
JP3664432B2 (ja) 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
JP4072677B2 (ja) 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3664167B2 (ja) * 2003-03-20 2005-06-22 セイコーエプソン株式会社 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP3646719B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646720B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
CN1199924A (zh) * 1997-05-15 1998-11-25 日本电气株式会社 芯片型半导体装置的制造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6653731B2 (en) * 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2004128042A (ja) * 2002-09-30 2004-04-22 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2004200195A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2004273525A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器

Also Published As

Publication number Publication date
KR100664825B1 (ko) 2007-01-04
US7387949B2 (en) 2008-06-17
US20060131713A1 (en) 2006-06-22
KR20060071324A (ko) 2006-06-26
CN1819130A (zh) 2006-08-16
JP4063277B2 (ja) 2008-03-19
JP2006179563A (ja) 2006-07-06
TW200635027A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
US7361532B2 (en) Method of manufacturing semiconductor device
CN100429755C (zh) 半导体装置及其制造方法、电路基板、及电子仪器
US7964508B2 (en) Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
JP3972846B2 (ja) 半導体装置の製造方法
EP1391923B1 (en) Manufacturing method of semiconductor device
JP3891299B2 (ja) 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
JP3821125B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
CN101120438B (zh) 半导体器件的制造方法、半导体器件
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
CN100378939C (zh) 半导体装置及其制造方法、电路基板和电子仪器
CN1324669C (zh) 半导体装置的制造方法、半导体装置、电路基板、电子设备
JP4165256B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP4114660B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2000223490A (ja) 半導体装置の製造方法
JP2004335647A (ja) 半導体装置の製造方法
JP2004253527A (ja) 半導体装置の製造方法及び半導体装置
JP2000357743A (ja) 半導体装置およびその製造方法
JP3166912B2 (ja) 半導体装置の製造方法
JP3909593B2 (ja) 半導体装置の製造方法
JP2005167134A (ja) 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20120419

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120419

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.