JP3891299B2 - 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 - Google Patents

半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 Download PDF

Info

Publication number
JP3891299B2
JP3891299B2 JP2004040082A JP2004040082A JP3891299B2 JP 3891299 B2 JP3891299 B2 JP 3891299B2 JP 2004040082 A JP2004040082 A JP 2004040082A JP 2004040082 A JP2004040082 A JP 2004040082A JP 3891299 B2 JP3891299 B2 JP 3891299B2
Authority
JP
Japan
Prior art keywords
connection
layer
semiconductor device
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004040082A
Other languages
English (en)
Other versions
JP2004356617A (ja
Inventor
員拓 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004040082A priority Critical patent/JP3891299B2/ja
Priority to CNB2004100385299A priority patent/CN1303659C/zh
Priority to US10/836,200 priority patent/US7061118B2/en
Publication of JP2004356617A publication Critical patent/JP2004356617A/ja
Application granted granted Critical
Publication of JP3891299B2 publication Critical patent/JP3891299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Description

本発明は、三次元実装技術に用いて好適な半導体装置の製造方法とその半導体装置、及び、この半導体装置を備えた半導体デバイス，電子機器に関する。
現在、主として携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器は、小型・軽量化のため、内部に設けられる半導体チップ等の各種の電子部品の小型化が図られており、更にその電子部品を実装するスペースも極めて制限されている。このため、例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングが案出されている。
このＣＳＰ技術を用いて製造された半導体チップは、実装面積が半導体チップの面積と同程度で良いため、高密度な実装が可能となる。
しかしながら、上記の電子機器は、今後益々小型化及び多機能化が求められることが予想されており、半導体チップの実装密度を更に高める必要が出てきた。
かかる背景の下、例えば特許文献１に開示されているような三次元実装技術が案出されてきた。この三次元実装技術は、同様の機能を有する半導体チップ同士又は異なる機能を有する半導体チップ同士を積層し、各半導体チップ間を配線接続することで、実装密度を高めた技術である。
特開２００２−５０７３８号公報
ところで、上述の三次元実装技術に用いられる半導体チップは基板の表裏を貫通する接続端子を備えており、各チップはその接続端子を介して積層されることで電気的に接続されている。従来、このような接続端子は、ウェハプロセス（多層配線工程〜パッシベーション膜の形成工程）終了後の後工程として加工していくことが主流となっている。しかし、この方法はどのようなデバイスに対しても付加的に加工が可能な点で汎用性を有するものの、このような付加工程が必要となる点でコスト高となる。
本発明は、上記事情に鑑みてなされたものであり、導電部材の形成工程を簡素化し製造コストを低減できるようにした半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、多層配線構造を有する回路部と上記回路部に導電接続された電極とが順に積層された基板と、上記基板及び回路部を貫通し上記電極に導電接続された接続端子とを備えた半導体装置の製造方法であって、上記基板上に絶縁膜を形成する絶縁膜形成工程と、上記絶縁膜に対し、接続端子形成予定部に対応する位置に複数の接続孔を開口し、上記接続孔の形成領域を含む領域において上記絶縁膜に凹部を形成する開口工程と、上記基板面内において上記接続端子形成予定部とは異なる位置に配線用の溝を形成する溝形成工程と、上記接続孔，凹部，溝内に導電部材を充填する導電部材充填工程とを備え、上記絶縁膜形成工程，開口工程，溝形成工程，導電部材充填工程を繰り返すことで、上記回路部の配線層と接続端子とを上記基板の厚み方向に順に積層形成することを特徴とする。
本製造方法によれば、まず、絶縁膜形成工程，開口工程，溝形成工程の一連の工程を行なうことで、基板上の接続端子形成予定部に複数の接続孔とこれに連通する凹部が形成されるとともに上記接続孔と異なる位置に配線用の溝が形成される。そしてこの後、導電部材充填工程により上記凹部，複数の接続孔，溝内に導電部材を充填することで、導電層，接続層，配線が形成される。ここで、上記導電層は凹部内に導電部材が充填されてなるものである。また、接続層は複数の接続孔内に導電部材が充填されてなるものであり、導電層と接続層とは互いに導通されている。そして、この導電層及び接続層が接続端子の一部を構成する。すなわち、上記絶縁膜形成工程〜導電部材充填工程までの一連の工程により、基板の厚み方向に、接続端子の一部と回路部の配線とが同時に形成される。そして、上記一連の工程を繰り返すことで、各層の配線形成と同時に、導電層，接続層が一層ずつ継ぎ足す形で形成される。そして、隣接する導電層同士は、その間に配置される接続層の複数の接続孔を介して導電接続され、層状に設けられた複数の導電層，接続層により、基板を貫通する接続端子が構成される。
したがって、本製造方法によれば、回路部を形成する際に同時に接続端子が形成されるため、接続端子の形成工程を回路部の形成工程の後工程として行なう従来の方法に比べて工程を簡略化でき、コスト的に有利となる。そして、この方法では、従来の方法に比べて少なくとも上記絶縁膜内に配置される導電部材の形成時間を短縮できるため、回路部の層数が大きく（即ち、基板上に形成される上記絶縁膜が厚く）なる程、工程時間が短縮され、製造コストも低減できる。また、本方法では、接続端子を構成する各導電層を複数の接続孔を介して導電接続しているため、上下接続における機械的安定性及び電気的安定性を高めることができる。
なお、上記開口工程では、上記複数の接続孔を、導電部材を介して下層側に隣接して配置された複数の接続孔と平面的に異なる位置に形成することが好ましい。これにより、導電層間の接続の機械的安定性を更に高めることができる。
また、上記開口工程では、上記接続孔をこれに接続される導電部材の外周位置に沿って複数形成することが好ましい。上述の導電部材充填工程では、通常、凹部，接続孔，溝内にメッキ法や蒸着法等により導電部材を形成した後、ＣＭＰ（化学的機械研磨）法等の方法を用いて余分な導電部材を研磨除去することが行なわれる。この際、接続端子、即ち、導電層は径が数十μｍにもなるため、このような広径の導電層を研磨すると、導電層外周部の選択比と導電層中央部の選択比との違いにより、研磨後の導電層はその中央部が若干凹んだ状態となる。そして、このような導電層中央部に上記接続孔を形成すると、この部分は外部応力等により剥がれ易くなり、上下接続の機械的安定性及び電気的安定性が損なわれる虞がある。このため、上述のように導電層中央部に接続孔を配置しないようにすることで、半導体装置の信頼性を高めることができる。
また、接続孔を導電部材の外周位置に沿って配置した上記構成では、上記開口工程において、下層側に隣接して配置された凹部よりも拡径の凹部を形成することが好ましい。この場合、一の接続層内に配置される複数の接続孔は、必然的に、この接続層に隣接する接続層内に設けられた複数の接続孔と平面的に異なる位置に配置されることとなる。このため、装置の信頼性を維持しながら、一の接続層内に配置される各接続孔の大きさや間隔等の設計自由度を高めることが可能となる。
また、上記溝形成工程において、上記配線層の配線と下層側の配線層の配線とを接続するための配線接続孔を更に形成し、上記導電部材充填工程において上記接続孔，凹部，溝，配線接続孔内に導電部材を充填するようにしてもよい。これにより、各配線層に対応して配線及び導電層，接続層が形成されると同時に、更に該配線とこの下層側に配置された配線層の配線とを接続する接続プラグを形成できるため、より一層の効率化を図ることができる。
また、上述の方法により製造された複数の半導体装置を、その接続端子を介して積層することで、小型且つ高い信頼性を備えた三次元実装型の半導体装置を製造することができる。
なお、上述の製造方法では、開口工程と溝形成工程とはどちらを先に行なってもよい。また、開口工程において、接続孔の形成と凹部の形成とはどちらを先に行なってもよい。
また、本発明の半導体装置は、電極の設けられた基板と、上記基板を貫通し上記電極に導電接続された接続端子とを備え、上記接続端子は、上記基板の厚み方向に層状に配置された複数の導電層と、互いに隣接する導電層同士を複数の接続孔を介して導電接続する接続層とを有することを特徴とする。
本構成によれば、接続端子を構成する各導電層を複数の接続孔を介して導電接続しているため、上下接続における機械的安定性及び電気的安定性が高く、信頼性の高い半導体装置を実現できる。
上記構成において、一の接続層内に配置された複数の接続孔の位置と、上記接続層に隣接する接続層内に配置された複数の接続孔の位置とは平面的に重ならないようにすることが好ましい。これにより、上下接続の機械的安定性を更に高めることができる。
また、上記複数の導電層は、下層側の導電層が平面視で上層側の導電層の内部に配置される態様にて層状に設けられ、同一接続層内に配置された複数の接続孔は、これと下層側で接続される導電層の外周に沿って配置されることが好ましい。この場合、一の接続層内に配置される複数の接続孔は、必然的に、この接続層に隣接する接続層内に設けられた複数の接続孔と平面的に異なる位置に配置されることとなる。これにより、装置の信頼性を維持しながら、一の接続層内に配置される各接続孔の設計自由度を高めることが可能となる。
また、上記接続端子の最上層の導電層を上記電極として構成することが好ましい。これにより、電極が形成されていない基板上の領域に接続端子を形成する場合に比べて基板の省スペース化を図ることができ、当該半導体装置の高機能化ないし小型化を実現できる。
また、上記接続端子は、その一部が上記電極と反対側の基板面から突出して設けられることが好ましく、これにより、この突出した部分において外部との電気的接続を容易に行なうことが可能となる。具体的には、このような半導体装置を上記接続端子を介して複数積層することで三次元実装型（スタック型）の半導体装置を実現できる。
また、本発明の半導体デバイスは、上述の半導体装置を備えたことを特徴とし、本発明の電子機器は、上記半導体デバイスを備えたことを特徴とする。これにより、機械的及び電気的信頼性の高い半導体デバイス，電子機器を提供することができる。
以下、図面を参照して本発明の実施形態について説明する。なお、本実施の形態においては、各図において各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
図１は本発明の第１実施形態に係る三次元実装型半導体装置の要部を示す部分断面図である。この三次元実装型半導体装置１００は、シリコン基板１０上に回路部を形成された半導体チップ（半導体装置）１が複数積層された構成を有する。
各半導体チップ１の回路部は多層配線構造（図１では例えば４層構造）を有している。また、各半導体チップ１には、上記回路部において素子及び配線の形成されない位置に基板１０及び回路部をその積層方向に貫通する接続端子２４が設けられている。
この接続端子２４は、上記回路部の各配線層に対応して基板１０の厚み方向に層状に設けられた複数の導電層２４１，２４２，２４３，２４４，２４５を備え、互いに隣接する導電層同士は接続層２４１ａ、２４２ａ，２４３ａ，２４４ａにより導電接続されている。また、各接続層２４１ａ、２４２ａ，２４３ａ，２４４ａには、それぞれ複数の接続孔２４１ｂ、２４２ｂ，２４３ｂ，２４４ｂが設けられている。例えば、接続層２４１ａには複数の接続孔２４１ｂが設けられており、隣接する導電層２４１，２４２はこれら複数の接続孔２４１ｂを介して導通されている。同様に、導電層２４２，２４３、導電層２４３，２４４、導電層２４４，２４５はそれぞれ複数の接続孔２４２ｂ、２４３ｂ、２４４ｂを介して多点で導電接続されている。
また、接続端子２４の基板最表面に位置する部分（即ち、回路部上に露出した最上層の導電層２４５）は電極パッドとして構成され、このパッド２４５は図示しない箇所で回路部に電気的に接続されている。そして、チップ内で形成された電気信号はこのパッド２４５を介してこれに積層された他のチップへ出力される。なお、本実施形態では、接続端子２４に回路部の配線材料と同じ材料を用いている。このような導電部材としては、例えばアルミ、金，銀，銅，白金等の低抵抗な金属材料を好適に用いることができる。
また、接続端子上層には錫−銀からなるメッキ薄膜１９が形成され、該メッキ薄膜１９を介して異なる半導体チップが積層接続されている。なお、各半導体チップ１において、シリコン基板１０の裏面側には接続端子２４が突出して設けられており、その突出した部分が異なる半導体装置の接続端子とメッキ薄膜を介して接続されている。また、積層された各チップ１の間にはアンダフィル２５が充填されている。
以下、図１に示した半導体装置の製造方法について、その一例を説明する。図２〜図１４は半導体装置１００を製造する一連の工程の内、本発明に関連した工程を断面図にて示す工程図である。なお、図２〜図５と図６〜図１４とは異なる縮尺で示している。
まず、図２〜図５に基づいて回路部の１層目の素子及びこれに導電接続される配線層の形成工程について説明する。なお、図２〜図５は各工程の半導体チップ１の一部分を拡大して示している。
はじめに、図２（ａ）に示すように、公知の方法を用いてシリコン基板等からなる基板１０上に、トランジスタ３０等の回路素子を有する第１の層を形成する。このトランジスタ３０は、基板１０にソース部３１，ドレイン部３２を有し、この基板１０上にゲート絶縁膜３４とゲート部３３とを順に積層して形成される。また、ゲート部３３の側壁部にはサイドウォールが形成されており、ゲート部３３及びサイドウォールをマスクとして不純物ドープを行なうことでＬＤＤ構造を実現している。
次に、この第１の層の上に例えば硼燐珪酸ガラス（以下、ＢＰＳＧという）からなる絶縁膜１４を形成する。そして、この絶縁膜１４に対してトランジスタ３０のドレイン部３２に通じる配線接続孔３５を形成し、この孔内にタングステンプラグ３５２を埋め込み形成する。また、ドレイン部３２に通じる配線接続孔３５を形成する工程と同じ工程で、絶縁膜１４に対してトランジスタ３０のソース部３１に通じる配線接続孔（図示せず）を形成してもよい。さらに、ドレイン部３２に通じる配線接続孔３５内にタングステンプラグ３５２を埋め込む工程と同じ工程でソース部３１に通じる配線接続孔内にタングステンプラグを埋め込んでもよい。なお、図２中、符号３５１はバリア層となるＴｉＮ／Ｔｉ薄膜である。
そして、このプラグ３５２を形成した後、絶縁膜１４の表面に絶縁膜１４及び後述する工程で形成するハードマスク２９と異なるエッチング選択比を有し、かつ後述する工程で形成する接続端子２４の材料に対して拡散バリア性を有する絶縁膜、例えば窒化シリコン又は炭化シリコンからなる絶縁膜１５を形成する。
次に、絶縁膜１５上にレジスト７１を塗布し、パターニングにより接続端子２４の形成される領域（接続端子形成予定部）Ｅ１に開口部７１ａを形成する。
なお、レジスト７１の開口部７１ａの形状は開口部Ｈ１の開口形状に応じて設定され、例えば径６０μｍの円形開口部を有するものである。
次に、レジスト７１をマスクとしてエッチングを行ない、開口部７１ａに位置する絶縁膜１４，１５を除去する。図２（ｂ）は上記エッチング後、レジスト７１を剥離処理やアッシング等により除去した後の状態を示す断面図である。これにより、絶縁膜１４、１５の上記開口部７１ａに対応する位置（即ち、接続端子形成予定部Ｅ１に対応する位置）に開口部Ｈ１が形成される。
次に、図２（ｃ）に示すように、基板１０を穿孔するためのエッチング用ハードマスク２９を形成する。ハードマスク２９は、絶縁膜１５の上層面及び開口部Ｈ１の内面を覆う態様にて形成するものとし、例えばＳｉＯ2等の絶縁材料をＣＶＤ法等により形成することができる。このようにハードマスク２９を全面に形成したのち、開口部Ｈ１の底においてハードマスク２９を開口し、基板１０の表面を開口部Ｈ１に露出させる。なお、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。
そして、この開口部を備えるハードマスク２９を用いて、ドライエッチングにより、図３（ａ）に示すように基板１０を穿孔する。なお、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。図３（ａ）は、基板１０を穿孔して、孔部（基板孔）Ｈ２を形成した状態を示す断面図である。なお、ハードマスク２９の開口部は、基板穿孔時のオーバーエッチ（サイドエッチ）を考慮して、例えば開口径を３０μｍとしている。また、ハードマスク２９の膜厚については、基板１０に対して７０μｍ程度の深さの孔を形成する場合には、例えば正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ2Ｈ6）4：以下、ＴＥＯＳという）を原料として、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成したシリコン酸化膜、即ちＰＥ−ＴＥＯＳ法にて、シリコン酸化膜を２μｍ程度形成する必要がある。ハードマスク２９の形成方法としては、ＰＥ−ＴＥＯＳ法の他にも、オゾンとＴＥＯＳを用いて熱ＣＶＤ法によりシリコン酸化膜を形成する、即ちＯ3−ＴＥＯＳ法により、或いはＳｉＨ4−Ｎ2Ｏ系、ＳｉＨ4−Ｏ2系のプラズマ励起ＣＶＤ法により形成することも可能である。また、基板穿孔工程により、ハードマスク２９も薄膜化され、該穿孔工程後には膜厚が１０００Å〜９０００Å程度に減少することとなる。つまり、本実施の形態では、ハードマスク２９の膜厚をオーバーエッチング量よりも大きな値となるように設定した。
ここで、通常用いられるフォトレジストマスクでは、ドライエッチングの耐性が乏しいため７０μｍ孔設に対して１０μｍ程度のレジストマスクが必要で、厚膜によりコストアップに繋がる上、プロセス的にもアスペクト比が大きくなり、非効率的である。しかしながら、上述のようなハードマスク２９によると、膜厚を薄くでき、効率的な製造プロセスを実現できる。
また、ハードマスク２９の開口部の開口形状としては、本実施の形態では円形を採用しているが、四角形等の多角形を採用でき、開口プロセスにはＰＦＣ系ドライエッチング、又はＢＨＦ系ウェットエッチングのいずれかが好適である。
。
以上の工程が終了すると、残されたハードマスク２９が孔部Ｈ２よりも孔内側に突出しており、以降のプロセス上不都合となる。そのため、残されたハードマスク２９を全面エッチングすることにより、ハードマスク２９及び突出部２９ａを除去する。このとき、図３（ｂ）に示すように、絶縁膜１５にてエッチングが止るようにハードマスク２９と絶縁膜１４に対しエッチング速度が速く、絶縁膜１５に対してエッチング速度が遅い、高選択比を有するエッチングを用いることが好ましい。また、図３（ｂ）に示すように、絶縁膜１４、１５の開口部内壁に薄膜のハードマスク２９が残存するように、エッチングはドライエッチング等の異方性エッチングを用いることが好ましい。
次に、孔部Ｈ２内に絶縁膜の被覆処理を行なう。ここでは、ＰＥ−ＴＥＯＳ法にて、シリコン酸化膜を１〜３μｍ程度形成するものとしており、その結果、図４（ａ）に示すように、基板１０、絶縁膜１４，１５に連通した孔部Ｈ１，Ｈ２の内部に絶縁膜２０を形成することができる。また、絶縁膜２０はプラズマＣＶＤ法により１〜３μｍ程度形成されたシリコン窒化膜であってもよい。また、前述のシリコン酸化膜とシリコン窒化膜を積層して１〜３μｍ形成することで、絶縁膜２０を形成してもよい。また、シリコン酸化膜とシリコン窒化膜とを積層して形成する場合には、シリコン酸化膜を形成した後に、シリコン窒化膜を形成することで、シリコン酸化膜をシリコン窒化膜よりも基板１０に近い位置に形成してもよい。また、孔部Ｈ１，Ｈ２内に配置された絶縁膜２０の表面に、上記シリコン酸化膜２０よりも誘電率の低い薄膜層を形成してもよい。
次に、絶縁膜２０上にレジスト（図示略）を塗布する。このレジストは接続孔３５の上方にプラグ３５２と導通される配線用の溝を形成するためのものである。したがって、このレジストを塗布した後、パターニングにより接続孔３５上方の溝形成予定部Ｅ２に対応する位置に開口部（図示略）を形成する。そして、このレジストをマスクとしてエッチングを行ない、上記開口部に位置する絶縁膜１５、２０を除去して接続プラグ３５２の表面をこの開口部に露出させる。これにより、接続孔３５の上方に図４（ｂ）に示すような配線用の溝２８が形成される。
次に、上記溝２８形成用のレジストを除去し、図４（ｂ）に示すように、基板上にバリア層及びシード層を含む下地膜２２を形成する。なお、バリア層にはＴｉＮやＴａＮ，ＷＮ（窒化タングステン）等の金属材料が用いられ、シード層には接続端子２４と同じ材料が用いられ、例えば銅が用いられる。これらのバリア層やシード層の形成方法としては、スパッタ法やＣＶＤ法等の種々の方法を採用できる。これにより、下地膜２２は、溝２８及び孔部Ｈ１，Ｈ２の内部を十分にカバーして絶縁膜２０上に形成される。
下地膜２２の形成が終了すると、電気化学プレーティング（ＥＣＰ）法を用いて、孔部Ｈ１，Ｈ２の内部及び溝２８の内部を含む形にて下地膜２２上にメッキ処理を施す。そして、ＣＭＰ（化学的機械研磨）法等の方法を用いて、絶縁膜２０から突出する部分を研磨除去する。これにより、孔部Ｈ１，Ｈ２内部に導電部材である銅が埋め込まれると同時に溝２８内に配線４０が形成される。すなわち、接続端子２４の一部（第１の導電層）２４１と第２の層の配線４０とが同時に形成され、図５に示すような状態が形成される。
次に、図６〜図１４に基づいて回路部の３層目以降の層の形成工程について説明する。なお、図６〜図１４は接続端子２４を構成する各導電層及び接続層の構成を模式的に示しており、トランジスタ３０や配線４０、及び接続端子２４を形成するための下地膜等の図示を省略している。
上述のように回路部の２層目まで形成した後、図６（ａ）に示すように、基板上に絶縁膜６１，６２，６３を順に形成する。ここで、絶縁膜６１，６３と層間絶縁膜６２とは異なる材料とし、本実施形態では例えば絶縁膜６１，６３を窒化シリコン又は炭化シリコン、絶縁膜６２を酸化シリコンとしている。
次に、図６（ｂ）に示すように、絶縁膜６３の上にレジスト７２を塗布し、パターニングにより接続端子形成予定部Ｅ１に対応する位置に開口部７２ａを形成する。この開口部７２ａは、第２の導電層２４２に対応する形状とされ、平面視で上記第１の導電層２４１と重なる位置に配置される。例えば、開口部７２ａは導電層２４１よりも径の大きな円形形状とされ、平面視で導電層２４１と同心円上に配置されている。
次に、上記レジスト７２をマスクとしてエッチングを行ない、上記開口部７２ａに位置する絶縁膜６３を除去する。図６（ｃ）は上記エッチング工程後、レジスト７２を除去した後の状態を示す断面図である。
次に、図７（ａ）に示すように、絶縁膜６２，６３の上に接続孔２４１ｂ形成用のレジスト７３を塗布し、パターニングにより接続端子形成予定部Ｅ１に対応する位置に複数の開口部７３ａを形成する。このとき、上記開口部７３ａが平面視で導電層２４１の周縁部に配置されるようにし、このような開口部７３ａを導電層２４１の外周位置に沿って円環状に複数形成する。図７（ｂ）は、上記開口部７３ａの配置を模式的に示す平面図であり、図中、符号２４１ｆは、下層側に配置された第１の導電層２４１の最外周位置を示している。
上述のように、導電層２４１の形成工程ではＣＭＰ法により余分な導電部材を除去しているが、この際、導電層２４１は径が数十μｍにもなるため、このような広径の部材を研磨すると、導電層外周部の選択比と導電層中央部の選択比との違いにより、研磨後の導電層２４１はその中央部が若干凹んだ状態となる。そして、このような導電層中央部に第１の接続層の接続孔を形成すると、この部分は外部応力等により剥がれ易くなり、上下接続の機械的安定性及び電気的安定性が損なわれる虞がある。このため、上述のように導電層中央部に接続孔を配置しないようにすることで、半導体装置の信頼性を高めることができる。なお、この事情は全ての接続孔２４１ｂ〜２４４ｂの形成工程について同様であるため、後述する各接続孔２４２ｂ〜２４４ｂの形成工程でも、その形成位置をこれに接続される導電層の外周位置としている。特に、上層側にいく程、導電層中央部の凹みは大きくなるため、このような構造をとることによる効果は大きい。
次に、上記レジスト７３をマスクとしてエッチングを行ない、開口部７３ａに位置する絶縁膜６２を除去する。図８（ａ）は、エッチング工程後、レジスト７３を剥離した後の状態を示す断面図である。これにより、絶縁膜６２の上記開口部７３ａに対応する位置に複数の開口部６２ａが形成される。
次に、絶縁膜６３をマスクとして絶縁膜６２を一部エッチバックし、図８（ｂ）に示すように、複数の開口部６２ａを含む領域に凹部Ｈ３を形成する。
次に、エッチバックにより絶縁膜６２上に位置する絶縁膜６３及び開口部６２ａに位置する絶縁膜６１を除去する。これにより、図９（ａ）に示すように、上記開口部６２ａに連通する開口部６１ａが形成され、上記開口部６２ａに第１の導電層２４１の表面が一部露出される。本実施形態では、これら連通する開口部６１ａ，６２ａにより接続孔２４１ｂが構成される。すなわち、図６（ａ）〜図９（ａ）までの工程により、接続端子形成予定部Ｅ１に対応する位置に、複数の接続孔２４１ｂが形成され、更にこの接続孔２４１ｂを含む領域に凹部Ｈ３が形成される。
なお、上記接続孔２４１ｂ及び凹部Ｈ３の形成工程と同時に、絶縁膜６２の上記接続端子形成予定部Ｅ１とは異なる位置に第２の層の配線用の溝及び接続孔(図示略)を形成する。
次に、ＣＶＤ法等の方法を用いて基板上にバリア層及びシード層を含む下地膜（図示略）を形成する。これにより、下地膜は、上記配線用の溝，接続孔２４１ｂ，凹部Ｈ３の内部を十分にカバーして絶縁膜６２上に形成される。
下地膜の形成が終了すると、ＥＣＰ法を用いてこれら溝及び凹部Ｈ３，接続孔２４１ｂの内部を含む形にて下地膜上にメッキ処理を施す。そして、ＣＭＰ法等の方法を用いて、絶縁膜６２の面から突出する余分な導電部材を研磨除去する。
これにより、上記溝，接続孔２４１ｂ，凹部Ｈ３内に導電部材である銅が埋め込まれて第３の層の配線（図示略），第１の接続層２４１ａ，第２の導電層２４２が形成される。すなわち、第３の層の配線が形成されると同時に、第１の導電層２４１の上に、複数の接続孔２４１ｂを介して導電層２４１と導電接続された第２の導電層２４２が形成され、図９（ｂ）に示すような状態に形成される。
次に、図１０（ａ）に示すように、回路部の第４の層を形成すべく、基板上に絶縁膜６４，６５，６６を順に形成する。ここで、絶縁膜６４，６６と層間絶縁膜６５とは異なる材料とし、本実施形態では例えば絶縁膜６４，６６を窒化シリコン又は炭化シリコン、絶縁膜６５を酸化シリコンとしている。
次に、絶縁膜６６の上にレジスト７４を塗布し、パターニングにより接続端子形成予定部Ｅ１に対応する位置に開口部７４ａを形成する。この開口部７４ａは、第３の導電層２４３に対応する形状とされ、平面視で上記第２の導電層２４２と重なる位置に配置される。具体的には、開口部７４ａは導電層２４２よりも径の大きな円形形状とされ、平面視で導電層２４２と同心円上に配置されている。
次に、上記レジスト７４をマスクとしてエッチングを行ない、上記開口部７４ａに位置する絶縁膜６６を除去する。図１０（ｂ）は上記エッチング工程後、レジスト７４を除去した後の状態を示す断面図である。
次に、図１１（ａ）に示すように、絶縁膜６５，６６の上に接続孔２４２ｂ形成用のレジスト７５を塗布し、パターニングにより接続端子形成予定部Ｅ１に対応する位置に複数の開口部７５ａを形成する。このとき、上記開口部７５ａが平面視で導電層２４２の周縁部に配置されるようにし、このような開口部７５ａを導電層２４２の外周位置に沿って円環状に複数形成する。
図１１（ｂ）は、上記開口部７５ａの配置を、下層側に配置された接続孔２４１ｂと共に示す模式的な平面図であり、図中、符号２４２ｆは、下層側に配置された第２の導電層２４２の最外周位置を示している。上述のように本実施形態では、第２の導電層２４１を第１の導電層よりも拡径に形成し、開口部７５ａの位置を平面視で第２の導電層の外周位置としたため、複数の開口部７５ａの位置（即ち、第２の接続層２４２ａの複数の接続孔２４２ｂの位置）と、第１の接続層２４１ａの複数の接続孔２４１ｂの位置とは平面的に重ならない。また、本実施形態では、第１の導電層２４１及び第２の導電層２４２の中心軸上の位置Ｏと、開口部７５ａの中心軸上の位置７５ｃと、接続孔２４１ｂの中心軸上の位置２４１ｃとは平面視で同一直線上に配置されない（即ち、千鳥形状に配置されている）ようになっている。
次に、上記レジスト７５をマスクとしてエッチングを行ない、開口部７５ａに位置する絶縁膜６５を除去する。図１２（ａ）は、エッチング工程後、レジスト７５を剥離した後の状態を示す断面図である。これにより、絶縁膜６５の上記開口部７５ａに対応する位置に複数の開口部６５ａが形成される。
次に、絶縁膜６６をマスクとして絶縁膜６５を一部エッチバックし、図１２（ｂ）に示すように、複数の開口部６５ａを含む領域に凹部Ｈ４を形成する。
次に、エッチバックにより絶縁膜６５上に位置する絶縁膜６６及び開口部６５ａに位置する絶縁膜６４を除去する。これにより、図１３（ａ）に示すように、上記開口部６５ａに連通する開口部６４ａが形成され、上記開口部６５ａに第２の導電層２４２の表面が一部露出される。本実施形態では、これら連通する開口部６４ａ，６５ａにより接続孔２４２ｂが構成される。すなわち、図１０（ａ）〜図１３（ａ）までの工程により、接続端子形成予定部Ｅ１に対応する位置に、複数の接続孔２４２ｂが形成され、更にこの接続孔２４２ｂを含む領域に凹部Ｈ４が形成される。
なお、上記接続孔２４１ｂ及び凹部Ｈ３の形成工程と同時に、絶縁膜６２の上記接続端子形成予定部Ｅ１とは異なる位置に第２の層の配線用の溝及び接続孔(図示略)を形成する。
次に、ＣＶＤ法等の方法を用いて基板上にバリア層及びシード層を含む下地膜（図示略）を形成する。これにより、下地膜は、上記配線用の溝，接続孔２４２ｂ，凹部Ｈ４の内部を十分にカバーして絶縁膜６５上に形成される。
下地膜の形成が終了すると、ＥＣＰ法を用いてこれら溝及び凹部Ｈ４，接続孔２４２ｂの内部を含む形にて下地膜上にメッキ処理を施す。そして、ＣＭＰ法等の方法を用いて、絶縁膜６５の面から突出する余分な導電部材を研磨除去する。
これにより、上記溝，接続孔２４２ｂ，凹部Ｈ４内に導電部材である銅が埋め込まれて第４の層の配線（図示略），第２の接続層２４２ａ，第３の導電層２４３が形成される。すなわち、第４の層の配線が形成されると同時に、第２の導電層２４２の上に、複数の接続孔２４２ｂを介して導電層２４２と導電接続された第３の導電層２４３が形成され、図１３（ｂ）に示すような状態に形成される。
第４の層以降についても同様に行なわれ、接続端子２４は各層の配線形成と同時に一層ずつ継ぎ足す形で形成される。図１４は最後の導電層である電極パッド２４５が形成された状態を示す断面図である。なお、第３の層以降は従来のタングステンプラグによる接続孔の形成とアルミ配線の組み合わせにより配線を形成しても良い。
以上の工程を経て製造された半導体チップ１は、例えば接続端子２４が基板１０の裏面に露出するまで基板１０の裏面が研磨される。または、接続端子２４近傍まで基板１０を裏面から研磨した後、接続端子２４が露出するように基板１０の裏面にエッチングを行うことで、接続端子２４を基板１０の裏面から露出させてもよい。
そして、このように形成された半導体チップ１をその接続端子２４を介して複数積層して配線することにより、高密度実装が可能な三次元実装型（スタック型）の半導体装置が製造される。
なお、各半導体チップを積層するには、上下に配置された半導体チップの電極を、ハンダ等のロウ材１９（図１参照）によって電気的な導通を取りつつ、接合するようにしても良い。また、半導体装置本体部を接合するためだけの接着材を用いても良い。この接着剤は、液状又はゲル状の接着剤であってもよいし、シート状の接着シートであってもよい。接着剤は、エポキシ樹脂を主な材料とするものであってもよく、絶縁性のものであってもよい。
また、接着剤により半導体チップ同士を接合するだけではなく、電気的な導通を取る場合には、導電性物質を含んだ接着剤を用いても良い。この導電性物質は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが接着材料中に分散している。こうすることで、被接続体同士の接合時に、その粒子が接合のロウとして働き、接合性をさらに著しく向上することができる。接着剤は、導電粒子が分散された異方性導電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）であってもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。その場合には、配線パターンと電極との間に、導電粒子が介在して両者間の電気的な接続が図られる。
また、電極間の電気的な接続には、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダ等による金属接合を適用してもよい。例えば、電極にこれらの材料を設け、熱のみ、超音波振動のみ、又は超音波振動及び熱等を印加して両者を接合する。両者が接合されると、振動や熱によって電極に設けられた材料が拡散して金属接合が形成される。
以上のように積層されて形成される三次元実装型の半導体装置の最も下（又は最も上）に位置する半導体装置本体部の接続端子２４には、外部端子が接続される。この外部端子はハンダ又は金属等で形成することができるが、必ずしもこれらに制限される訳ではなく、導電性の部材で形成すればよい。また、ハンダボールは必ずしも必要ではなく、半導体装置本体部を基板上に実装して、半導体モジュールを構成してもよい。さらに、ハンダボールを形成せず、マザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で電気的な接続をとってもよい。
したがって、本実施形態によれば、回路部を形成する際に同時に接続端子２４が形成されるため、回路部の形成工程と導電部材の形成工程とを別工程で行なう従来の方法に比べて工程を簡略化でき、製造コストを低減できる。つまり、上述の方法では、従来の方法に比べて少なくとも回路部の層間絶縁膜内に配置される部分の接続端子の形成時間を短縮できるため、回路部の層数が大きく（即ち、基板上に形成される層間絶縁膜が厚く）なる程、工程時間の短縮という点で有利となる。
また、接続端子２４を構成する各導電層を複数の接続孔を介して導電接続しているため、上下接続における機械的，電気的安定性を高めることができる。
さらに、一の接続層内に設けられた複数の接続孔を、この接続層に隣接する接続層内に設けられた複数の接続孔と平面的に異なる位置に配置したため、機械的強度を更に向上できる。特に、隣接する接続層の各接続孔を平面視で千鳥状に配置したため、極めて機械的強度に優れた構造となる。具体的には、層状に設けられた複数の導電層の径を下層側から順に大きく構成し、同一接続層内に設けられた複数の接続孔を、これと下層側で接続される導電層の外周に沿って配置している。この場合、一の接続層内に設けられた複数の接続孔は、必然的に、この接続層に隣接する接続層内に設けられた複数の接続孔と平面的に異なる位置に配置されることとなる。このため、装置の機械的強度を維持しながら、接続孔の大きさや間隔等の設計自由度を高めることが可能となる。また、一つの接続層に属する複数の接続孔を、これに接続される導電層の外周位置に沿って設けることで、外部応力等による剥がれが生じにくくなる利点もある。
また、本実施形態では、各導電層２４１〜２４４及び接続層２４１ａ〜２４４ａが電極パッド２４５の直下に配置される（即ち、接続端子が平面視で電極パッド内に配置される）ため、電極パッドの形成位置とは異なる位置に接続端子２４を形成し再配置配線を用いてこれらを接続する構成に比べて基板の省スペース化を図ることができ、当該半導体チップの高機能化ないし小型化を実現できる。
次に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。図１５〜図１９は上記半導体装置１００を製造する一連の工程の内、本発明に関連した工程を断面図にて示す工程図である。なお、本実施形態において、上記第１実施形態と同様の部材については同じ符号を付し、その説明を省略する。
本実施形態の製造方法は、接続端子２４と各層の配線とを同時に形成する際に、更にこの配線を下層と導通させるための接続プラグを同時に形成するようにしたものである。
本実施形態では、まず、図１５（ａ）に示すように、公知の手法を用いて基板１０上にトランジスタ３０等の回路素子を有する第１の層を形成する。
次に、この第１の層の上に例えば硼燐珪酸ガラス（以下、ＢＰＳＧという）からなる絶縁膜１４を形成し、更に、この絶縁膜１４上に絶縁膜１４及び後述する工程で形成するハードマスク２９と異なるエッチング選択比を有し、かつ後述する工程で形成する接続端子２４の材料に対して拡散バリア性を有する絶縁膜、例えば窒化シリコン又は炭化シリコンからなる絶縁膜１５を形成する。
次に、基板上にレジスト７６を塗布し、パターニングにより、配線接続孔３５の形成される位置（配線接続孔形成予定部）Ｅ３に開口部７６ａを形成する。
次に、上記レジストをマスクとしてエッチングを行ない、開口部７６ａに位置する絶縁膜１５を除去する。図１５（ｂ）は、エッチング工程後、レジスト７６を除去した後の状態を示す断面図である。これにより、絶縁膜１５の上記開口部７６ａに対応する位置（即ち、配線接続孔形成予定部Ｅ３に対応する位置）に開口部１５ａが形成される。
次に、図１５（ｃ）に示すように、基板上にレジスト７７を塗布し、パターニングにより、接続端子形成予定部Ｅ１に開口部７７ａを形成する。なお、レジスト７７の開口部７７ａの形状は開口部Ｈ１の開口形状に応じて設定され例えば径６０μｍの円形開口部を有するものである。
次に、レジスト７７をマスクとしてエッチングを行ない、開口部７７ａに位置する絶縁膜１４，１５を除去する。図１６（ａ）は上記エッチング後、レジスト７７を除去した後の状態を示す断面図である。これにより、絶縁膜１４、１５の上記開口部７７ａに対応する位置（即ち、接続端子形成予定部Ｅ１に対応する位置）に開口部Ｈ１が形成される。
次に、図１６（ｂ）に示すように、基板１０を穿孔するためのエッチング用ハードマスク２９を形成する。ハードマスク２９は、絶縁膜１５の上層面及び開口部Ｈ１の内面を覆う態様にて形成する。このようにハードマスク２９を全面形成したのち、開口部Ｈ１の底においてハードマスク２９を開口し、基板１０の表面を開口部Ｈ１に露出させる。
そして、この開口部を備えるハードマスク２９を用いて、ドライエッチングにより、図１７（ａ）に示すように基板１０を穿孔する。以上の工程が終了すると、残されたハードマスク２９が孔部Ｈ２よりも孔内側に突出しており、以降のプロセス上不都合となる。そのため、残されたハードマスク２９を全面エッチングすることにより、ハードマスク２９及び突出部２９ａを除去する。このとき、図１７（ｂ）に示すように、絶縁膜１５にてエッチングが止るようにハードマスク２９と絶縁膜１４に対してエッチング速度が速く、絶縁膜１５に対してエッチング速度が遅い、高選択比を有するエッチングを用いることが好ましい。また、図１７（ｂ）に示すように、絶縁膜１４、１５の開口部内壁に薄膜のハードマスク２９が残存するように、エッチングはドライエッチング等の異方性エッチングを用いることが好ましい。
次に、孔部Ｈ２内に絶縁膜の被覆処理を行ない、図１８（ａ）に示すように、基板１０，絶縁膜１４，１５に連通した孔部（Ｈ１，Ｈ２）の内部に絶縁膜２０を形成する。また、絶縁膜２０はプラズマＣＶＤ法により１〜３μｍ程度形成されたシリコン窒化膜であってもよい。また、前述のシリコン酸化膜とシリコン窒化膜を積層して１〜３μｍ形成することで、絶縁膜２０を形成してもよい。また、シリコン酸化膜とシリコン窒化膜とを積層して形成する場合には、シリコン酸化膜を形成した後に、シリコン窒化膜を形成することで、シリコン酸化膜をシリコン窒化膜よりも基板１０に近い位置に形成してもよい。
続いて、絶縁膜２０上にレジスト（図示略）を塗布する。このレジストは絶縁膜２０に第２の回路層の配線用の溝２８を形成し且つこの溝２８の直下に第１の回路層のトランジスタのドレイン部３２に通じる接続孔３５を形成するためのものである。したがって、まず、このレジストを塗布した後、パターニングにより溝形成予定部Ｅ２に対応する位置に開口部（図示略）を形成する。そして、このレジストをマスクとしてエッチングを行ない、上記開口部に位置する絶縁膜２０を除去して絶縁膜１５の表面をこの開口部に露出させる。これにより、トランジスタ３０のドレイン部３２の上方に位置する配線用の溝２８が形成される。その後、更にエッチングを続けると、絶縁膜１５の開口部１５ａを介して絶縁膜１４が除去され、トランジスタ３０のドレイン部３２が上記開口部に露出される。この際、例えば窒化シリコン又は炭化シリコンからなる絶縁膜１５がエッチストッパとして機能し、絶縁膜１４には絶縁膜１５の開口形状に応じた接続孔３５が形成される。図１８（ａ）はエッチング後、溝及び接続孔形成用のレジストを除去した後の状態を示す断面図である。
次に、図１８（ｂ）に示すように、ＣＶＤ法やスパッタリング法等の方法を用いて基板上にバリア層及びシード層を含む下地膜２２を形成する。これにより、下地膜２２は、溝２８，接続孔３５，孔部Ｈ１，Ｈ２の内部を十分にカバーして絶縁膜２０上に形成される。
下地膜２２の形成が終了すると、電気化学プレーティング（ＥＣＰ）法を用いて、孔部Ｈ１，Ｈ２の内部及び溝２８の内部を含む形にて下地膜２２上にメッキ処理を施す。そして、ＣＭＰ（化学的機械研磨）法等の方法を用いて絶縁部２０から突出する不要な銅及びバリア層を除去することで図１９のような状態が形成される。これにより、孔部Ｈ１，Ｈ２内部に導電部材である銅が埋め込まれると同時に溝２８内に配線４１が形成され、更に配線直下の接続孔３５内に、第１の層と第２の層とを導通させる接続プラグ４２が形成される。
第３の回路層以降についても同様に行なわれ、接続端子は各層の配線及び層間を接続する接続孔の形成と同時に一層ずつ継ぎ足す形で形成される。
そして、これ以降の工程は上記第１実施形態と同様であるため、その説明を省略する。
したがって、本実施形態でも、回路部を形成する際に同時に接続端子２４が形成されるため、従来の方法に比べて効率よくチップを製造できる。また、本実施形態では、各層の配線だけでなく、層間を接続する接続プラグ４２も接続端子２４と同時に形成されるため、このプラグの形成工程を別工程とする上記第１実施形態の方法に比べて更に製造効率を高めることができる。
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記第１実施形態では、凹部Ｈ３の形成を開口部６２ａの形成後としているが、これらの工程はどちらを先に行なってもよい。同様に、凹部Ｈ４の形成工程と開口部６５ａの形成工程はどちらを先に行なってもよい。また、上記実施形態では、凹部Ｈ３（又は凹部Ｈ４）の形成工程後にエッチバックにより絶縁膜６２（又は絶縁膜６４）の一部を開口して接続孔２４１ｂ（又は接続孔２４２ｂ）を形成している。しかし、この凹部の形成工程と接続孔の形成工程とはどちらを先に行なってもよく、例えば、凹部Ｈ３又はＨ４を形成する前に、エッチバックにより絶縁膜６２又は絶縁膜６４を開口して接続孔２４１ｂ又は接続孔２４２ｂを形成することも可能である。このような凹部の形成工程と接続孔の形成工程とにより、本発明の開口工程が行なわれる。
また、上記各実施形態では、基板孔の形成を回路部における一層目の素子を形成した後としているが、この基板孔Ｈ２の形成工程は２層目形成以降でも構わない。通常、このような半導体装置は複数の回路ブロックを備えており、上記回路部の配線として、素子近傍の極めて狭い範囲の導通を図るための「ローカル配線」と、単一の回路ブロック内において信号の授受を行なう「セミグローバル配線」と、各回路ブロック間を接続するための「グローバル配線」とを備えている。これらの配線は、ローカル配線，セミグローバル配線，グローバル配線の順に基板側から積層され、又、配線幅もこの順に太くなる。
仮に、最も細いローカル配線と、径が５０μｍ以上もある接続端子とを同時に形成した場合、孔部Ｈ１，Ｈ２内に導電部材を充填する間に配線上に導電部材が厚く形成され、これをＣＭＰ（化学的機械研磨）法等を用いて研磨する工程に長時間を要することとなる。このため、接続端子の形成は、ローカル配線形成工程以降に行なうことが好ましい。つまり、孔部Ｈ１，Ｈ２の形成工程はローカル配線形成工程以降に行ない、孔部Ｈ１，Ｈ２内への導電部材の充填をセミグローバル配線又はグローバル配線の形成と同時に行なうことで、接続端子２４をより効率的に形成することが可能となる。
また、上記実施形態では電極パッド２４５の直下に接続端子を形成した例を挙げたが、パッドと接続端子とを基板上の異なる位置に形成し、これらを再配置配線により接続するようにしてもよい。この場合、強度を高めるために、再配置配線はチップの端に直線で設けることが好ましい。
次に、本発明の半導体デバイス及びこれを備えた電子機器について説明する。
図２０は、本発明の半導体デバイスの一実施形態たる回路基板の概略構成を示す斜視図である。図２０に示すように、本実施の形態の半導体デバイス１０２は、上記半導体装置１００が回路基板１０１上に搭載された構成を具備している。
回路基板１０１には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０１には例えば銅等からなる配線パターンが所望の回路となるように形成されており、それらの配線パターンと半導体装置１００の配線パターンとが機械的に接続され、又は、上述した異方性導電膜を用いて電気的な導通がとられている。
また、本実施形態の半導体装置を具備した半導体デバイスを有する電子機器として、図２１にはノート型パーソナルコンピュータ２０１が示されている。図２０に示した半導体デバイスは各電子機器の筐体内部に配置される。
また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
本発明の第１実施形態の半導体装置の概略断面図。 図１の半導体装置の一製造工程を示す断面模式図。 図２に続く、半導体装置の一製造工程を示す断面模式図。 図３に続く、半導体装置の一製造工程を示す断面模式図。 図４に続く、半導体装置の一製造工程を示す断面模式図。 図５に続く、半導体装置の一製造工程を示す断面模式図。 図６に続く、半導体装置の一製造工程を示す断面模式図。 図７に続く、半導体装置の一製造工程を示す断面模式図。 図８に続く、半導体装置の一製造工程を示す断面模式図。 図９に続く、半導体装置の一製造工程を示す断面模式図。 図１０に続く、半導体装置の一製造工程を示す断面模式図。 図１１に続く、半導体装置の一製造工程を示す断面模式図。 図１２に続く、半導体装置の一製造工程を示す断面模式図。 図１３に続く、半導体装置の一製造工程を示す断面模式図。 第２実施形態の半導体装置の一製造工程を示す断面模式図。 図１５に続く、半導体装置の一製造工程を示す断面模式図。 図１６に続く、半導体装置の一製造工程を示す断面模式図。 図１７に続く、半導体装置の一製造工程を示す断面模式図。 図１８に続く、半導体装置の一製造工程を示す断面模式図。 本発明の半導体デバイスについて概略構成を示す斜視図。 本発明の電子機器の概略構成を示す斜視図。
符号の説明
１…半導体チップ（半導体装置）、１０…半導体基板（基板）、２０…絶縁膜、２４…接続端子、２８…溝、３５…配線接続孔、４０…配線、６１〜６６…絶縁膜、１００…三次元実装型半導体装置、１０２…半導体デバイス、２０１…電子機器、２４１〜２４４…導電層、２４１ａ〜２４４ａ…接続層、２４１ｂ〜２４４ｂ…接続孔、２４５…電極パッド（電極）、Ｅ１…接続端子形成予定部、Ｈ１…開口部、Ｈ３，Ｈ４…凹部。

Claims (9)

  1. 基板上に絶縁膜を形成する絶縁膜形成工程と、
    上記絶縁膜に対し、接続端子形成予定部に対応する位置に複数の接続孔を開口し、上記接続孔の形成領域を含む領域において上記絶縁膜に凹部を形成する開口工程と、
    前記絶縁膜の、上記接続端子形成予定部とは異なる位置に配線用の溝を形成する溝形成工程と、
    上記接続孔，凹部，溝内に導電部材を充填する導電部材充填工程と、
    を備え、
    上記絶縁膜形成工程，開口工程，溝形成工程，導電部材充填工程を繰り返すことで、配線層と接続端子とを上記基板の厚み方向に順に積層形成し、
    上記開口工程では、上記複数の接続孔を、導電部材を介して下層側に隣接して配置された複数の接続孔と平面的に異なる位置に形成し、上記接続孔をこれに接続される導電部材の外周位置に沿って複数形成し、上記凹部を、下層側に隣接して配置された凹部よりも拡径に形成することを特徴とする半導体装置の製造方法。
  2. 上記溝形成工程は、上記配線層の配線と下層側の配線層の配線とを接続するための配線接続孔を形成する工程を含み、
    上記導電部材充填工程において上記接続孔，凹部，溝，配線接続孔内に導電部材を充填することを特徴とする、請求項１に記載の半導体装置の製造方法。
  3. 請求項１又は２に記載の方法により製造された複数の半導体装置を、その接続端子を介して積層する工程を備えたことを特徴とする、半導体装置の製造方法。
  4. 基板と、
    上記基板を貫通した、電極となる部分を含む接続端子と、
    を備え、
    上記接続端子は、上記基板の厚み方向に層状に配置された複数の導電層と、互いに隣接する導電層同士を複数の接続孔を介して導電接続する接続層とを有し、
    一の接続層内に配置された複数の接続孔の位置と、上記接続層に隣接する接続層内に配置された複数の接続孔の位置とは平面的に重ならないように形成され、
    上記複数の導電層は、下層側の導電層が平面視で上層側の導電層の内部に配置される態様にて層状に配置され、
    同一接続層内に配置された複数の接続孔は、これと下層側で接続される導電層の外周に沿って配置され、
    前記導電層が、下層側に隣接して配置された導電層よりも拡径に形成されたことを特徴とする半導体装置。
  5. 上記接続端子の最上層の導電層が上記電極として構成されたことを特徴とする、請求項４に記載の半導体装置。
  6. 上記接続端子はその一部が上記電極と反対側の基板面から突出して設けられたことを特徴とする、請求項４又は５に記載の半導体装置。
  7. 請求項４〜６のいずれかの項に記載の半導体装置が上記接続端子を介して複数積層されてなることを特徴とする、半導体装置。
  8. 請求項４〜７のいずれかの項に記載の半導体装置を備えたことを特徴とする、半導体デバイス。
  9. 請求項８記載の半導体デバイスを備えたことを特徴とする、電子機器。
JP2004040082A 2003-05-06 2004-02-17 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 Expired - Fee Related JP3891299B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004040082A JP3891299B2 (ja) 2003-05-06 2004-02-17 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
CNB2004100385299A CN1303659C (zh) 2003-05-06 2004-04-29 半导体装置和层叠型半导体装置及其制造方法
US10/836,200 US7061118B2 (en) 2003-05-06 2004-05-03 Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003128077 2003-05-06
JP2004040082A JP3891299B2 (ja) 2003-05-06 2004-02-17 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器

Publications (2)

Publication Number Publication Date
JP2004356617A JP2004356617A (ja) 2004-12-16
JP3891299B2 true JP3891299B2 (ja) 2007-03-14

Family

ID=33554362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004040082A Expired - Fee Related JP3891299B2 (ja) 2003-05-06 2004-02-17 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器

Country Status (3)

Country Link
US (1) US7061118B2 (ja)
JP (1) JP3891299B2 (ja)
CN (1) CN1303659C (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352139B2 (en) * 2004-02-11 2008-04-01 International Rectifier Corporation Multiple lamp ballast control circuit
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7807583B2 (en) * 2006-08-25 2010-10-05 Imec High aspect ratio via etch
EP1892757B1 (en) * 2006-08-25 2017-06-07 Imec High aspect ratio via etch
JP2010515275A (ja) * 2006-12-29 2010-05-06 キューファー アセット リミテッド． エル．エル．シー． スルーチップ接続を有するフロントエンドプロセス済ウェハ
US8134235B2 (en) * 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
US7968460B2 (en) 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
US8252659B2 (en) * 2008-12-02 2012-08-28 Imec Method for producing interconnect structures for integrated circuits
US8026608B2 (en) * 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
US9799562B2 (en) 2009-08-21 2017-10-24 Micron Technology, Inc. Vias and conductive routing layers in semiconductor substrates
US8907457B2 (en) * 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
KR101692434B1 (ko) * 2010-06-28 2017-01-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5549458B2 (ja) * 2010-07-23 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
US9059263B2 (en) * 2011-11-09 2015-06-16 QUALCOMM Incorpated Low-K dielectric protection spacer for patterning through substrate vias through a low-K wiring layer
JP5802534B2 (ja) * 2011-12-06 2015-10-28 株式会社東芝 半導体装置
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
US9865523B2 (en) * 2014-01-17 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Robust through-silicon-via structure
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
DE102014115105B4 (de) 2014-10-09 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
JP2018152412A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体装置及びその製造方法
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
CN113848615B (zh) * 2021-08-30 2023-06-09 中国电子科技集团公司第十三研究所 陶瓷封装外壳

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
JP2000031145A (ja) 1998-07-09 2000-01-28 Toshiba Corp 半導体装置の製造方法
JP3708732B2 (ja) * 1998-12-25 2005-10-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3213291B2 (ja) * 1999-06-29 2001-10-02 ソニーケミカル株式会社 多層基板及び半導体装置
JP2001044357A (ja) 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
JP2001332563A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP3951091B2 (ja) 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
TW503531B (en) * 2000-09-28 2002-09-21 Toshiba Corp Multi-layered semiconductor apparatus
JP4408006B2 (ja) * 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP4801296B2 (ja) 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same

Also Published As

Publication number Publication date
US7061118B2 (en) 2006-06-13
US20050001326A1 (en) 2005-01-06
CN1303659C (zh) 2007-03-07
JP2004356617A (ja) 2004-12-16
CN1551313A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
JP3891299B2 (ja) 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
KR101692434B1 (ko) 반도체 소자 및 그 제조 방법
JP4349278B2 (ja) 半導体装置の製造方法
JP2004311948A (ja) 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP3972846B2 (ja) 半導体装置の製造方法
US7193308B2 (en) Intermediate chip module, semiconductor device, circuit board, and electronic device
JP6548377B2 (ja) 集積回路素子及びその製造方法
JP4327644B2 (ja) 半導体装置の製造方法
JP4289146B2 (ja) 三次元実装型半導体装置の製造方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2009277719A (ja) 半導体装置及びその製造方法
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP4114660B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2004335647A (ja) 半導体装置の製造方法
JP3945493B2 (ja) 半導体装置及びその製造方法
JP4292748B2 (ja) 半導体装置の製造方法
JP4735614B2 (ja) 回路基板
JP4127095B2 (ja) 半導体装置の製造方法
JP2006041218A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP5589907B2 (ja) 半導体装置、電子デバイス及び電子デバイスの製造方法
JP2004296894A (ja) 半導体装置の製造方法
JP3909593B2 (ja) 半導体装置の製造方法
JP4033021B2 (ja) 半導体装置及びその製造方法
JP2004296895A (ja) 半導体装置、３次元実装型半導体装置の製造方法、半導体デバイス、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050111

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees