DE102014115105B4 - Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung - Google Patents

Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung Download PDF

Info

Publication number
DE102014115105B4
DE102014115105B4 DE102014115105.4A DE102014115105A DE102014115105B4 DE 102014115105 B4 DE102014115105 B4 DE 102014115105B4 DE 102014115105 A DE102014115105 A DE 102014115105A DE 102014115105 B4 DE102014115105 B4 DE 102014115105B4
Authority
DE
Germany
Prior art keywords
layer
contact pad
tsv
conductive material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014115105.4A
Other languages
English (en)
Other versions
DE102014115105A1 (de
Inventor
Hsiao Yun Lo
Yung-Chi Lin
Yang Chih Hsueh
Wen-Chih Chiou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/511,006 external-priority patent/US9673132B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014115105A1 publication Critical patent/DE102014115105A1/de
Application granted granted Critical
Publication of DE102014115105B4 publication Critical patent/DE102014115105B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitereinrichtung, die aufweist:ein Kontaktpad (528), das über einem Substrat (502) und über einer in dem Substrat (502) ausgebildeten Durchkontaktierungsstruktur (504) angeordnet ist, wobei das Kontaktpad (528) eine erste Schicht (522a) aus einem ersten leitfähigen Material undeine zweite Schicht (522b) aus einem zweiten leitfähigen Material über der ersten Schicht (522a) aufweist, wobei das erste leitfähige Material und das zweite leitfähige Material aus demselben Material bestehen, wobei das erste leitfähige Material eine erste mittlere Korngröße und das zweite leitfähige Material eine zweite mittlere Korngrö-ße, die kleiner als die erste mittlere Korngröße ist, aufweist;eine Passivierungsschicht 550 welche das Substrat (502) und das Kontaktpad (528) bedeckt, wobei die Passivierungsschicht 550 eine Öffnung (556) aufweist, welche das Kontaktpad (528) freilegt; undeinen Verbinder (560), der mit dem Kontaktpad (528) durch die Öffnung (556) hindurch verbunden ist, und wobei das Kontaktpad (528) eine Vielzahl zweiter Schichten (522b) umfasst.

Description

  • HINTERGRUND
  • Grundsätzlich ist einer der Antriebsfaktoren beim Design moderner elektronischer Geräte die Rechen- und Speicherleistung, die in einem gegebenen Volumen untergebracht werden kann. Ein für die Unterbringung von mehr Rechenleistung in einen gegebenen Raum und zur Verringerung des Abstandes zwischen verschiedenen Chips, welche ein System ausbilden, verwendetes Verfahren besteht darin, die Chips zu stapeln, mit vertikal verlaufenden Verbindungsstrukturen. Üblicherweise werden eingebettete Verbindungsstrukturen oder metallgefüllte Durchkontaktierungen in einem Substrat als Durch-Silizium-Durchkontaktierungen oder als Durch-Substrat-Durchkontaktierungen („TSVs“ = through substrate vias) bezeichnet. TSVs können dazu verwendet werden, um Chips auf gegenüberliegenden Seiten eines Substrates miteinander zu verbinden, oder um Verbindungen auf Chip-Niveau durch den Körper des Chips hindurch bereitzustellen.
  • TSVs werden ebenso dazu verwendet, um integrierte 3D-Schaltkreise zu erzeugen und weisen Vorteile gegenüber Drahtverbindungen oder anderen Verbindungstechnologien auf, da die Dichte der Durchkontaktierungen wesentlich höher und die Länge der Kontaktierungen kürzer ist. Ein 3D-Package wie ein „System in Package“, ein „Chip Stack Multi-Chip Module (MCM)“ usw. enthält zwei oder mehrere Chips (integrierte Schaltkreise), die vertikal übereinander gestapelt sind, so dass sie weniger Platz einnehmen und/oder eine größere Konnektivität aufweisen. Eine alternative Art des 3D-Package ist die „Silicon Carrier Packaging Technology“, bei der die ICs nicht gestapelt sind, wobei jedoch ein Trägersubstrat, welches TSVs enthält, dazu verwendet wird, um mehrere ICs miteinander in einem Package zu verbinden. In den meisten 3D-Packages sind die gestapelten Chips entlang ihrer Kanten miteinander verdrahtet, wobei diese Kantenverdrahtung die Länge und die Breite des Package leicht vergrößert und üblicherweise eine Interposer-Schicht zwischen den Chips erfordert. Bei manchen 3D-Packages ersetzen Durch-Silizium-Durchkontaktierungen die Kantenverdrahtung, indem vertikale Verbindungen durch den Körper des Chips erzeugt werden. Das sich ergebende Package weist keine zusätzliche Länge oder Breite auf. Da kein Interposer erforderlich ist, kann ein TSV-3D-Package ferner flacher als ein kantenverdrahtetes 3D-Package sein. Diese TSV-Technologie wird manchmal auch als TSS (Through-Silicon-Stacking oder Thru-Silicon-Stacking) bezeichnet. Ein integrierter 3D-Schaltkreis (3D-IC) ist ein einzelner integrierter Schaltkreis, welcher durch Stapeln von Siliziumwafern und/oder -chips und durch das Verbinden dieser untereinander erzeugt wird, so dass sich diese wie ein einziges Bauteil verhalten. Durch die Verwendung der TSV-Technologie können 3D-ICs einen größeren Funktionsumfang auf einer kleineren Grundfläche verpacken. Die unterschiedlichen Chips in dem Stapel können heterogen sein, z. B. indem sie eine CMOS-Logik, einen DRAM sowie III-V-Materialien in einem einzigen IC miteinander kombinieren.
  • Die Verwendung von Silizium als Interposer oder Substrat ist nicht erforderlich, obwohl sich dieser Ausdruck auf die Durchkontaktierungen bezieht, die in Silizium ausgebildet sind. Diese Interposer-Substrate bestehen üblicherweise aus Silizium, Glas oder einem anderen Nichtleiter, wobei Kupfer, Gold oder ein anderer Leiter in den Durchkontaktierungen durch den Interposer hindurch angeordnet ist.
  • Die US 2011 / 0 316 169 A1 beschreibt eine Halbleitereinrichtung mit einem Kontaktpad, das über einem Substrat bzw. über einer Substratdurchkontaktierungsstruktur angeordnet ist. Das Kontaktpad weist eine erste leitende Schicht, eine zweite leitende Schicht und eine dritte leitende Schicht auf. Die erste und die dritte leitende Schicht können aus Kupfer bestehen; die zweite leitende Schicht kann mehrschichtig sein und eine Titanschicht und eine Kupferschicht aufweisen. Die erste leitende Schicht füllt wenigstens ein Teil eines Durchkontaktierungsloches.
  • Die US 7 741 226 B2 beschreibt ein Verfahren zum Füllen eines Durchkontaktierungsloches mit einem leitenden Metall. Eine metallische Auskleidungsschicht wird auf die Seitenwände des Loches aufgebracht. Eine metallische Keimschicht wird auf der Auskleidungsschicht abgeschieden. Eine leitende Metall-Keimbildungsschicht wird auf der Keimschicht aufgebracht. Anschließend wird das Durchkontaktierungsloch mit Metall gefüllt. Die Korngröße der Keimschicht beträgt etwa 5 nm oder weniger, und die Korngröße der Keimbildungsschicht beträgt etwa 20 nm oder mehr.
  • Die US 2014 / 0 021 633 A1 beschreibt eine Durchkontaktierungsstruktur mit einer ersten Elektrodeneinheit und einer zweiten Elektrodeneinheit, wobei die erste Elektrodeneinheit das Durchkontaktierungsloch weitgehend füllt und die zweite Elektrodeneinheit in die erste Elektrodeneinheit eingesetzt ist. Die zweite Elektrodeneinheit besteht aus einem Metall mit einer kleineren mittleren Korngröße als das Metall der ersten Elektrodeneinheit.
  • In der US 2013 / 0 175 689 A1 ist ein Verfahren zum Füllen einer Durchkontaktierung zur Herstellung von Kontakten mit geringem elektrischen Widerstand.
  • Die US 5 175 125 A beschreibt eine mehrschichtige Struktur aus Aluminium zur Unterbindung der Diffusion von Silizium an einer Silizium-Aluminium Grenzfläche.
  • Die Erfindung sieht eine Halbleitereinrichtung gemäß der unabhängigen Patentansprüche vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Für ein umfassenderes Verständnis wird nunmehr Bezug auf die nachstehende Beschreibung in Verbindung mit den begleitenden Figuren genommen, bei welchen:
    • 1A eine Querschnittsansicht ist, welche die typische Abscheidung von TSV-Material auf einem Substrat veranschaulicht;
    • 1B eine Querschnittsansicht ist, welche eine typische TSV und ein Substrat nach dem Polieren veranschaulicht;
    • 1C eine Querschnittsansicht ist, welche die Oberflächendiffusion und die Kornneuausrichtung in einer typischen TSV veranschaulicht;
    • 2A eine Querschnittsansicht ist, welche ein Beispiel der Abscheidung von TSV-Material zur Vorbereitung der Ausbildung einer Sperrpadstruktur veranschaulicht;
    • 2B eine Querschnittsansicht einer TSV-Struktur ist, nach einer „Metal Only First Chemical Mechanical“-Politur;
    • 2C eine Querschnittsansicht einer TSV-Struktur mit einem Beispiel eines Sperrpads ist;
    • 2D eine Querschnittsansicht einer TSV-Struktur mit einer zweiten Abscheidung TSV-Material ist;
    • 2E eine Querschnittsansicht einer TSV-Struktur mit einem Sperrpad und nach einer zweiten Planarisierung ist;
    • 3 ein Flussdiagramm ist, welches die Schritte für die Herstellung einer TAV mit einem Sperrpad veranschaulicht;
    • 4A eine Querschnittsansicht einer TSV-Struktur mit einem alternativen Beispiel eines Sperrpads ist;
    • 4B eine Querschnittsansicht einer TSV-Struktur mit einer zweiten Abscheidung von TSV-Material auf einem alternativen Beispiel eines Sperrpads ist;
    • 4C eine Querschnittsansicht einer TSV-Struktur mit einem alternativen Beispiel eines Sperrpads und nach einer zweiten Planarisierung/Planarisation ist;
    • 5A bis 5I Querschnittsansichten von Zwischenschritten bei der Ausbildung einer Halbleitereinrichtung sind, welche eine Verbindungsstruktur aufweist, die eine Begrenzungsschicht gemäß manchen Beispielen der vorliegenden Offenbarung aufweist;
    • 6 eine vergrößerte Ansicht eines markierten Bereichs in 5D gemäß manchen Beispielen der vorliegenden Offenbarung ist;
    • 7A und 7B optische Mikroskopbilder von Draufsichten auf Kontaktpads gemäß manchen Beispielen der vorliegenden Offenbarung zeigen;
    • 8 bis 10 Querschnittsansichten einer Halbleitereinrichtung gemäß verschiedenen alternativen Beispielen der vorliegenden Offenbarung sind; und
    • 11 ein Flussdiagramm ist, welches ein Verfahren für die Ausbildung einer Halbleitereinrichtung veranschaulicht, welche eine Verbindungsstruktur aufweist, die eine Begrenzungsschicht gemäß manchen Beispielen der vorliegenden Offenbarung umfasst.
  • GENAUE BESCHREIBUNG
  • Verschiedene Beispiele werden nachstehend im Detail diskutiert.
  • Die Beispiele werden mit Bezug auf einen spezifischen Zusammenhang, nämlich die Ausbildung einer Siliziumdurchkontaktierung (TSV) beschrieben. Es können jedoch auch andere Beispiele auf andere elektrische Strukturen angewendet werden, einschließlich, jedoch nicht beschränkend auf leitfähige Verbindungen, Umverdrahtungsschichten, Ball Grid Arrays, Chipbefestigungsstrukturen oder auf jegliche anderen leitfähigen Strukturen. Während die dargestellten Prinzipien mit Bezug auf die Bereitstellung einer TSV beschrieben werden, die ein Sperrpad aufweist und die in einem Substrat angeordnet ist, welches bei der Package-Level-Verarbeitung verwendet wird, etwa beim Flip-Chip-Packaging, wird darüber hinaus der Fachmann anerkennen, dass dieselben Prinzipien in vorteilhafter Weise auch auf andere Maßstäbe angewendet werden können. Die vorgestellten Prinzipien können beispielsweise auch für das Higher-Level-Packaging, etwa für gedruckte Leiterkarten, oder für das Die-Level-Manufacturing, etwa für Durchkontaktierungen in Halbleitersubstratmaterialien als Verbindungen durch den Körper des Chips hindurch, angewendet werden, wie es für die 3D-Packages oder für integrierte 3D-Schaltkreise verwendet wird, um die Kantenverdrahtungsverbindungssysteme zu ersetzen.
  • Die vorliegenden Konzepte sind auf die Bereitstellung von eingebetteten Verbindungsstrukturen oder Durch-Silizium-Durchkontaktierungen ausgerichtet, mit einem Sperrpad, um Oberflächenverzerrungen zu verringern. Ein Sperrpad kann unter einem leitfähigen Pad in der TSV bei einer Tiefe angeordnet sein, die ausreichend ist, um die durchschnittliche Größe der metallischen Kristalle in der Oberfläche des leitfähigen Pads zu verringern und um eine glattere Oberfläche für die Anbindung der Verbindungsstrukturen zu erzeugen.
  • Mit Bezug auf 1A ist nun eine Querschnittsansicht einer typischen Abscheidung von TSV-Material auf einem Substrat 100 gezeigt. Eine TSV 104 wird ausgebildet, wenn eine Durchkontaktierung ein einem Substrat 102 ausgebildet und ein leitfähiges TSV-Material 106 auf dem Substrat 102 abgeschieden wird. Idealerweise sollte das TSV-Material 106 die Durchkontaktierung vollständig auffüllen. Leerstellen oder andere physikalische Fehlstellen bei der Auffüllung der Durchkontaktierung mit dem TSV-Material 106 können die Leitfähigkeitseigenschaften der TSV 104 beeinflussen. Beim Abscheiden individueller Schichten TSV-Materials 106 wird es bevorzugt, dass das TSV-Material sowohl die Länge als auch die Breite der Durchkontaktierung füllt.
  • Eine TSV 104 weist üblicherweise einen Durchmesser zwischen 1 und 20 Mikrometer auf. Eine TSV 104 kann jedoch auch irgendeinen Durchmesser mit einer anderen geeigneten Größe aufweisen. TSVs 104 sind darauf ausgelegt, eine bestimmte Stromtragfähigkeit aufzuweisen und müssen daher einen geeigneten Minimaldurchmesser aufweisen, der auf Grundlage der Höhe der TSV 104 (und ergänzend auf Grundlage der Dicke des Substrats 102), des Widerstandes des TSV-Materials 106 sowie auf Grundlage des erforderlichen Stromflusses bestimmt wird. Darüber hinaus ist der Maximaldurchmesser einer TSV 104 lediglich praktisch begrenzt durch die erforderliche Dichte von TSVs 104.
  • Das TSV-Material 106 kann aus einer Vielfalt leitfähiger Materialien bestehen. Der Fachmann wird erkennen, dass Kupfer (Cu) ein üblicherweise verwendetes TSV-Material 106 sein kann, welches aufgrund seiner geringen Kosten vorteilhaft ist. Alternativ können Gold (Au), Palladium (Pd), Nickel (Ni), eine Gold-Nickel-Legierung (AuNi), Titan (Ti), Aluminium (Al) oder irgendein anderes hinreichend leitfähiges Material ebenso in vorteilhafter Weise als TSV-Material 106 verwendet werden.
  • Eine von metallischem TSV-Material 106 dargestellte Eigenschaft ist eine metallische Kornstruktur. Jedes Metallstück ist aus einer großen Anzahl von Kristallkörnern aufgebaut, welche Bereiche darstellen, welche eine regelmäßige Packungsstruktur der metallischen Atome aufweisen. An den Korngrenzen weisen die Atome Fehlausrichtungen auf, wodurch Unregelmäßigkeiten erzeugt werden, die auch als Versetzungen bezeichnet werden. Bei der metallurgischen Verarbeitung, etwa beim Legieren, Kaltformen, Härten und Tempern kann die Anordnung und die Größe der metallischen Körner verändert werden. Das Kaltverformen richtet beispielsweise die größeren Kornstrukturen auf, wodurch ein Metall härter und spröder wird, während beim Härten Hitze verwendet wird, gefolgt von langsamem Abkühlen, um das Metall durch das Wachstum größerer Kornstrukturen weicher zu machen.
  • Kupfer (Cu), Aluminium (A1), Silber (Ag) und Gold (Au) bilden metallische Kristallstrukturen mit einem flächenzentrierten kubischen Gitter, was in kubischen, oktaedrischen, dodekaedrischen und verwandten Kristallstrukturen resultiert. Im Gegensatz dazu bilden Titan (Ti), Zink (Zn) und Kadmium (Cd) hexagonale Kristallgitter, während Wolfram (W) und Molybdän (Mo) kubisch-raumzentrierte Kristallgitter ausbilden. Während einige Metalle denselben Gittertyp ausbilden, sollte festgehalten werden, dass sich die Abstände der Gitter unterscheiden können, wodurch Kristallstrukturunterbrechungen an den Grenzflächen erzeugt werden können, wenn zwei Metalle aufeinander abgeschieden werden. Daher kann der Metalltyp das Kristallgitter vorgeben, wodurch wiederum die durchschnittliche Größe und die Form der metallischen Kornstruktur in einer TSV 104 vorgegeben werden können. Jegliches „Seeding“ oder die Beeinflussung der Metallgrenzstrukturen durch bereits vorhandene Chemie kann ebenso die durchschnittliche Korngröße eines Metalls in einer TSV 104 beeinflussen.
  • Das TSV-Material 106 kann auf irgendeine geeignete Weise abgeschieden werden, einschließlich, jedoch nicht begrenzt auf Elektroplattieren, Immersion, chemische Dampfabscheidung, Sputterdeposition, plasmaverstärkte chemische Dampfabscheidung oder dergleichen. Die Abscheidetechnologie kann jedoch die Ausbildung und die physikalischen Eigenschaften der Korngrenzen in dem TSV-Material 106 vorgeben. Die Größe und die Geometrie der Durchkontaktierung können ebenso die Größe und die physikalischen Eigenschaften der Kristallkörner beeinflussen, die sich in dem TSV-Material entwickeln. Beispielsweise kann eine Durchkontaktierung mit geringem Durchmesser durchschnittlich kleinere Kornstrukturen als eine breitere Durchkontaktierung aufweisen.
  • Das Elektroplattieren von Kupfer (Cu) ist ein kostengünstiges Verfahren für die Abscheidung eines kostengünstigen Materials zur Ausbildung einer TSV 104. Bei einem derartigen Prozess kann das TSV-Material 106 in einer TSV 104 und auf der Oberfläche eines Targetsubstrat 102 gleichzeitig abgeschieden werden, wie es dargestellt ist. Bei der Abscheidung des TSV-Materials 106 bis über die Oberfläche des Substrates 102 hinaus stehen eine oder mehrere Kornstrukturen hervor, oder sie erstrecken sich über die obere Targetoberfläche des Substrates 102 hinaus.
  • Nunmehr mit Bezug auf 1B ist eine Querschnittsansicht einer TSV und eines Substrates nach dem Polieren 120 dargestellt. In dem Fall, dass TSV-Material 106 auf dem Substrat und in der Durchkontaktierung abgeschieden wird, kann das TSV-Material 106 abgeschliffen oder poliert werden, so dass das polierte TSV-Material 122 in der TSV 104 und dem Substrat eine flache, gleichmäßige Oberfläche ausbildet. Dies kann mit Hilfe von mechanischem oder chemisch-mechanischem Polieren erreicht werden. Es muss jedoch ein Gesichtspunkt beim Polieren von Metallen mit großen Kornstrukturen berücksichtigt werden, nämlich dass die individuellen Kristallkörner an der Polierfläche abscheren oder verdichtet und/oder in der kristallinen Metallmatrix umorientiert werden können. Das hervorstehende Korn 124 wird in das polierte TSV-Material 106 umgeordnet und ist ebenso als abgeschert dargestellt, wo die reguläre Kornstruktur unterbrochen worden ist.
  • 1C ist eine Querschnittsansicht einer TSV 104, welche Oberflächendiffusion und Kornumorientierung 140 erfahren hat. Während der Verarbeitung des Halbleitermaterials, einschließlich des Halbleitersubstrates, welches die TSVs 104 aufweist, werden die Substrate 102 mehrfach auf Temperaturen erhitzt, welche die metallische Struktur der TSV 104 beeinflussen. Beispielsweise kann ein Halbleiter nach der Dotierung erhitzt werden, um die abgeschiedenen Dotierungssubstanzen einzutreiben. Darüber hinaus ist das Heilen eines Halbleiterwafers gängige Praxis, wobei ein Wafer oder ein anderes Substrat erhitzt und langsam abgekühlt wird, um Verspannungen in dem Halbleitersubstrat zu lösen und dieses aufzuweichen.
  • Die Oberflächenendbearbeitung des TSV-Materials 106, um die Oberfläche der TSV 104 zu glätten und um sie mit der Substrattargetoberfläche 102 einzuebnen, erzeugt Verspannungen in den metallischen Kornstrukturen, insbesondere an der Oberfläche. Das Aufheizen des Substrates 102 und der TSV 104 während der Verarbeitung erlaubt es, dass die metallische Kornstruktur beweglicher wird, wodurch Verspannungen in der metallischen Kornstruktur gelöst werden. Die Kornstrukturen 142 sind in der Lage, sich in einer Position zu bewegen und Strukturen einzunehmen, wobei eine geringere Energie benötigt wird, um die neue Position oder Struktur beizubehalten. Beispielsweise kann es passieren, dass ein Anteil der hervorstehenden Kornstruktur 142 über die Ebene der Oberfläche des Substrates 102 und der Oberfläche der polierten TSV 122 aufgrund der Mobilität durch die Wärmebehandlung der Struktur emporgestiegen ist. Dies kann eine Kornstruktur 142 sein, welche während des Polierprozesses umgeordnet worden ist, in Verbindung mit der Hitze bei der Weiterverarbeitung, welche es dem Korn ermöglicht, sich energetisch niedriger anzuordnen. Alternativ kann die Kornstruktur 142 zerschnitten worden sein, geglättet oder anderweitig entfernt. In einem derartigen Fall kann eine Wärmebehandlung es ermöglichen, dass sich die Kornstruktur neu ausbildet, was zu einer hervorstehenden Kornstruktur 142 führen kann.
  • Die Oberseite einer polierten TSV-Oberfläche 122 kann als ein Pad für die Befestigung von Drahtverbindungen, anderen Metallbefestigungspads, Lotpads, Lotkugeln, Umverdrahtungsschichten oder anderen leitfähigen Schnittstellen verwendet werden. Für eine Drahtverbindung, eine Lotkugel oder eine andere Metall-zu-Metall-Verbindung für die effektive Anbindung sollte eine polierte TSV-Oberfläche 122 idealerweise so glatt wie möglich sein. Grundsätzlich ist die Verbindung je besser, desto glatter die Targetoberfläche ist. Während bei der polierten TSV-Oberfläche 122 kleinste Strukturen wünschenswert sind, besteht eine gewisse Toleranz für Oberflächenunregelmäßigkeiten oder Topografieschwankungen, wobei die Größe derartiger Topografieschwankungen abhängig von der Größe der Elemente in dem Bauteil ist. Beispielsweise sind für Bauteile, die mit 20 Nanometer-Herstellungsprozessen ausgebildet sind, Oberflächenstrukturen oder Topografieschwankungen tolerierbar, die geringer als ungefähr 10 nm (100 Angström) sind, während in Bauteilen, die mit 45 Nanometer-Herstellungsprozessen ausgebildet sind, Oberflächenstrukturen oder Topografieschwankungen tolerierbar sind, die geringer als ungefähr 50 nm (500 Angström) sind.
  • Das Bereitstellen der glattestmöglichen TSV-Oberfläche ermöglicht eine höhere Effektivität bei der Package-Herstellung, wenn die elektrischen Leiter auf einer TSV-Oberfläche montiert werden. Die beschriebenen Prinzipien sind auf die Bereitstellung einer TSV-Struktur mit kleineren Kornstrukturen gerichtet, welche eine geringere Oberflächenverzerrung auf der TSV verursachen. Insbesondere kann bei besonders nützlichen Beispielen ein Sperrpad unterhalb der Oberfläche der TSV abgeschieden werden, um die Ausbildung von großen Kornstrukturen an der Oberfläche der TSV zu vermeiden.
  • Mit Bezug auf 2A ist nunmehr eine Querschnittsansicht eines TSV-Materials 106 gezeigt, das auf einem Substrat 102 zur Vorbereitung der Ausbildung einer SperrpadStruktur 200 abgeschieden ist. Bei besonders vorteilhaften Beispielen kann Kupfer (Cu) auf der Zieloberfläche des Substrates 102 mit Hilfe von chemischer Dampfabscheidung abgeschieden werden. Es können jedoch auch jegliche andere leitfähige Materialien vorteilhaft für eine TSV 104 verwendet werden, etwa, jedoch nicht ausschließlich, Gold (Au), Nickel (Ni), eine Nickel-Gold-Legierung (NiAu), Titan (Ti), Aluminium (Al), Molybdän (Mo), Tantal (Ta), Wolfram (W) oder dergleichen. Genauso kann jede geeignete Abscheidetechnologie verwendet werden, um ein leitfähiges Material für die TSV 104 abzuscheiden, einschließlich, jedoch nicht beschränkt auf chemische Dampfabscheidung (CVD), molekulare Strahlepitaxie (MBE), Sputterdeposition, Elektroplattierung oder dergleichen. Das TSV-Material 106 wird bis auf eine Höhe zurückgenommen, die niedriger als die Höhe der Durchkontaktierung liegt, um ein Boden-TSV-Pad auszubilden.
  • Die 2B veranschaulicht eine Querschnittsansicht einer TSV-Struktur 104 nach einer ersten, ausschließlich metallischen Politur 220. Bei bevorzugten Beispielen reduziert die erste Politur die Oberfläche des TSV-Materials 222 bis unterhalb der Oberfläche des Substrates 102. Hierbei ist es die Aufgabe der ausschließlich metallischen Politur, das TSV-Material 106 zu entfernen, ohne dabei das Substrat 102 zu beeinträchtigen. Eine derartige ausschließlich metallische Politur erzeugt vorzugsweise eine flache und ebene Oberfläche in dem TSV-Material 222, so dass nachfolgende Schichten eine gleichmäßige Dicke in Bezug auf die Substratoberfläche 102 aufweisen. Während die Metallentfernung als eine Politur betrachtet wird, ist keine darüber hinausgehende physikalische Abrasion erforderlich. Eine chemische Politur, wie etwa, jedoch nicht beschränkt auf, Salpetersäure oder Eisen (III)-Chlorid-Säure können in vorteilhafter Weise angewendet werden. Alternativ kann auch ein gut bekannter Nebeneffekt des Standard-CMP-Prozesses angewendet werden, nämlich das Kümpeln von Kupfer. Während des CMP-Prozesses kann das Kupfer schneller entfernt werden als die beständigere Substratoberfläche, was dazu führt, dass die bearbeitete Kupferoberfläche niedriger als die Substratoberfläche liegt.
  • Die 2C veranschaulicht eine Querschnittsansicht einer TSV-Struktur mit einem Sperrpad 242. Ein Sperrpad 242 kann aus einem leitfähigen Material ausgebildet werden, etwa aus einem Metall oder aus jeglichem anderen Material, welches einen Widerstand aufweist, der eine hinreichende elektrische Leitfähigkeit ermöglicht. Darüber hinaus kann ein Material vorteilhaft sein, welches eine Kristall- oder Kornstruktur aufweist, welche sich deutlich genug von der des TSV-Materials 222 unterscheidet, um zu vermeiden, dass das Sperrpad als eine Saatschicht für das Kristallwachstum dient. Beispielsweise kann bei der Verwendung von Kupfer (Cu) als TSV-Material 222 vorteilhafterweise ein Sperrpad 242 aus Tantal (Ta), Kobalt (Co), Titan (Ti), Nickel (Ni) oder dergleichen angewendet werden. Jedes dieser Metalle ist vergleichsweise preiswert und kann unter Verwendung von chemischer Dampfabscheidung abgeschieden werden, wobei es in Bezug auf das Kupfer des TSV-Materials 222 eine hinreichende Adhäsion aufweist und darüber hinaus einen hinreichend niedrigen elektrischen Widerstand aufweist. Während die zuvor beschriebenen Materialien für das Sperrpad 242 in einem oder mehreren Beispielen verwendet werden können, wird der Fachmann ohne weiteres anerkennen, dass auch andere geeignete Materialien als ein Sperrpad 242 verwendet werden können.
  • Ein Sperrpad 242 kann mit einer Dicke abgeschieden werden, welche geeignet ist, um das Boden-TSV-Pad 222 davon abzuhalten, das Kristallwachstum eines Deckabschnitts der TSV zu beeinflussen. Darüber hinaus sollte jedoch das Sperrpad 242 auch als eine ausreichend dünne Schicht abgeschieden werden, um die Ausbildung großer Körner in dem Sperrpad 242 selbst zu vermeiden. Die Dicke des Sperrpads 242 sollte daher von hinreichender Dünnheit und danach ausgewählt sein, dass die Topografieschwankungen der Sperrpadoberfläche nicht größer als vorbestimmt sind. Bei einem besonders vorteilhaften Beispiel beträgt die Dicke des Sperrpads 242 weniger als ungefähr 5 Mikrometer.
  • Das Sperrpad kann darüber hinaus mit Hilfe eines bereits bekannten oder noch unbekannten Abscheideverfahrens abgeschieden werden. Beispielsweise kann der Durchkontaktierungsbereich der TSV 104 maskiert werden, so dass ein CVD-Prozess Sperrpadmaterial 242 nur in der TSV 104 aufbringt. Die Maskierung kann die Vermeidung eines Sperrpadpolierschrittes 242 vermeiden. Es kann jedoch ein allgemeiner Metallabscheidungsprozess verwendet werden, gefolgt von der Entfernung des Sperrpadmaterials 242 von der Oberfläche des Substrates 102. Beispielsweise kann das Sperrpad 242 mit Hilfe von Elektroplattierung abgeschieden werden und jegliches Sperrpadmaterial 242 kann von der Oberfläche des Substrates 102 mit Hilfe eines CMP-Prozesses entfernt werden. Alternativ kann ein Plasmadampfabscheidungsprozess verwendet werden. Der Fachmann wird anerkennen, dass die verschiedenen Dampfabscheidungsprozesse zu einem Sperrpad 242 führen können, dessen Material auf den Seitenwänden der TSV 104 abgeschieden ist. Derartige Seitenwandabscheidungen werden vorzugsweise im Vergleich zum Querschnitt der TSV 104 sowie der Oberseite des TSV-Pads 282 (siehe 2E) dünn genug sein, dass die Abscheidungen nicht die Anhaftung von auf der Oberseite des TSV-Pads 282 befestigten Elementen beeinflussen.
  • Die 2D veranschaulicht eine Querschnittsansicht 260 einer TSV-Struktur mit einer zweiten Abscheidung von TSV-Material 262. Die zweite Abscheidung von TSV-Material 262 wird die Oberseite des TSV-Pads 282, welche vorteilhafterweise dünn genug sein wird, um die Ausbildung von Kristallkornstrukturen zu vermeiden, die groß genug sind, um Oberflächentopografieprobleme zu verursachen. Bei besonders vorteilhaften Beispielen verringert eine Dicke des oberen TSV-Pads 282 von weniger als 6 Mikrometer die Oberflächentopografiestrukturen derart, dass sie innerhalb tolerierbarer Bereiche liegen, wobei besonders vorteilhafte Beispiele eine Dicke des oberen TSV-Pads aufweisen, die zwischen 1 und 3 Mikrometer liegt. Der Fachmann wird anerkennen, dass die Dicke des oberen TSV-Pads 282 die maximalen Topografieschwankungen vorgeben wird, und dass eine bestimmte Dicke des oberen TSV-Pads 282 mit einer bestimmten maximalen Topografieschwankung verbunden sein wird, oder zu einer solchen führt. Beispielsweise kann abhängig von dem Material des oberen TSV-Pads 181 ein oberes TSV-Pad 282 mit einer Dicke von 6 Mikrometer zu Oberflächentopografieschwankungen von ungefähr 50 nm (500 Angström) oder weniger nach einer Wärmebehandlung führen.
  • Die 2E veranschaulicht eine Querschnittsansicht 280 einer TSV-Struktur 104 mit einem Sperrpad nach einer zweiten Planarisation. Bei einem Beispiel kann die Abscheidung des zweiten TSV-Materials 242 mit Hilfe eines CVD-Prozesses erfolgen, wobei das TSV-Material auf dem Substrat 102 als auch in der TSV 104 abgeschieden wird. Das Polieren der zweiten TSV-Abscheidung 262 zur Ausbildung des oberen TSV-Pads 282 kann in vorteilhafter Weise jegliches überschüssiges TSV-Material von dem Substrat und von der Oberfläche des oberen TSV-Pads 282 entfernen und die Oberfläche des oberen TSV-Pads 282 glätten, um sie mit der Targetoberfläche des Substrats 102 einzuebnen.
  • Die 4A veranschaulicht eine Querschnittsansicht eines alternativen Beispiels 400 eines Sperrpads. Bei diesem Beispiel können ein Substrat 102 und eine TSV 104, wie in den 2A und 2B gezeigt ist, gefüllt und vorbereitet werden, und das Material des Sperrpads 402 kann ohne exakte Maskierung aufgebracht werden. Eine derartige Abscheidung kann dazu führen, dass das Material des Sperrpads 402 über das Substrat 102 hinweg abgeschieden wird, oder dass das Material des Sperrpads 402 innerhalb der Durchkontaktierung 104 über dem TSV-Material 222 und ebenso auf den Seitenwänden der Durchkontaktierung 104 abgeschieden wird, wodurch es Seitenwände 404 des Sperrpads ausbildet. Die Abscheidung des Sperrpadmaterials 402 kann mit Hilfe irgendeines geeigneten Prozesses erfolgen, einschließlich, jedoch nicht beschränkt auf Sputterdeposition, CVD, PECVD, Elektroplattierung oder dergleichen. Der Fachmann wird anerkennen, dass das Vorliegen von Sperrpadseitenwänden 404 die Leistungsfähigkeit eines oberen TSV-Pads 282 nicht wesentlich beeinflusst.
  • Die 4B und 4C veranschaulichen Querschnittsansichten einer TSV, welche ein alternatives Beispiel eines Sperrpads 402 aufweist, bei dem die zweite Metallplattierung 262 aufgebracht und planarisiert wird, um die Sperrpad-TSV 440 auszubilden. Eine zweite Metallplattierungsstruktur 462 kann unmittelbar auf das Sperrpadmaterial 402 aufgebracht werden und kann bei manchen Beispielen Vorteile aus einer Maskierung ziehen, die für die Abscheidung des Sperrpadmaterials 402 verwendet wird. Der Abscheidungsprozess der zweiten Metallstruktur 262 kann ebenso unter Verwendung eines vorteilhaften Abscheideverfahrens durchgeführt werden.
  • Sowohl die zweite Metallplattierungsstruktur 262 als auch das Material des Sperrpads 402 können vorteilhafterweise gleichzeitig oder in mehreren Schritten planarisiert werden. Beispielsweise können die zweite Metallplattierungsstruktur 262 und das Material des Sperrpads 402 auf das Niveau des Substrates 102 mit Hilfe chemisch-mechanischer Politur abgesenkt werden, was zu einem oberen TSV-Pad 282 führt, das von dem Großteil des TSV-Materials 222 über ein Sperrpad 402 und die Sperrpadseitenwände 404 getrennt ist.
  • Die 3 ist ein Flussdiagramm 300, welches die Schritte für die Herstellung einer TSV mit einem Sperrpad veranschaulicht. Zunächst wird ein existierendes Substrat für die Herstellung einer TSV 104 bereitgestellt, einschließlich der Ausbildung eines Durchkontaktierungslochs in dem Substrat 102 im Schritt 302. Das Durchkontaktierungsloch kann gebohrt, gefräst, chemisch geätzt oder mit Hilfe irgendeines anderen Verfahrens hergestellt werden. Darüber hinaus können zu diesem Zeitpunkt andere Bearbeitungsschritte des Substrates 102 durchgeführt werden, einschließlich, jedoch nicht beschränkt auf das Härten des Substrats 102, das Polieren, das Reinigen, das Dotieren, das Schleifen der Rückseite oder dergleichen. Die initiale Metallplattierungsausbildung des unteren TSV-Pads 222 in dem Schritt 304 wird abgeschieden, nachdem in dem Substrat 102 ein oder mehrere Durchkontaktierungslöcher erzeugt worden sind. Wie bereits diskutiert, kann der erste Metallplattierungsschritt CVD, Elektroplattierung oder irgendein anderes geeignetes Abscheidungsverfahren umfassen. Darüber hinaus können die TSV 104 und das Substrat 102 vor der Abscheidung maskiert werden, um zu vermeiden, dass überschüssiges TSV-Material 106 an ungeeigneten Stellen abgeschieden wird.
  • In dem Schritt 306 wird das untere TSV-Pad 222 poliert, geätzt oder auf andere Art und Weise reduziert, beispielsweise mit Hilfe von chemisch-mechanischer Politur (CMP). Der Fachmann wird anerkennen, dass bei einer bevorzugt maximalen Dicke des oberen TSV-Pads 282 von 5 Mikrometern die bevorzugte maximale Dicke des Sperrpads 242 ungefähr 1 Mikrometer beträgt, wobei die Oberfläche des unteren TSV-Pads 222 bei einem bevorzugten Beispiel bis unterhalb der Oberfläche des Substrates 102 um weniger als die Dicke des oberen TSV-Pads und des Sperrpads, oder um weniger als 6 Mikrometer reduziert wird. Vorzugsweise wird der Boden des TSV-Pads 222 um 0,1 bis 3 Mikrometer unterhalb der Oberfläche des Substrates reduziert, um das bevorzugte Sperrpad 242 und die Dicke des oberen TSV-Pads 282 aufzunehmen. Da die Reduzierung des Bodenpads 222 bis unterhalb der Targetoberfläche des Substrates 102 einen Freiraum für das Sperrpad 242 und das obere TSV-Pad 282 erzeugt, kann die finale Dicke des oberen TSV-Pads 282 über den Abstand, um den das Boden-TSV-Pad 222 reduziert wird, gesteuert werden, in Verbindung mit der Dicke des Sperrpads 242. Eine Sperrschicht 242 wird auf dem Bodenpad 222 in dem Schritt 310 abgeschieden. Die Sperrschicht 242 kann als eine Sperre dienen, welche die Ausbildung von großen Körnern in dem nachfolgend ausgebildeten TSV-Pad 282 vermeidet.
  • Eine zweite Metallplattierungsstruktur 262 kann in dem Schritt 310 abgeschieden werden, um das obere TSV-Pad 282 auszubilden, und sie kann in dem Schritt 312 abgeflacht oder poliert werden. Jeder geeignete Abscheidungsprozess kann für diesen Abscheidungsschritt verwendet werden und dieser Prozess muss nicht derselbe wie für die Abscheidung des Sperrpads 242 oder des Boden-TSV-Pads 222 sein.
  • Bei einem alternativen Beispiel kann das Sperrpad 242 das finale Pad sein, das auf der TSV 104 angebracht wird, und der Schritt 310 kann dann entfallen. Bei manchen Beispielenkann das Sperrpad 242 auf einem TSV-Bodenpad 222 abgeschieden und daraufhin reduziert werden, auf ein Niveau, bei dem die bevorzugte Dicke des Sperrpads 242 an der Oberfläche des Substrates 102 erreicht wird. Daraufhin kann eine vollständige Politur des Sperrpads 242 selbst durchgeführt werden, um das Sperrpad 242 für die Anbringung von Verbindungsstrukturen wie Drähten oder dergleichen einzuebnen.
  • Bei besonders nützlichen Beispielen kann das finale, obere Pad, entweder das obere TSV-Pad 282 oder das Sperrpad 242, auf das Niveau des Substrates 102 eingeebnet werden. Es können darüber hinaus zusätzliche TSV-Oberflächenbehandlungsschritte durchgeführt werden, bevor Verbindungsstrukturen befestigt werden. Beispielsweise kann eine Antioxidationsbeschicht, etwa ein organisches Lötfähigkeitsschutzmittel oder eine Palladiumplattierung auf ein Kupfer-TSV-Pad aufgebracht werden, um Kupferoxidation zu vermeiden. Darüber hinaus kann anstelle oder zusätzlich zu irgendeiner Art Oberflächenbeschichtung eine Lotkugel, eine Lotpaste oder ein Lötflussmittel aufgebracht werden.
  • Zusätzlich zu der Bereitstellung der TSV-Struktur mit der glattestmöglichen Oberfläche, wie zuvor beschrieben, wird darüber hinaus die Bereitstellung einer Verbindungsstruktur mit hoher Durchflussrate bei zugleich möglichst glatter Oberfläche ebenso in der Halbleiterindustrie benötigt. Bei manchen Beispielen wird die Verbindungsstruktur über dem integrierten Schaltkreischip ausgebildet. Die Verbindungsstruktur kann leitfähige Elemente umfassen, etwa leitfähige Leitungen, Durchkontaktierungen sowie Kontaktpads, welche innerhalb oder über Dielektrika ausgebildet sind. Die Verbindungsstruktur kann auf einer Vorderseite und/oder einer Rückseite für die Verwendung als eine Front-End-Verbindungsstruktur oder als eine Back-End-Verbindungsstruktur angeordnet werden. Beispielsweise bedeutet der Ausdruck „Front-Side“ eine Seite nahe einer aktiven Oberfläche eines Substrates, und der Ausdruck „Back-Side“ bedeutet eine andere Seite nahe einer nicht aktiven Oberfläche des Substrates. Obwohl „Front-Side“ und „End-Side“ vorliegend benutzt werden, werden diese lediglich der Einfachheit halber und für die einfache Bezugnahme verwendet.
  • Wie auch das TSV-Material bestehen die leitfähigen Elemente der Verbindungsstruktur aus metallischen Materialien, und metallische Kornstrukturen liegen ebenso in den leitfähigen Elementen vor. Jedes Stück Metall besteht aus einer großen Anzahl Kristallkörnern, welche regelmäßige Bereiche in der Packungsstruktur der metallischen Atome darstellen. An den Korngrenzen kommt es zu Fehlausrichtungen zwischen den Atomen, wodurch Unregelmäßigkeiten entstehen, die als Fehlanpassungen bekannt sind. Die metallischen Kornstrukturen können hervorstehen oder sich über eine Targetoberfläche hervor erstrecken und führen zu Oberflächenunregelmäßigkeiten. Es bestehen gewisse Toleranzen für diese Topografieschwankungen, wobei die Größe derartiger Topografieschwankungen von der Größe der Elemente in dem Bauteil abhängen. Beispielsweise können bei Bauteilen, die im 20-Nanometer-Herstellungsprozess erzeugt werden, Oberflächenstrukturen oder Topografieschwankungen tolerierbar sein, die weniger als 10 nm (100 Angström) betragen, während in Bauteilen, die im 45-Nanometer-Herstellungsprozess erzeugt werden, Oberflächenelemente oder Topografieschwankungen von weniger als ungefähr 50 nm (500 Angström) tolerierbar sein können. Das Problem mit den Oberflächenunregelmäßigkeiten kann sich jedoch verschlechtern, wenn sich die Größe der metallischen Kornstrukturen erhöht, und die metallischen Kornstrukturen der leitfähigen Elemente können zu größeren metallischen Kornstrukturen nach einer thermischen Behandlung oder sogar dann, wenn sie lediglich Zimmertemperatur ausgesetzt sind, anwachsen. Eine Passivierungsschicht (etwa ein Zwischenschichtdielektrikum oder eine Post-Passivierungsschicht), welche auf den leitfähigen Elementen angeordnet ist, hätte unbefriedigende Eigenschaften aufgrund des Größenwachstums der metallischen Kornstrukturen. Bei manchen Beispielen führen die unerwünschten Eigenschaften der dielektrischen Schicht und der leitfähigen Elemente zur Stromleckage, zum Kurzschluss und zur Oxidation der leitfähigen Elemente.
  • Die 5A bis 5I veranschaulichen Querschnittsansichten von Zwischenschritten bei der Ausbildung eines Halbleiterbauteils 500, welches eine Verbindungsstruktur aufweist, die eine Begrenzungsschicht gemäß manchen Beispielen der vorliegenden Offenbarung aufweist. Es sollte verstanden werden, dass die Verbindungsstruktur gemäß den 5A bis 5I zur Veranschaulichung dargestellt ist, wobei die Verbindungsstruktur jedoch auf verschiedene Substrate (z. B. ein Bauteilsubstrat oder ein Interposersubstrat), auf Halbleiterbauteile und Packagestrukturen angewendet werden kann. Darüber hinaus ist zum Zwecke der Klarheit sowie der Veranschaulichung lediglich ein oberer Abschnitt der Verbindungsstruktur gezeigt, obwohl die Verbindungsstruktur eine Vielzahl leitfähiger und dielektrischer Elemente aufweisen kann.
  • Nunmehr mit Bezug auf 5A ist ein Querschnittsdiagramm eines Halbleiterbauteils 500 gemäß manchen Beispielen der vorliegenden Offenbarung gezeigt. Bei manchen Beispielen umfasst das Halbleiterbauteil 500 eine TSV-Struktur 504, die in das Substrat 502 eingebettet ist. Die TSV-Struktur 504 umfasst ein TSV-Material 522 (siehe 5D), das in einem Durchkontaktierungsloch innerhalb des Substrates 502 abgeschieden ist. Das Substrat 502 kann ein Bauteilsubstrat oder Interposersubstrat sein. Bei besonderen Beispielen ist das TSV-Material 522 Kupfer (Cu). Es kann jedoch auch jedes andere leitfähige Material in vorteilhafter Weise verwendet werden, um das TSV-Material 522 für die TSV-Struktur 504 abzuscheiden, einschließlich, jedoch nicht beschränkt auf Gold (Au), Nickel (Ni), eine Nickel-Gold-Legierung (NiAu), Titan (Ti), Aluminium (Al), Molybdän (Mo), Tantal (Ta), Wolfram (W) oder dergleichen. Jede geeignete Abscheidungstechnologie kann für die Abscheidung des TSV-Materials 522 der TSV-Struktur 504 verwendet werden, einschließlich, jedoch nicht beschränkt auf chemische Dampfabscheidung (CVD), molekulare Strahlepitaxie (MBE), Sputterdeposition, Elektroplattierung oder dergleichen. Bei manchen Beispielen weist die TSV-Struktur 504 einen hervorstehenden Anteil auf, welcher auf der Oberfläche 506 des Substrates 502 für die einfache Ausbildung eines Kontaktpads hervorsteht (siehe z. B. das Kontaktpad 528 in 5E). Bei manchen Beispielen umfasst die TSV-Struktur 506 keinen hervorstehenden Anteil, jedoch eine Oberseite, welche mit der Oberfläche 506 des Substrates 502 (nicht dargestellt) in einer Ebene liegt. Bei manchen ist die Oberfläche 506 eine nicht aktive Oberfläche gegenüber einer aktiven Oberfläche 508 des Substrates 502.
  • Bei manchen Beispielen umfasst die TSV-Struktur 504 ein Sperrschichtpad (nicht dargestellt), welches nahe ihrer Oberfläche ausgebildet ist. Das Sperrpad kann aus Tantal, Kobalt, Titan, Nickel oder dergleichen bestehen, und es weist Kornstrukturen auf, die sich ausreichend von dem TSV-Material 522 unterscheiden, um zu vermeiden, dass das Sperrpad als Saatschicht für das Kristallwachstum dient. Bei manchen Beispielen, bei denen ein raues Oberflächenprofil der TSV-Struktur 504 toleriert wird, wird das Sperrschichtpad weggelassen.
  • Eine Passivierungsschicht 510 wird über der Oberfläche 506 des Substrates 502 ausgebildet, wobei eine Oberseite der TSV-Struktur 504 freigehalten wird. Die Passivierungsschicht 510 kann Spin-On-Glas (SOG), Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Polyimid (PI), Polybenzooxazol (PBO) oder dergleichen oder mehrere Schichten dieser umfassen. Bei manchen Beispielen wird die Passivierungsschicht 510 über der Oberfläche 506 des Substrates 502 abgeschieden und ein Planarisierungsschritt wird daraufhin auf die Passivierungsschicht 510 angewendet, um einen Anteil der Passivierungsschicht 510 zu entfernen, der über der TSV-Struktur 504 liegt. Die Passivierungsschicht 510 wird mit Hilfe von Spin-Coating, chemischer Dampfabscheidung (CVD), plasmaverstärkter chemischer Dampfabscheidung (CVD), oder mit Hilfe von atomarer Schichtabscheidung (ALD) bei manchen Beispielen abgeschieden. Der Planarisierungsschritt umfasst beispielsweise das chemischmechanische Polieren (CMP).
  • Mit Bezug auf 5B wird eine Saatschicht 512 über der Oberfläche 506 des Substrates 502 abgeschieden. Die Saatschicht 512 umfasst ein Saatmaterial für einen nachfolgenden Plattierungsprozess. Die Saatschicht 512 umfasst beispielsweise ein Metall wie Kupfer, Titan oder Kupferlegierung, andere Metalle oder Legierungskombinationen, oder mehrere Schichten dieser. Bei manchen Beispielen weist die Saatschicht 512 beispielsweise eine Dicke von ungefähr 50 nm (500 Angström) bis ungefähr 500 nm (5000 Angström) auf. Alternativ kann die Saatschicht andere Materialien und Abmessungen aufweisen. Die Saatschicht 512 wird beispielsweise mit Hilfe von physikalischer Dampfabscheidung (PVD) oder mit Hilfe eines anderen geeigneten Verfahrens ausgebildet.
  • Mit Bezug auf 5C wird ein Opfermaterial 516 über der Saatschicht 512 ausgebildet. Bei manchen Beispielen umfasst das Opfermaterial 516 einen Fotolack, ein organisches Material, ein nicht leitendes Material oder andere Materialien. Das Opfermaterial 516 wird mit einem erforderlichen Muster für die Ausbildung einer Vielzahl Kontaktpads und leitfähiger Leitungen strukturiert. Beispielsweise werden, wie es in 5C gezeigt ist, Öffnungen 520 für ein Kontaktpad und eine leitfähige Leitung in dem Opfermaterial 516 ausgebildet, wobei es selbstverständlich ist, dass die Anzahl der Öffnungen für die Kontaktpads und die leitfähigen Leitungen letztlich unbeschränkt ist. Das Opfermaterial 516 kann unter Verwendung eines Lithographie Prozesses oder eines Direktstrukturierungs Prozesses strukturiert werden. Bei dem Lithographie Prozess umfasst das Opfermaterial 516 einen Fotolack oder andere Materialien, die Licht oder durch eine Lithographiemaske (nicht dargestellt), welche das erforderliche Muster aufweist, transmittierter oder von dieser reflektierter Energie ausgesetzt werden. Das Opfermaterial 516 wird daraufhin entwickelt und Anteile des Opfermaterials 516 werden dann verascht oder weggeätzt. Ein Direktstrukturierungsprozess kann beispielsweise das Ausbilden des Musters in dem Opfermaterial 516 unter Verwendung eines Lasers oder eines anderen geeigneten Verfahrens umfassen.
  • Mit Bezug auf die 5D werden eine erste Schicht 522a eines ersten leitfähigen Materials, eine zweite Schicht 522b eines zweiten leitfähigen Materials und eine dritte Schicht 522c eines dritten leitfähigen Materials nacheinander in den Musterstrukturen des Opfermaterials 516 abgeschieden, um eine leitfähige Leitung 526 und ein Kontaktpad 528 auszubilden. Das zweite leitfähige Material besteht aus im Wesentlichen demselben Material wie das erste leitfähige Material und das dritte leitfähige Material. Darüber hinaus weist das zweite leitfähige Material eine abweichende mittlere Korngröße im Vergleich zu dem ersten leitfähigen Material und dem dritten leitfähigen Material auf. Bei einem Beispiel bedeutet im Wesentlichen dasselbe Material, wie es hier beschrieben wird, dass mehr als 99,9 Gew.-% jedes leitfähigen Materials aus demselben Element oder derselben Legierung besteht. Beispielsweise bestehen das erste, das zweite und das dritte leitfähige Material aus Kupfer (Cu), welches aufgrund seiner geringen Kosten vorteilhaft ist. Alternativ können ebenso Gold (Au), Palladium (Pd), Nickel (Ni), Nickel-Gold-Legierungen (NiAu), Titan (Ti), Aluminium (Al), Molybdän (Mo), Tantal (Ta), Wolfram (W) oder dergleichen verwendet werden.
  • 6 veranschaulicht beispielhaft eine vergrößerte Ansicht des markierten Bereichs A gemäß 5D. Das erste, zweite und dritte leitfähige Material umfassen erste, zweite und dritte metallische Kornstrukturen 524a, 524c. Bei manchen Beispielen ist die mittlere Korngröße der metallischen Kornstrukturen 524b des zweiten leitfähigen Materials kleiner als die der metallischen Kornstrukturen 524a und 524c des ersten beziehungsweise dritten leitfähigen Materials. Beispielsweise weist die metallische Kornstruktur 524 des zweiten leitfähigen Materials eine mittlere Korngröße zwischen ungefähr 0,1 Mikrometer und ungefähr 0,5 Mikrometer auf. Die metallischen Kornstrukturen 524a des ersten leitfähigen Materials weisen eine mittlere Korngröße zwischen ungefähr 0,5 Mikrometer und einige wenigen Mikrometern auf. Die metallischen Kornstrukturen 524c des dritten leitfähigen Materials weisen eine mittlere Korngröße zwischen ungefähr 0,5 Mikrometer und einigen wenigen Mikrometern auf. Bei manchen Beispielen weisen die metallischen Kornstrukturen 524a und die metallischen Kornstrukturen 524c im Wesentlichen dieselbe mittlere Korngröße auf. Bei manchen anderen Beispielen weisen die metallischen Kornstrukturen 524a des ersten leitfähigen Materials und die metallischen Kornstrukturen 524c des dritten leitfähigen Materials unterschiedliche mittlere Korngrößen auf. Beispielsweise hat die metallische Kornstruktur 524c eine mittlere Korngröße, die kleiner als die der metallischen Kornstruktur 524a ist. Bei manchen Beispielen ist die mittlere Korngröße der metallischen Kornstruktur 524b ungefähr drei- bis fünfmal kleiner als die mittlere Korngröße der metallischen Kornstrukturen 524a und 524c, um dadurch auf effektive Weise das Kornwachstum in der ersten und der dritten Schicht 524a und 522c zu beeinflussen, wobei die erste Schicht 522a und die dritte Schicht 522c bei einer hohen Depositionsrate abgeschieden werden können.
  • Bei manchen Beispielen weisen das Kontaktpad 528 und die leitfähige Leitung 526, welche jeweils die erste Schicht 522a, die zweite Schicht 522b, die dritte Schicht 522c und die Saatschicht 512 umfassen, eine Dicke T auf, die zwischen ungefähr 1 Mikrometer und ungefähr 10 Mikrometern liegt. Da die zweite Saatschicht 522b in der Mitte des Kontaktpads 528 ausgebildet wird, wird das Kontaktpad 528 in mehrere Schichten unterteilt, in welchen die Schichten 522a, 522b und 522c jeweils eine geringere Dicke im Vergleich zur Gesamtdicke T des Kontaktpads 528 aufweisen. Beispielsweise ist die Dicke T1 der ersten Schicht 522a ungefähr 2 bis 2,5 mal dünner als die Dicke des Kontaktpads 528 und die Dicke T3 der dritten Schicht 523c ist ungefähr 2 bis 2,5 mal dünner als die Dicke des Kontaktpads 528. Bei manchen Beispielen kann die erste Schicht eine Dicke zwischen ungefähr 1 Mikrometer und ungefähr 4 Mikrometern aufweisen; und die dritte Schicht kann eine Dicke T3 zwischen ungefähr einem Mikrometer und ungefähr 4 Mikrometern aufweisen. Die Dicke der ersten und der dritten Schicht 522a und 522c kann im Wesentlichen dieselbe sein, oder sie können sich voneinander unterscheiden. Darüberhinaus sollte die zweite Schicht 522b ebenso als eine ausreichend dünne Schicht abgeschieden werden, um die Ausbildung großer Körner in der zweiten Schicht 522b selbst zu vermeiden. Die zweite Schicht weist eine Dicke T2 auf, die beispielsweise zwischen ungefähr 0,1 Mikrometern und ungefähr 0,5 Mikrometern beträgt. Die zweite Schicht 522b dient als eine Begrenzungsschicht, welche sicherstellt, dass die metallischen Kornstrukturen 524a und 524c lediglich innerhalb der entsprechenden Grenzen der ersten Schicht 522a und der dritten Schicht 522c umwachsen können. Wie zuvor beschrieben, sind die erste Schicht 522a und die dritte Schicht 522c dünner als die Gesamtdicke des Kontaktpads 528 und somit weisen die metallischen Kornstrukturen 524a und 524c einen begrenzten Durchmesser auf, falls Kornwachstum stattfindet. Dementsprechend weist bei manchen Beispielen das Kontaktpad 528 und die leitfähige Leitung 526 eine Topographieschwankung (einschließlich Oberseite und Seitenwandoberflächen) von weniger als ungefähr einem Mikrometer nach der thermischen Behandlung auf.
  • Bei manchen Beispielen werden die erste, die zweite und die dritte Schicht 522a - 522c mit Hilfe eines mehrschrittigen Elektroplattierungsverfahrens abgeschieden. Das Elektroplattieren ist ein kostengünstiges und effizientes Verfahren für die Abscheidung eines preiswerten leitfähigen Materials zur Ausbildung des leitfähigen Materials der Schichten 522a - 522c. Darüberhinaus können die unterschiedlichen Größen der metallischen Kornstrukturen 524a - 524c des ersten, des zweiten und des dritten leitfähigen Materials durch Anpassung der Plattierungsbedingungen in jedem Schritt des mehrschrittigen Elektroplattierungsverfahrens angepasst werden. Beispielsweise können die Größen der metallischen Kornstrukturen 524a - 524c in den Schichten 522a - 522c durch Anpassung der Plattierungsrate gesteuert werden. Bei manchen Beispielen wird die Plattierungsrate durch Anpassung der Stromdichte, der Badtemperatur, durch die Auswahl einer Plattierungsbadlösung und/oder mit Hilfe anderer Bedingungen gesteuert. Die durchschnittliche Größe der metallischen Kornstrukturen 524b des zweiten leitfähigen Materials ist kleiner als die der metallischen Kornstrukturen 524a und 524c aufgrund einer niedrigeren Plattierungsrate. Bei manchen Beispielen sind die Plattierungsraten bei der Abscheidung der ersten Schicht 522a und der dritten 522c ungefähr zweimal bis ungefähr zehnmal größer als die Plattierungsraten bei der Abscheidung der zweiten Schicht 522b, wodurch ein höheres Durchsatzziel erreicht wird. Bei manchen Beispielen wird die erforderliche Dicke durch Anpassung der Plattierungszeit erreicht. Gemäß manchen Beispielen wird der Durchsatz der leitfähigen Leitung 526 und des Kontaktpads 528 nur unwesentlich verringert, da die zweite Schicht 522 b, welche bei einer niedrigeren Plattierungsrate abgeschieden wird, vergleichsweise dünn ist und eine vergleichsweise kurze Ausbildungszeit erfordert. Bei manchen Beispielen umfasst der mehrschrittige Elektroplatzierungsprozess die Auswahl einer Plattierungsbadlösung, die Kupfersalze enthält, etwa CuSO4 mit Additiven, wie Gleichmachern, Beschleunigern und Unterdrückern. Bei manchen Beispielen wird die erforderliche Dicke der Schichten 522a - 522c durch das Anpassen der Plattierungszeit erreicht.
  • Durch das Bereitstellen der unterschiedlichen Größen der metallischen Kornstrukturen 524a - 524c in dem ersten, dem zweiten und dem dritten leitfähigen Material wurde ebenso herausgefunden, dass unterschiedliche Verunreinigungskonzentrationen 526 (siehe 6) in jedem der leitfähigen Materialien vorliegen. Bei Beispielen, bei denen das erste, das zweite und das dritte leitfähige Material aus Kupfer bestehen, umfassen die Verunreinigung 526 Stickstoff, Schwefel, Kohlenstoff, Sauerstoff oder eine Kombination dieser, oder andere Verunreinigungen, die möglicherweise in dem abgeschiedenen Kupfermaterial vorliegen. Bei manchen Beispielen weist das erste leitfähige Material eine erste Verunreinigungskonzentration zwischen ungefähr 50 ppm und ungefähr 100 ppm auf. Das zweite leitfähige Material weist eine zweite Verunreinigungskonzentration zwischen ungefähr 100 ppm und ungefähr 300 ppm auf. Das dritte leitfähige Material weist eine dritte Verunreinigungskonzentration zwischen ungefähr 50 ppm und ungefähr 100 ppm auf. Das zweite leitfähige Material kann eine höhere Verunreinigungskonzentration als das erste leitfähige Material und das dritte leitfähige Material aufweisen. Bei manchen Beispielen beträgt die Verunreinigungskonzentration des zweiten leitfähigen Materials ungefähr zwei- bis ungefähr zehnmal derjenigen des ersten und des dritten leitfähigen Materials. Die höhere Verunreinigungskonzentration des zweiten leitfähigen Materials würde die elektrische Leitfähigkeit des Kontaktpads 528 und der leitfähigen Leitung 526 nicht wesentlich beeinflussen, da die Verunreinigungskonzentration im Vergleich zu der des Hauptmaterials, etwa der des Kupfers, vergleichsweise klein ist.
  • Mit Bezug auf die 5E wird das Opfermaterial 516 entfernt und die freigelegten Anteile der Saatschicht 520 werden daraufhin entfernt. Die leitfähige Leitung 526 und das Kontaktpad 528, welche jeweils die erste, die zweite und die dritte Schicht 522a - 522c sowie die verbleibende Saatschicht 512' umfassen, werden freigelegt. Bei manchen Beispielen kann die leitfähige Leitung 526 als eine Post-Passivation-Leitung dienen, welche ebenso manchmal als Post-Passivation-Interconnect (PPI) bezeichnet wird. Das Kontaktpad 528 umfasst bei manchen Beispielen eine untere Bump-Metallisierungstruktur, die in einem Kugelgitternetz oder in einer anderen Anordnungsstruktur angeordnet ist.
  • Mit Bezug auf 5F wird eine weitere Passivierungsschicht 550 über der Oberfläche 506 des Substrates 502 ausgebildet. Wie in 5F gezeigt ist, überdeckt die Passivierungsschicht 550 die Oberfläche 506 des Substrates 502, die leitfähige Leitung 526 sowie das Kontaktpad 528 in konformer Weise. Die Passivierungsschicht 550 kann einen Löthemmer (SR), eine Polyimid (PI), Polybenzoxazol (PBO), Spin-on-Glas (SOG), Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder dergleichen oder mehrere Schichten dieser bei manchen Beispielen aufweisen. Die Passivierungsschicht 550 weist beispielsweise eine Dicke zwischen ungefähr 0,2 Mikrometer und ungefähr 2,0 Mikrometer auf. Alternativ weist die Passivierungsschicht 550 andere Materialien und Abmessungen auf. Die Passivierungsschicht 550 wird beispielsweise mit Hilfe von chemischer Dampfabscheidung (CVD), plasmaverstärkter chemischer Dampfabscheidung (PECVD), oder mit Hilfe einer anderen geeigneten Abscheidetechnologie ausgebildet.
  • Mit Bezug auf 5G wird ein weiteres Opfermaterial 552 über der Oberfläche 506 des Substrates 502 ausgebildet. Das Opfermaterial 552 umfasst einen Fotolack, ein organisches Material, ein Nichtleitermaterial oder andere Materialien. Das Opfermaterial 552 ist strukturiert und umfasst eine Öffnung 554, die zumindest einen Anteil des Kontaktpads 528 freilegt. Die Öffnung 554 kann unter Verwendung eines Lithographieprozesses oder eines Direktstrukturierungsprozesses ausgebildet sein. Bei dem Lithographieprozess wird das Opfermaterial 552 Licht ausgesetzt oder Energie, die von einer Lithographiemaske (nicht dargestellt) reflektiert wird oder durch diese hindurch transmittiert wird, wobei die Lithographiemaske die gewünschte Struktur aufweist. Das Opfermaterial 552 wird daraufhin entwickelt. Eine Direktstrukturierungsprozess kann beispielsweise das Ausbilden der Öffnung 554 in dem Opfermaterial 552 unter Verwendung eines Lasers oder eines anderen geeigneten Verfahrens umfassen.
  • Mit Bezug auf die 5H wird ein Anteil der Passivierungsschicht 550 in der Öffnung 554 unter Verwendung des Opfermaterials 552 als eine Maske entfernt. Das Kontaktpad 528 ist durch die Öffnung 556 hindurch freigelegt. Mit Bezug auf 5I wird bei manchen ein Verbinder 560 daraufhin mit dem Kontaktpad 528 durch die Öffnung 556 hindurch verbunden. Das eutektische Material umfasst bei manchen Beispielen eine Lotkugel oder Lötpaste, die durch Erhitzen des eutektischen Materials auf eine Schmelztemperatur des eutektischen Materials aufgeschmolzen werden. Das eutektische Material wird beispielsweise unter Verwendung einer Maske in der Öffnung 554 angeordnet. Dem eutektischen Material wird daraufhin ermöglicht, abzukühlen und zu erstarren, wodurch der Verbinder 560 mit dem Kontaktpad 528 verbunden wird. Der Verbinder 560 kann andere Arten elektrischer Verbinder, beispielsweise Mikrohöcker, Controlled Collapse-Chip-Connection-Bumps (C4) oder Säulen aufweisen, und er kann leitfähiges Material wie Cu, Sn, Ag, Pb oder dergleichen umfassen. Das Opfermaterial 552 kann vor oder nach dem Verbinden des Verbinders 560 mit dem Kontaktpad 528 entfernt werden.
  • Es sollte festgehalten werden, dass die verbesserten Topographievariationen des Kontaktpads 528 ebenfalls eine höhere Genauigkeit bei der Anordnung des Verbinders 560 zur Verfügung stellen können. Die 7A und 7B zeigen optische Mikroskopbilder und Draufsichten auf Kontaktpads die ohne die Ausbildung einer Begrenzungsschicht ausgebildet worden sind, sowie Kontaktpads, die unter Verwendung einer Begrenzungsschicht ausgebildet worden sind. Wie in 7A gezeigt ist, sind einige schwarze fleckartige Fehlstellen auf der Oberseite der Kontaktpads sichtbar, was es ermöglicht, dass die Kanten der Kontaktpads mit dem Hintergrund verwechselt werden. Im Vergleich zeigt die 7B, dass die Kontaktpads eine glattere Oberseite aufweisen können sowie im Wesentlichen keine schwarzen fleckartigen Fehlstellen, wodurch sie eindeutig vom Hintergrund unterschieden werden können.
  • Mit Bezug auf die 8 wird eine Querschnittsansicht eines Halbleiterbauteils 800 gemäß manchen alternativen Beispielen der vorliegenden Offenbarung veranschaulicht. Bei manchen Beispielen umfasst das Halbleiterbauteil 800 die TSV-Struktur 504, welche aus der Oberfläche 506 des Substrates 502 herausragt. Bei manchen Beispielen weist die TSV-Struktur 504 ein oberes Oberflächenniveau auf, in dem die Oberfläche 506 des Substrates 502 (nicht dargestellt) liegt. Das Halbleiterbauteil 800 umfasst eine Verbindungsstruktur, welche eine leitfähige Leitung 826 sowie ein Kontaktpad 528 umfasst, die über der Oberfläche 506 des Substrates 502 ausgebildet ist. Bei einer Ausführungsform ist das Kontaktpad 828 über der TSV-Struktur 504 und die leitfähige Leitung 826 angrenzend an die TSV-Struktur 504 angeordnet. Bei manchen Beispielen umfassen die leitfähige Schicht 826 sowie das Kontaktpad 828 zumindest zwei Schichten, von welchen die obere Schicht des Kontaktpads 828 die zweite Schicht 522B des zweiten leitfähigen Materials ist. Eine Schicht unterhalt der oberen Schicht 522b ist die erste Schicht 522a des ersten leitfähigen Materials. Die Saatschicht 512' ist zwischen der ersten Schicht 522a und der TSV-Struktur 504 ausgebildet. Die Passivierungsschicht 550 bedeckt das Kontaktpad 828 sowie die leitfähige Leitung 826 in konformer Weise und sie weist eine Öffnung auf, die das Kontaktpad 828 freilegt. Der Verbinder 560 kann mit dem Kontaktpad 828 durch die Öffnung hindurch verbunden werden. Bei dem Halbleiterbauteil 800 wird ein besseres Oberflächenprofil an den oberen Ecken des Kontaktpads 828 sowie der leitfähigen Leitung 826 bereitgestellt, da die obere Schicht kleinere metallische Kornstrukturen aufweist. Dadurch kann ein besseres Finish an den oberen Ecken des Kontaktpads 828 sowie der leitfähigen Leitung erreicht werden. Darüberhinaus kann ebenso ein verbessertes Oberflächenprofil des Kontaktpads 828 erreicht werden.
  • Mit Bezug auf 9 ist eine Querschnittsansicht eines Halbleiterbauteils 900 gemäß manchen Beispielen der vorliegenden Offenbarung veranschaulicht. Das Halbleiterbauteil 900 ähnelt dem Halbleiterbauteil 500, mit der Ausnahme, dass das Kontaktpad 928 und die leitfähige Leitung 926 jeweils eine Vielzahl zweiter Schichten 522b umfassen. Die Vielzahl zweiter Schichten 522b kann weiterhin die Dicke der anderen Schichten in dem Kontaktpad 928 und der leitfähigen Leitung 926 verringern. Dadurch kann die Leistungsfähigkeit der Begrenzung des Wideraufwachsprozesses der metallischen Kornstrukturen verbessert werden.
  • Mit Bezug auf 10 wird eine Querschnittansicht eines Halbleiterbauteils 1000 gemäß manchen Beispielen der vorliegenden Offenbarung veranschaulicht. Die 10 zeigt, dass ein Kontaktpad 1028 sowie eine leitfähige Leitung 1026 der Verbindungsstruktur unabhängig von einer TSV-Struktur umgesetzt werden können. Das Kontaktpad 1028 sowie die leitfähige Leitung 1026 können zu dem Kontaktpad 528 und der leitfähigen Leitung 526 ähnliche Strukturen aufweisen, mit der Ausnahme, dass das Kontaktpad 1028 eine flache Bodenseite aufweist und keine TSV-Struktur darunter ausgebildet ist. Das Kontaktpad 1028 und die leitfähige Leitung 5026 können auf ähnliche Weise mit dem Kontaktpad 528 und der leitfähigen Leitung 526 ausgebildet werden.
  • Die 11 ist ein Flussdiagramm, welches ein Verfahren 1100 für die Ausbildung eines Halbleiterbauteils veranschaulicht, welches eine Verbindungstruktur aufweist, die eine Begrenzungsschicht gemäß manchen Beispielen der vorliegenden Ausführungsform umfasst. Das Verfahren 1100 umfasst den Schritt 1002 bei dem ein Kontaktpad, das eine erste Schicht aus einem ersten leitfähigen Material und eine zweite Schicht aus einem zweiten leitfähigen Material über der ersten Schicht aufweist, über einem Substrat ausgebildet wird, unter Verwendung eines mehrschrittigen Elektroplattierungsprozesses, welcher das Abscheiden der ersten Schicht bei einer ersten Plattierungsrate unter das Abscheiden der zweiten Schicht bei einer zweiten Plattierungsrate, die geringer als die erste Plattierungsrate ist, umfasst. Bei manchen Beispielen wird ebenso eine leitfähige Leitung aus der Vielzahlschichten über der Oberfläche des Substrates ausgebildet. Bei manchen Beispielen weist die zweite Schicht eine mittlere Korngröße auf, die kleiner als die diejenige der ersten Schicht ist. Bei manchen Beispielen weist die zweite Schicht eine Verunreinigungskonzentration auf, die höher als diejenige der ersten Schicht ist. Das Verfahren 1100 setzt mit dem Schritt 1104 fort, bei dem eine Passivierungsschicht über dem Substrat und dem Kontaktpad ausgebildet ist, wobei die Passivierungsschicht eine Öffnung aufweist, die das Kontaktpad freilegt. Das Verfahren 1100 setzt mit dem Schritt 1006 fort, bei dem ein Verbinder mit dem Kontaktpad durch die Öffnung hindurch verbunden wird.
  • Die Beispiele der vorliegenden Offenbarung bieten Vorteile gegenüber dem Stand der Technik, wobei verstanden werden sollte, dass verschiedene Beispiele unterschiedliche Vorteile haben können, von denen nicht sämtlich zwingenderweise hier diskutiert worden sind und wobei keine bestimmten Vorteile für sämtliche Beispiele gegeben sein müssen. Für die Verwendung des offenbarten Halbleiterbauteils sowie dessen Herstellungsverfahren kann die Passung zwischen einem Kontaktpad sowie einer Passivierungsschicht die darauf angeordnet ist, auch nach verschiedenen Verarbeitungsschritten ohne den Verlust von Durchsatz weitestgehend beibehalten werden. Das Halbleiterbauteil bietet darüber hinaus eine höhere Genauigkeit bei der Anordnung eines Verbinders auf einem Kontaktpad.
  • Die vorliegende Offenbarung bietet daher ein Halbleiterbauteil gemäß manchen Beispielen. Das Halbleiterbauteil umfasst ein Kontaktpad, das über einem Substrat angeordnet worden ist. Das Kontaktpad umfasst eine erste Schicht aus einem ersten leitfähigen Material sowie eine zweite Schicht aus einem zweiten leitfähigen Material über der ersten Schicht. Das erste leitfähige Material und das zweite leitfähige Material bestehen aus im Wesentlichen demselben Material. Das erste leitfähige Material weist eine erste mittlere Korngröße und das zweite leitfähige Material eine zweite mittlere Korngröße auf, die kleiner als die erste mittlere Korngröße ist. Das Halbleiterbauteil umfasst ebenso eine Passivierungsschicht, welche das Substrat und das Kontaktpad überdeckt, wobei die Passivierungsschicht eine Öffnung aufweist, welche das Kontaktpad freilegt. Das Halbleiterbauteil umfasst weiterhin einen connector, der mit dem Kontaktpad durch die Öffnung hindurch verbunden ist.
  • Die vorliegende Offenbarung bietet weiterhin ein Halbleiterbauteil gemäß manchen anderen Beispielen. Das Halbleiterbauteil umfasst ein Substrat, welches eine aktive Oberfläche sowie eine nicht aktive Oberfläche gegenüber der aktiven Oberfläche aufweist. Das Halbleiterbauteil umfasst weiterhin eine Silizium-Durchkontaktierungsstruktur (TSV), die in dem Substrat eingebettet ist, wobei die TSV-Struktur einen hervorstehenden Anteil aufweist, welcher aus der nicht aktiven Oberfläche herausragt. Das Halbleiterbauteil umfasst weiterhin ein Kontaktpad, das über dem hervorstehenden Anteil der TSV-Struktur angeordnet ist. Das Kontaktpad umfasst eine erste Schicht aus einem ersten leitfähigen Material sowie eine zweite Schicht aus einem zweiten leitfähigen Material über der ersten Schicht. Das erste leitfähige Material und das zweite leitfähige Material bestehen aus im Wesentlichen demselben Material. Das erste leitfähige Material weist eine erste mittlere Korngröße und das zweite leitfähige Material eine zweite mittlere Korngröße auf, die kleiner als die erste mittlere Korngröße ist. Das Halbleitermaterial umfasst weiterhin eine Passivierungsschicht, welche das Substrat und das Kontaktpad bedeckt, wobei die Passivierungsschicht eine Öffnung aufweist, welche das Kontaktpad freilegt. Darüberhinaus umfasst das Halbleiterbauteil einen Verbinder, der mit dem Kontaktpad durch die Öffnung hindurch verbunden ist.
  • Die vorliegende Offenbarung stellt ein Verfahren für die Herstellung eines Halbleiterbauteils gemäß Beispielen der vorliegenden Offenbarung bereit. Das Verfahren umfasst das Ausbilden eines Kontaktpads, umfassend eine erste Schicht aus einem ersten leitfähigen Material und eine zweite Schicht aus einem zweiten leitfähigen Material über der ersten leitfähigen Schicht, über einem Substrat unter Verwendung eines mehrschrittigen Elektroplattierungsverfahrens, welches das Abscheiden der ersten Schicht bei einer ersten Plattierungsrate und das Abscheiden der zweiten Schicht bei einer zweiten Plattierungsrate, die langsamer als die erste Plattierungsrate ist, umfasst. Das Verfahren umfasst ebenso das Ausbilden einer Passivierungsschicht über dem Halbleitersubstrat und dem Kontaktpad. Die Passivierungsschicht hat eine Öffnung, welche das Kontaktpad freilegt. Das Verfahren umfasst weiterhin das Verbinden eines Verbinders mit der geschichteten Padstruktur durch die Öffnung hindurch.

Claims (19)

  1. Halbleitereinrichtung, die aufweist: ein Kontaktpad (528), das über einem Substrat (502) und über einer in dem Substrat (502) ausgebildeten Durchkontaktierungsstruktur (504) angeordnet ist, wobei das Kontaktpad (528) eine erste Schicht (522a) aus einem ersten leitfähigen Material und eine zweite Schicht (522b) aus einem zweiten leitfähigen Material über der ersten Schicht (522a) aufweist, wobei das erste leitfähige Material und das zweite leitfähige Material aus demselben Material bestehen, wobei das erste leitfähige Material eine erste mittlere Korngröße und das zweite leitfähige Material eine zweite mittlere Korngrö-ße, die kleiner als die erste mittlere Korngröße ist, aufweist; eine Passivierungsschicht 550 welche das Substrat (502) und das Kontaktpad (528) bedeckt, wobei die Passivierungsschicht 550 eine Öffnung (556) aufweist, welche das Kontaktpad (528) freilegt; und einen Verbinder (560), der mit dem Kontaktpad (528) durch die Öffnung (556) hindurch verbunden ist, und wobei das Kontaktpad (528) eine Vielzahl zweiter Schichten (522b) umfasst.
  2. Halbleitereinrichtung nach Anspruch 1, wobei die erste mittlere Korngröße dreimal bis fünfmal so groß wie die zweite mittlere Korngröße ist.
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, wobei die zweite mittlere Korngröße zwischen 0,1 Mikrometer und 0,5 Mikrometer beträgt.
  4. Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, wobei das erste leitfähige Material Kupfer, Gold, Palladium, Nickel, Gold-Nickel-Legierung, Titan, Aluminium, oder eine Kombination dieser aufweist.
  5. Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, wobei die erste Schicht (522a) eine Dicke aufweist, die 2 bis 2,5 mal so dünn wie eine Dicke des Kontaktpads (528) ist.
  6. Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, wobei die zweite Schicht (522b) eine Verunreinigungskonzentration aufweist, die höher als diejenige der ersten Schicht (522a) ist.
  7. Halbleitereinrichtung nach Anspruch 6 wobei die Verunreinigungen Stickstoff, Schwefel, Kohlenstoff, Sauerstoff oder eine Kombination dieser aufweisen.
  8. Halbleitereinrichtung nach Anspruch 6 oder 7 wobei die Verunreinigungskonzentration der zweiten Schicht (522b) 2 bis 10 mal höher als diejenige der ersten Schicht (522a) ist.
  9. Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, die weiterhin aufweist: eine leitfähige Leitung (526), die über dem Substrat (502) und angrenzend an das Kontaktpad (528) angeordnet ist, wobei die leitfähige Leitung (526) die erste Schicht (522a) und die zweite Schicht (522b) umfasst und von der Passivierungsschicht 550 bedeckt ist.
  10. Halbleitereinrichtung nach einem der vorangegangenen Ansprüche, wobei eine zweite Schicht (522b) eine Deckschicht des Kontaktpads (528) ist.
  11. Halbleitereinrichtung nach einem der Ansprüche 1 bis 9, die weiterhin eine dritte Schicht (522c) aus einem dritten leitfähigen Material über der zweiten Schicht (522b) aufweist, wobei das dritte leitfähige Material aus demselben Material wie das zweite leitfähige Material besteht und eine dritte mittlere Korngröße aufweist, die größer als die zweite mittlere Korngröße ist.
  12. Halbleitereinrichtung, die aufweist: ein Substrat (502), das eine aktive Oberfläche und eine nicht aktive Oberfläche, die der aktiven Oberfläche gegenüberliegt, aufweist; eine TSV-Struktur (504), die in das Substrat (502) eingebettet ist und einen hervorstehenden Anteil aufweist, der aus der nicht aktiven Oberfläche hervorsteht; ein Kontaktpad (528), das über dem hervorstehenden Anteil der TSV-Struktur (504) angeordnet ist, wobei das Kontaktpad (528) eine erste Schicht (522a) aus einem ersten leitfähigen Material und eine zweite Schicht (522b) aus einem zweiten leitfähigen Material über der ersten Schicht (522a) aufweist, wobei das erste leitfähige Material und das zweite leitfähige Material aus demselben Material bestehen, wobei das erste leitfähige Material eine erste mittlere Korngröße und das zweite leitfähige Material eine zweite mittlere Korngröße aufweist, die kleiner als die erste mittlere Korngröße ist; eine Passivierungsschicht 550 welche die nicht aktive Oberfläche des Substrates (502) und das Kontaktpad (528) bedeckt, und wobei das Kontaktpad (528) eine Vielzahl zweiter Schichten (522b) umfasst wobei die Passivierungsschicht (550) eine Öffnung (556) aufweist, welche das Kontaktpad (528) freilegt; und einen Verbinder (560), der mit dem Kontaktpad (528) durch die Öffnung (556) hindurch kontaktiert ist.
  13. Halbleitereinrichtung nach 12 Anspruch wobei die zweite Schicht (522b) eine Dicke zwischen 0,1 Mikrometer und 0,5 Mikrometer aufweist.
  14. Halbleitereinrichtung nach Anspruch 12 oder 13 die weiterhin eine leitfähige Leitung (526) über dem Substrat (502) und angrenzend an die TSV-Struktur (504) umfasst, wobei die leitfähige Leitung (526) die erste Schicht (522a) und die zweite Schicht (522b) umfasst und von der Passivierungsschicht 550 bedeckt ist.
  15. Halbleitereinrichtung nach Anspruch 14, wobei die leitfähige Leitung (526) eine Post-Passivation-Leitung ist.
  16. Verfahren für die Herstellung einer Halbleitereinrichtung, das aufweist: Ausbilden eines Kontaktpads (528), das eine erste Schicht (522a) aus einem ersten leitfähigen Material und eine zweite Schicht (522b) aus einem zweiten leitfähigen Material über der ersten Schicht (522a) aufweist, über einem Substrat (502) und über einer in dem Substrat ausgebildeten Durchkontaktierungsstruktur (504) unter Verwendung eines mehrschrittigen Elektroplattierungsverfahrens, welches das Abscheiden der ersten Schicht (522a) bei einer ersten Plattierungsrate und das Abscheiden der zweiten Schicht (522b) bei einer zweiten Plattierungsrate, die niedriger als die erste Plattierungsrate ist, aufweist, und wobei eine Vielzahl zweiter Schichten (522b) abgeschieden werden; Ausbilden einer Passivierungsschicht 550 über dem Kontaktpad (528), wobei die Passivierungsschicht 550 eine Öffnung (556) aufweist, welche das Kontaktpad (528) freilegt; und Verbinden eines Verbinders (560) mit dem Kontaktpad (528) durch die Öffnung (556) hindurch.
  17. Verfahren nach Anspruch 16, das weiterhin das Ausbilden einer leitfähigen Leitung (526) während des Ausbildens des Kontaktpads (528) aufweist, wobei die leitfähige Leitung (526) die erste Schicht (522a) und die zweite Schicht (522b) aufweist.
  18. Verfahren nach Anspruch 16 oder 17 bei dem die erste Plattierungsrate 2 bis 10 mal so hoch wie die zweite Plattierungsrate ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, das weiterhin das Ausbilden einer dritten Schicht (522c) über der zweiten Schicht (522b) unter Verwendung des mehrschrittigen Elektroplattierungsverfahrens aufweist, wobei das mehrschrittige Elektroplattierungsverfahren weiterhin das Abscheiden der dritten Schicht (522c) bei einer dritten Plattierungsrate aufweist, die höher als die zweite Plattierungsrate ist.
DE102014115105.4A 2014-10-09 2014-10-17 Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung Active DE102014115105B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/511,006 2014-10-09
US14/511,006 US9673132B2 (en) 2012-04-27 2014-10-09 Interconnection structure with confinement layer

Publications (2)

Publication Number Publication Date
DE102014115105A1 DE102014115105A1 (de) 2016-04-14
DE102014115105B4 true DE102014115105B4 (de) 2023-06-22

Family

ID=55081030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115105.4A Active DE102014115105B4 (de) 2014-10-09 2014-10-17 Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung

Country Status (5)

Country Link
US (1) US10032698B2 (de)
KR (2) KR20150141119A (de)
CN (1) CN105514073B (de)
DE (1) DE102014115105B4 (de)
TW (1) TWI618215B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066977A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES
JP7097139B2 (ja) * 2018-07-26 2022-07-07 京セラ株式会社 配線基板
KR102179167B1 (ko) * 2018-11-13 2020-11-16 삼성전자주식회사 반도체 패키지
US11342229B2 (en) * 2019-06-13 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor device structure having an electrical connection structure
US11322464B2 (en) 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
EP4272249A1 (de) * 2020-12-30 2023-11-08 Adeia Semiconductor Bonding Technologies Inc. Struktur mit leitfähigem merkmal und verfahren zu ihrer herstellung
TWI789748B (zh) 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175125A (en) 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US7741226B2 (en) 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
US20110316169A1 (en) 2010-06-24 2011-12-29 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing the wiring substrate
US20130175689A1 (en) 2012-01-05 2013-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and method of making same
US20140021633A1 (en) 2012-07-17 2014-01-23 Do-Sun LEE Integrated Circuit Device Having Through-Silicon-Via Structure and Method of Manufacturing the Same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4013339B2 (ja) 1998-06-29 2007-11-28 株式会社デンソー バンプを有する電子部品の製造方法
KR100268431B1 (ko) 1998-08-06 2000-10-16 윤종용 자기 정렬 콘택 및 그의 제조 방법
US6376353B1 (en) 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
JP2004165575A (ja) 2002-11-15 2004-06-10 Kyocera Corp 配線基板の製造方法
JP3891299B2 (ja) 2003-05-06 2007-03-14 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
CN100483612C (zh) 2003-06-04 2009-04-29 刘明哲 用于制造垂直结构的复合半导体器件的方法
US7019402B2 (en) 2003-10-17 2006-03-28 International Business Machines Corporation Silicon chip carrier with through-vias using laser assisted chemical vapor deposition of conductor
US7279411B2 (en) 2005-11-15 2007-10-09 International Business Machines Corporation Process for forming a redundant structure
JP4397399B2 (ja) * 2007-02-15 2010-01-13 富士通株式会社 半導体装置の製造方法
JP2009147218A (ja) 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
US8653648B2 (en) 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
US8168529B2 (en) 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8907457B2 (en) 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8232648B2 (en) 2010-06-01 2012-07-31 International Business Machines Corporation Semiconductor article having a through silicon via and guard ring
US8039385B1 (en) 2010-09-13 2011-10-18 Texas Instruments Incorporated IC devices having TSVS including protruding tips having IMC blocking tip ends
TWI500134B (zh) 2010-11-26 2015-09-11 財團法人工業技術研究院 矽穿孔基板結構及其堆疊組合
JP5733002B2 (ja) 2011-04-28 2015-06-10 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2013089910A (ja) * 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法
KR20130053338A (ko) 2011-11-15 2013-05-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US8772945B2 (en) 2012-04-27 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with embedded barrier pad
KR101992352B1 (ko) 2012-09-25 2019-06-24 삼성전자주식회사 반도체 장치
JP2014107304A (ja) 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
US9331038B2 (en) 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
US9865523B2 (en) 2014-01-17 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Robust through-silicon-via structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175125A (en) 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US7741226B2 (en) 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
US20110316169A1 (en) 2010-06-24 2011-12-29 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing the wiring substrate
US20130175689A1 (en) 2012-01-05 2013-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and method of making same
US20140021633A1 (en) 2012-07-17 2014-01-23 Do-Sun LEE Integrated Circuit Device Having Through-Silicon-Via Structure and Method of Manufacturing the Same

Also Published As

Publication number Publication date
TW201614792A (en) 2016-04-16
KR20150141119A (ko) 2015-12-17
KR101802695B1 (ko) 2017-11-28
TWI618215B (zh) 2018-03-11
CN105514073B (zh) 2018-06-22
KR20170020398A (ko) 2017-02-22
US10032698B2 (en) 2018-07-24
US20170271242A1 (en) 2017-09-21
DE102014115105A1 (de) 2016-04-14
CN105514073A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
DE102014115105B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102019115952B4 (de) Halbleiter-packages
DE112014000384B4 (de) Verbessertes Metall-auf-Metall-Bonden für Stacked (3D) integrierte Schaltkreise
DE102015114903B4 (de) Dreidimensionale integrierte Schaltungsstruktur und gebondete Struktur
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
US9673132B2 (en) Interconnection structure with confinement layer
DE102020121383A1 (de) Gemischte hybride Bondstrukturen und Verfahren zum Bilden derselben
DE102019121301A1 (de) Wärmeabfuhrstrukturen
DE102012100796B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
US8980741B2 (en) Through silicon via with embedded barrier pad
DE102012206461A1 (de) Planarisierungsschema für Silizium-Durchkontaktierungen
DE102021109881B3 (de) Architektur für computingsystempackage und herstellungsverfahren dazu
DE102020115150B4 (de) Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen
DE102021103804A1 (de) Passive Struktur auf SoIC
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102019125487B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102017120875B4 (de) Vorrichtung und Verfahren mit RDL-Last-Prozess-Geformtem Gehäuse
DE102008046761B4 (de) Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final