DE102016117031B4 - Halbleiterstruktur und Herstellungsverfahren davon - Google Patents

Halbleiterstruktur und Herstellungsverfahren davon Download PDF

Info

Publication number
DE102016117031B4
DE102016117031B4 DE102016117031.3A DE102016117031A DE102016117031B4 DE 102016117031 B4 DE102016117031 B4 DE 102016117031B4 DE 102016117031 A DE102016117031 A DE 102016117031A DE 102016117031 B4 DE102016117031 B4 DE 102016117031B4
Authority
DE
Germany
Prior art keywords
dielectric
layer
semiconducting substrate
semiconductor structure
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016117031.3A
Other languages
English (en)
Other versions
DE102016117031A1 (de
Inventor
Sheng-Chau Chen
Shih-Pei Chou
Ming-Jhe Lee
Kuo-Ming Wu
Cheng-Hsien Chou
Cheng-Yuan Tsai
Yeur-Luen Tu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/156,764 external-priority patent/US9786619B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016117031A1 publication Critical patent/DE102016117031A1/de
Application granted granted Critical
Publication of DE102016117031B4 publication Critical patent/DE102016117031B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterstruktur (100), aufweisend:ein halbleitendes Substrat (112);eine Kopplungsstruktur (114) über dem halbleitenden Substrat (112); undeine Bondinsel (168) im halbleitenden Substrat (112), die eine erste leitende Schicht (169) aufweist, welche mit einer Metallschicht (141) der Kopplungsstruktur (114) gekoppelt ist, und wobei die Bondinsel (168) eine zweite leitende Schicht (170) aufweist, welche über der ersten leitenden Schicht (169) angeordnet ist,weiter aufweisend ein Dielektrikum (166), das die Bondinsel (168) in einer Querrichtung umgibt, wobei die Querrichtung im Wesentlichen parallel zu einer oberen Fläche des halbleitenden Substrats (112) ist, wobei die erste leitende Schicht (169) und die zweite leitende Schicht (170) jeweils seitlich unmittelbar an das Dielektrikum (166) angrenzen.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterstruktur, aufweisend: ein halbleitendes Substrat; eine Kopplungsstruktur über dem halbleitenden Substrat; und eine Bondinsel im halbleitenden Substrat, die eine erste leitende Schicht aufweist, welche mit einer Metallschicht der Kopplungsstruktur gekoppelt ist, und wobei die Bondinsel eine zweite leitende Schicht aufweist, welche über der ersten leitenden Schicht angeordnet ist, weiter aufweisend ein Dielektrikum, das die Bondinsel in einer Querrichtung umgibt, wobei die Querrichtung im Wesentlichen parallel zu einer oberen Fläche des ersten halbleitenden Substrats ist, wobei die erste leitende Schicht und die zweite leitende Schicht jeweils seitlich unmittelbar an das Dielektrikum angrenzen. Die Erfindung betrifft ferner eine entsprechende Halbleiterstruktur sowie ein entsprechendes Verfahren zum Herstellen einer Halbleiterstruktur. Eine Halbleiterstruktur ist bekannt aus der Druckschrift US 2013 / 0 264 720 A1 . Weitere Halbleiterstrukturen sind außerdem bekannt aus den Druckschriften US 2015 / 0 243 879 A1 und US 2012 / 0 261 827 A1 .
  • ALLGEMEINER STAND DER TECHNIK
  • Elektronische Ausrüstung, die halbleitende Vorrichtungen umfasst, ist für viele moderne Anwendungen wesentlich. Technische Fortschritte bei Materialien und Designs haben Generationen von halbleitenden Vorrichtungen hervorgebracht, wobei jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Zuge des Fortschritts und der Innovation hat die Funktionsdichte (d. h. die Anzahl der miteinander verbundenen Bauelemente pro Chipfläche) allgemein zugenommen, während die geometrische Größe (d. h. die kleinste Komponente, die mit einem Herstellungsprozess hergestellt werden kann) abgenommen hat. Diese Fortschritte haben die Komplexität der Verarbeitung und Herstellung von halbleitenden Vorrichtungen erhöht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
    • 1A ist eine schematische Ansicht einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1B ist eine schematische Ansicht einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1C ist eine schematische Ansicht einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • Die 2A bis 2Q sind schematische Ansichten der Herstellung einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung, wobei die Ausführungsform der 2Q nicht beansprucht wird.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder - zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Die vorliegende Offenbarung ist an eine Halbleiterstruktur mit einem verbesserten Bondinseldesign gerichtet. Die Bondinsel besteht aus Materialien mit größerer Beständigkeit gegenüber Beanspruchung wie Zugbeanspruchung oder Scherbeanspruchung, während der Herstellung oder des Packagings der Halbleiterstruktur. Außerdem weist die Halbleiterstruktur bessere Bondingeigenschaften auf. Daher wird das Risiko eines Strukturrisses oder -ablösens effektiv abgeschwächt.
  • 1A ist eine schematische Ansicht einer Halbleiterstruktur 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Halbleiterstruktur 100 umfasst eine erste Halbleitervorrichtung 110 und eine zweite Halbleitervorrichtung 120. Die erste Halbleitervorrichtung 110 umfasst ein erstes halbleitendes Substrat 112 und eine erste Kopplungsstruktur 114. Die zweite Halbleitervorrichtung 120 umfasst ein zweites halbleitendes Substrat 122 und eine zweite Kopplungsstruktur 124.
  • Die zweite Halbleitervorrichtung 120 ist konfiguriert, spezifische Funktionen auszuführen und mit der ersten Halbleitervorrichtung 110 zu kommunizieren. Bei einigen Ausführungsformen kann die zweite Halbleitervorrichtung 120 eine Logikschaltung umfassen. Bei einigen Ausführungsformen kann die zweite Halbleitervorrichtung 120 weiter Speicherzellen oder andere elektrische Komponenten umfassen. Bei einigen Ausführungsformen kann das zweite halbleitende Substrat 122 eine Vielzahl von passiven oder aktiven Bauelementen (nicht gezeigt) umfassen, die auf einer Fläche 122A angeordnet sind, die der zweiten Kopplungsstruktur 124 gegenübersteht.
  • Das zweite halbleitende Substrat 122 umfasst ein Halbleitermaterial wie Silizium. Bei einigen Ausführungsformen kann das zweite halbleitende Substrat 122 andere Halbleitermaterialien wie Siliziumgermanium, Siliziumkarbid, Galliumarsenid oder dergleichen umfassen. Bei einigen Ausführungsformen ist das zweite halbleitende Substrat 122 ein p-halbleitendes Substrat (Akzeptortyp) oder n-halbleitendes Substrat (Donatortyp). Alternativ umfasst das zweite halbleitende Substrat 122 einen anderen Elementhalbleiter wie Germanium; einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Bei noch einer weiteren Alternative ist das zweite halbleitende Substrat 122 ein Halbleiterauf-Isolator (SOI). Bei anderen Alternativen kann das zweite halbleitende Substrat 122 eine dotierte Epi-Schicht, eine Gradientenhalbleiterschicht und/oder eine Halbleiterschicht, die über einer anderen Halbleiterschicht eines unterschiedlichen Typs liegt, wie eine Siliziumschicht auf einer Siliziumgermaniumschicht, umfassen.
  • Die zweite Kopplungsstruktur 124 ist über dem zweiten halbleitenden Substrat 122 angeordnet. Bei einigen Ausführungsformen ist die zweite Kopplungsstruktur 124 zwischen der ersten Kopplungsstruktur 114 und dem zweiten halbleitenden Substrat 122 angeordnet. Die zweite Kopplungsstruktur 124 ist konfiguriert, elektrische Komponenten innerhalb des zweiten halbleitenden Substrats 122 elektrisch zu koppeln. Bei einigen Ausführungsformen ist die zweite Kopplungsstruktur 124 konfiguriert, das zweite halbleitende Substrat 122 mit einer Vorrichtung oder Komponente außerhalb der zweiten Halbleitervorrichtung 120 elektrisch zu koppeln. Bei der vorliegenden Ausführungsform koppelt die zweite Kopplungsstruktur 124 das zweite halbleitende Substrat 122 mit der ersten Kopplungsstruktur 114 von der ersten Halbleitervorrichtung 110 elektrisch. Die zweite Kopplungsstruktur 124 kann mehrere Metallschichten umfassen. Jede der Metallschichten kann leitende Drähte oder Leitungen umfassen und ist mit einer angrenzenden darüberliegenden oder darunterliegenden Metallschicht durch mindestens eine Metalldurchkontaktierung elektrisch gekoppelt. Bei der vorliegenden Ausführungsform sind die Metallschichten 131, 133, 135 und 137 in einer Schichtstruktur angeordnet und durch entsprechende Metalldurchkontaktierungen 132, 134 und 136 miteinander verbunden. Die Anzahlen und Strukturen der Metallschichten und Durchkontaktierungen der zweiten Kopplungsstruktur 124 sind zur Veranschaulichung bereitgestellt. Andere Anzahlen an Metallschichten, Metalldurchkontaktierungen oder leitenden Drähten und alternative Verdrahtungsstrukturen liegen auch innerhalb des denkbaren Umfangs der vorliegenden Offenbarung.
  • Des Weiteren sind die besagten Metallschichten und Metalldurchkontaktierungen gegenüber anderen Komponenten elektrisch isoliert. Die Isolierung kann durch Isoliermaterialien erreicht werden. Bei einigen Ausführungsformen kann der verbleibende Abschnitt der zweiten Kopplungsstruktur 124 mit einem Zwischenmetalldielektrikum (IMD) 123 gefüllt werden. Das Dielektrikum des IMD 123 kann aus Oxiden wie undotiertem Silikatglas (USG), fluoriertem Silikatglas (FSG), Low-k-Dielektrika oder dergleichen gebildet werden. Die Low-k-Dielektrika können k-Werte von niedriger als 3,8 aufweisen, obwohl die Dielektrika des IMD 123 auch nahe bei 3,8 sein können. Bei einigen Ausführungsformen sind die k-Werte der Low-k-Dielektrika niedriger als ungefähr 3,0 und können niedriger als ungefähr 2,5 sein.
  • Die erste Halbleitervorrichtung 110 ist konfiguriert, spezifische Funktionen auszuführen und mit der zweiten Halbleitervorrichtung 120 zu kommunizieren. Bei einigen Ausführungsformen kann die erste Halbleitervorrichtung 110 eine Erfassungsvorrichtung wie beispielsweise eine Rückseitenbild- (BSI) - Sensorvorrichtung sein, die konfiguriert ist, Bilddaten zu erfassen. Bei einigen Ausführungsformen kann das erste halbleitende Substrat 112 eine Vielzahl von passiven oder aktiven Bauelementen (nicht gezeigt) umfassen, die auf einer Fläche 112B angeordnet sind, die der ersten Kopplungsstruktur 114 gegenübersteht.
  • Die erste Kopplungsstruktur 114 ist gegen das erste halbleitende Substrat 112 angeordnet. Bei einigen Ausführungsformen ist die erste Kopplungsstruktur 114 zwischen der zweiten Kopplungsstruktur 124 und dem ersten halbleitenden Substrat 112 angeordnet. Bei einigen Ausführungsformen ist die erste Kopplungsstruktur 114 konfiguriert, die Komponenten des ersten halbleitenden Substrats 112 mit einer Vorrichtung oder Komponente außerhalb der ersten Halbleitervorrichtung 110 elektrisch zu koppeln. Bei der vorliegenden Ausführungsform koppelt die erste Kopplungsstruktur 114 das erste halbleitende Substrat 112 mit der zweiten Kopplungsstruktur 124 der zweiten Halbleitervorrichtung 120 elektrisch. Die erste Kopplungsstruktur 114 kann mehrere Metallschichten umfassen. Jede der Metallschichten umfasst mindestens eine leitende Leitung und ist elektrisch mit einer angrenzenden Metallschicht durch mindestens eine Metalldurchkontaktierung gekoppelt. Bei der vorliegenden Ausführungsform sind die Metallschichten 141, 143, 145 und 147 in der zweiten Kopplungsstruktur 114 angeordnet und durch Metalldurchkontaktierungen 142, 144 und 146 miteinander verbunden.
  • Bei einigen Ausführungsformen kann der verbleibende Abschnitt der Kopplungsstruktur 114 mit einem IMD 113 gefüllt sein. Das Dielektrikum für das IMD 113 kann aus Oxiden wie undotiertem Silikatglas (USG), fluoriertem Silikatglas (FSG), Low-k-Dielektrika oder dergleichen gebildet werden. Die Low-k-Dielektrika können k-Werte von niedriger als 3,8 aufweisen, obwohl die Dielektrika des IMD 113 auch nahe bei 3,8 sein können. Bei einigen Ausführungsformen sind die k-Werte der Low-k-Dielektrika niedriger als ungefähr 3,0 und können niedriger als ungefähr 2,5 sein.
  • Bei einigen Ausführungsformen umfasst die erste Kopplungsstruktur 114 weiter mehrere Bondinseln 154 auf einer Fläche 114A, die der zweiten Kopplungsstruktur 124 gegenübersteht. Bei einigen Ausführungsformen umfasst die zweite Kopplungsstruktur 124 mehrere Bondinseln 152 auf einer Fläche 124A, die der ersten Kopplungsstruktur 114 gegenübersteht. Die Bondinseln 154 sind mit entsprechenden Bondinseln 152 derart ausgerichtet, dass die erste Halbleitervorrichtung 110 und die zweite Halbleitervorrichtung 120 elektrisch gebondet sind. Bei einigen Ausführungsformen können die Bondinseln 154 und 152 entsprechend von der Fläche 114A und 124A vorstehen. Bei einigen Ausführungsformen sind die Bondinseln 152 mit der Fläche 114A planar. Bei einigen Ausführungsformen sind die Bondinseln 154 mit der Fläche 124A planar. Bei einigen Ausführungsformen sind die Bondinseln 152 und 154 mit der Fläche 114A und 124A entsprechend derart planar, dass die Fläche 114A in Kontakt mit der Fläche 124A ist.
  • Das erste halbleitende Substrat 112 ist über der ersten Kopplungsstruktur 114 angeordnet. Das erste halbleitende Substrat 112 kann Silizium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid und/oder Germanium umfassen. Alternativ kann das erste halbleitende Substrat 112 einen Verbindungshalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon umfassen. Bei einigen Ausführungsformen kann das erste halbleitende Substrat 112 aus Materialien gebildet werden, die dem zweiten halbleitenden Substrat 122 ähnlich sind. Bei einigen Ausführungsformen kann das erste halbleitende Substrat 112 Materialien umfassen, die sich vom zweiten halbleitenden Substrat 122 unterscheiden.
  • Bei einigen Ausführungsformen kann die erste Halbleitervorrichtung 110 eine Dielektrikumschicht 162 zwischen dem halbleitenden Substrat 112 und der zweiten Kopplungsstruktur 114 umfassen. Bei einigen Ausführungsformen kann die erste Halbleitervorrichtung 110 eine Dielektrikumschicht 164 außerhalb, aber gegen das halbleitende Substrat 112, umfassen. Die Dielektrikumschicht 162 und die Dielektrikumschicht 164 sind entsprechend auf gegenüberliegenden Seiten des halbleitenden Substrats 112 angeordnet. Die Dielektrika 162 und 164 können eine Vielzahl von Dielektrika umfassen und können beispielsweise ein Oxid (z. B. Ge-Oxid), ein Oxynitrid (z. B. GaP-Oxinitrid), Siliziumdioxid (SiO2), ein stickstoffhaltiges Oxid (z. B. stickstoffhaltiges SiO2), ein stickstoffdotiertes Oxid (z. B. N2-implantiertes SiO2), Siliziumoxinitrid (Si-xOyNz) und dergleichen sein. Bei einigen Ausführungsformen ist das Dielektrikum 162 aus den gleichen Materialien wie das Dielektrikum 164 gebildet. Bei einigen Ausführungsformen ist das Dielektrikum 162 aus Materialien gebildet, die sich von dem des Dielektrikums 164 unterscheiden.
  • Bei einigen Ausführungsformen umfasst das erste halbleitende Substrat 112 eine erste Durchkontaktierung 160. Die erste Durchkontaktierung 160 umfasst einen Anschluss 168 und ein Dielektrikum 166. Bei einigen Ausführungsformen umgibt das Dielektrikum 166 den Anschluss 168 in einer Querrichtung im Wesentlichen parallel zu einer oberen Fläche 112A des ersten halbleitenden Substrats 112. Bei einigen Ausführungsformen umfasst das Dielektrikum 166 mehrere Dielektrika. Alternativ umfasst das Dielektrikum 166 eine mehrschichtige Struktur. Der Anschluss 168 verläuft durch das halbleitende Substrat 112 und ist konfiguriert, die erste Kopplungsstruktur 114 mit einer externen Komponente durch einen Anschluss 172 elektrisch zu koppeln. Bei einigen Ausführungsformen umfasst das Dielektrikum 166 in der ersten Durchkontaktierung 160 eine zweite Durchkontaktierung 160'. Der Anschluss 168 ist in der zweiten Durchkontaktierung 160' angeordnet. Das Dielektrikum 166 umgibt die zweite Durchkontaktierung 160' in einer Querrichtung im Wesentlichen parallel zu einer oberen Fläche 112A des ersten Halbleitersubstrats 112. Bei einigen Ausführungsformen verbindet der Anschluss 168 elektrisch den Anschluss 172 mit der Metallschicht 141 von der ersten Kopplungsstruktur 114. Bei einigen Ausführungsformen ist der Anschluss 172 eine Drahtverbindung oder ein Lötkontakthügel.
  • Bei einigen Ausführungsformen kann die Halbleiterstruktur 100 eine Underbump-Metallurgie (UBM) 174 zwischen der ersten Durchkontaktierung 160 und dem Anschluss 172 umfassen. Die UBM 174 ist konfiguriert, ein besseres Haftvermögen des Anschlusses 172 bereitzustellen. Bei einigen Ausführungsformen deckt die UBM 174 die erste Durchkontaktierung 160 ab. Bei einigen Ausführungsformen umfasst die UBM 174 eine obere Fläche, die höher ist als eine obere Fläche der Dielektrikumschicht 164.
  • 1B ist eine vergrößerte schematische Ansicht eines Abschnitts der Halbleiterstruktur 100 in 1 A gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Speziell ist die erste Halbleitervorrichtung 110 detaillierter veranschaulicht. Bei einigen Ausführungsformen umfasst das erste halbleitende Substrat 112 weiter ein Dielektrikum 167. Bei einigen Ausführungsformen befindet sich das Dielektrikum 167 in der ersten Durchkontaktierung 160 und kleidet entlang von Seitenwänden der ersten Durchkontaktierung 160 aus. Bei einigen Ausführungsformen umgibt das Dielektrikum 167 das Dielektrikum 166 und den Anschluss 168 von einer Querrichtung im Wesentlichen parallel zur oberen Fläche 112A des ersten Halbleitersubstrats 112. Unter Bezugnahme auf 1B umgibt das Dielektrikum 167 eine laterale Seite und eine Unterseite des Dielektrikums 166.
  • Bei einigen Ausführungsformen umfasst das erste halbleitende Substrat 112 weiter ein Dielektrikum 165. Ein Abschnitt des Dielektrikums 165 befindet sich in der ersten Durchkontaktierung 160. Das Dielektrikum 165 ist zwischen dem Dielektrikum 162 und der Unterseite des Dielektrikums 167 angeordnet. Bei einigen Ausführungsformen weist das Dielektrikum 165 eine obere Fläche auf, die einen Bereich umfasst, der größer ist als die Querschnittsfläche von der ersten Durchkontaktierung 160. Bei den vorliegenden Ausführungsformen ist der Anschluss 168 mit der Metallschicht 141 elektrisch verbunden und geht durch die Dielektrika 166, 167, 162 und 165 hindurch. Mit anderen Worten ist der Anschluss 168 von den Dielektrika 166, 167, 162 und 165 in einer Querrichtung im Wesentlichen parallel zur oberen Fläche 112A umgeben.
  • Bei einigen Ausführungsformen umfasst die Metallschicht 141 leitende Materialien wie Gold, Silber und Wolfram. Die Metallschicht 141 umfasst eine Dicke T gemessen von einer zur Fläche 112A senkrechten Richtung. Bei einigen Ausführungsformen beträgt die Dicke T von ungefähr 0,05 µm bis zu ungefähr 0,3 µm. Bei einigen Ausführungsformen beträgt die Dicke T von ungefähr 0,1 µm bis zu ungefähr 0,3 µm. Bei einigen Ausführungsformen beträgt die Dicke T von ungefähr 0,1 µm bis zu ungefähr 0,2 µm.
  • Der Anschluss 168 ist anhand einer Schattierung in 1A veranschaulicht. Der Anschluss 168 ist auch anhand einer Schattierung in 1B in einer ähnlichen Form veranschaulicht, obwohl er nicht speziell bezeichnet ist. Bei einigen Ausführungsformen dient der Anschluss 168 als ein leitender Stecker, der den Anschluss 172 mit der ersten Kopplungsstruktur 114 elektrisch koppelt. Bei einigen Ausführungsformen kann der Anschluss 168 eine Bondinsel sein. Die Bondinsel 168 weist eine Höhe H auf, die von einer unteren Fläche 168B zu einer oberen Fläche 168A gemessen ist. Bei einigen Ausführungsformen kann die Höhe H von ungefähr 1,6 µm bis zu ungefähr 3,5 µm betragen. Bei einigen Ausführungsformen kann die Höhe H von ungefähr 2 µm bis zu ungefähr 3 µm betragen. Bei einigen Ausführungsformen kann die Höhe H von ungefähr 2,4 µm bis zu ungefähr 2,8 µm betragen.
  • Das Dielektrikum 166 weist eine obere Fläche 166A auf. Bei einigen Ausführungsformen weist die obere Fläche 166A eine flache Form auf. Bei einigen Ausführungsformen weist die obere Fläche 166A eine gebogene Form wie eine konkave Oberfläche auf. Bei den vorliegenden Ausführungsformen weist die obere Fläche 166A eine nach oben konkave Fläche auf. Die gebogene Form der oberen Fläche 166A kann die Folge eines Dishing-Effekts eines Planarisierungsprozesses wie dem chemischmechanischen Polieren (CMP) sein.
  • Bei einigen Ausführungsformen umfasst das Dielektrikum 167 eine obere Fläche 167A. Bei einigen Ausführungsformen umfasst die obere Fläche 167A eine flache Form. Bei einigen Ausführungsformen umfasst die obere Fläche 167A eine gebogene Form wie eine konkave Form. Die obere Fläche 167A kann beispielsweise eine nach oben konkave Form umfassen.
  • Bei einigen Ausführungsformen weist die obere Fläche 168A eine flache Form auf. Bei einigen Ausführungsformen weist die obere Fläche 168A eine gebogene Form auf. Bei einigen Ausführungsformen weist die obere Fläche 168A eine konkave Form wie eine nach unten konkave Form auf.
  • Bei einigen Ausführungsformen weist die Bondinsel 168 eine Seitenwand 168C auf, die mit dem Dielektrikum 166 verbindet. Die Bondinsel 168 weist eine obere Breite W1 auf, die entlang einer oberen Ebene der Seitenwand 168C gemessen ist, und eine untere Breite W2, die entlang der unteren Fläche 168B gemessen ist. Bei einigen Ausführungsformen ist die obere Breite W1 größer als die untere Breite W2. Bei einigen Ausführungsformen umfasst die Bondinsel 168 eine verjüngte Form von der oberen Fläche 168A zur unteren Fläche 168B.
  • Bei einigen Ausführungsformen ist die obere Fläche 168A niedriger als die obere Fläche 166A des Dielektrikums 166. Bei einigen Ausführungsformen trifft die obere Fläche 168A auf die obere Fläche 166A des Dielektrikums 166. Bei einigen Ausführungsformen ist die obere Fläche 168A niedriger als die obere Fläche 112A des Dielektrikums 164. Bei einigen Ausführungsformen ist die obere Fläche 168A im Wesentlichen mit der oberen Fläche 112A des Dielektrikums 164 koplanar oder eben. Bei einigen Ausführungsformen ist die obere Fläche 168A niedriger als eine obere Fläche 167A des Dielektrikums 167.
  • Die Bondinsel 168 koppelt elektrisch mit der Metallschicht 141 an der unteren Fläche 168B. Bei einigen Ausführungsformen koppelt die Bondinsel 168 mit der Metallschicht 141 über den einzelnen Kontakt 168B. Bei einigen Ausführungsformen umfasst die Bondinsel 168 eine flache untere Fläche 168B in Kontakt mit der Metallschicht 141.
  • Die Bondinsel 168 umfasst mindestens zwei Schichten. Bei der vorliegenden Ausführungsform umfasst die Bondinsel 168 (veranschaulicht mit Schattierung, während sie in 1B nicht bezeichnet ist) eine erste Schicht 169 und eine zweite Schicht 170. Die erste Schicht 169 ist mit der Metallschicht 141 von der ersten Kopplungsstruktur 114 gekoppelt. Bei einigen Ausführungsformen umfasst die erste Schicht 169 eine abgeschrägte Form von einer Querschnittansicht. Bei einigen Ausführungsformen kann die erste Schicht 169 ein leitendes Material mit einem Elastizitätsmodul von ungefähr 150 Gigapascal (GPa) bis zu ungefähr 250 GPa umfassen. Bei einigen Ausführungsformen kann die erste Schicht 169 ein leitendes Material mit einem Elastizitätsmodul von ungefähr 180 GPa bis zu ungefähr 220 GPa umfassen. Bei einigen Ausführungsformen kann die erste Schicht 169 ein leitendes Material mit einem Elastizitätsmodul von ungefähr 190 GPa bis zu ungefähr 210 GPa umfassen. Bei einigen Ausführungsformen kann die erste Schicht 169 Metall wie Gold, Silber, Kupfer, Wolfram oder Nickel umfassen.
  • Bei einigen Ausführungsformen kann die erste Schicht 169 ein leitendes Material mit einer Gewichtsprozentkonzentration von ungefähr 85 % bis zu ungefähr 100 % umfassen. Bei einigen Ausführungsformen kann die erste Schicht 169 ein leitendes Material mit einer Gewichtsprozentkonzentration von ungefähr 90 % bis zu ungefähr 100 % umfassen. Bei einigen Ausführungsformen kann die erste Schicht 169 ein leitendes Material mit einer Gewichtsprozentkonzentration von ungefähr 93 % bis zu ungefähr 95 % umfassen. Bei einigen Ausführungsformen umfasst das leitende Material von der ersten Schicht 169 Gold, Silber, Kupfer, Wolfram oder Nickel.
  • Die erste Schicht 169 umfasst eine Höhe H1, die von der unteren Fläche 168B zu einer oberen Fläche 169A gemessen ist. Bei einigen Ausführungsformen beträgt die Höhe H1 von ungefähr 1,5 µm bis zu ungefähr 3 µm. Bei einigen Ausführungsformen beträgt die Höhe H1 von ungefähr 1,5 µm bis zu ungefähr 2,5 µm. Bei einigen Ausführungsformen beträgt die Höhe H1 von ungefähr 2 µm bis zu ungefähr 2,5 µm.
  • Die zweite Schicht 170 verbindet elektrisch die erste Schicht 169 mit der UBM 174. Bei einigen Ausführungsformen ist die zweite Schicht 170 vom Dielektrikum 166 freigelegt. Die zweite Schicht 170 weist eine obere Fläche auf, welche die obere Fläche der Bondinsel 168 ist und als 168A bezeichnet ist. Bei einigen Ausführungsformen trifft die obere Fläche 168A der zweiten Schicht 170 auf die obere Fläche 166A des Dielektrikums 166. Bei einigen Ausführungsformen ist die obere Fläche 168A niedriger als die obere Fläche 166A des Dielektrikums 166. Bei einigen Ausführungsformen umfasst die zweite Schicht 170 eine vierseitige Form. Bei einigen Ausführungsformen umfasst die zweite Schicht 170 eine trapezförmige Form.
  • Bei einigen Ausführungsformen weist die obere Fläche 168A der zweiten Schicht 170 eine flache Form auf. Bei einigen Ausführungsformen weist die obere Fläche 168A der zweiten Schicht eine gebogene Form auf. Bei einigen Ausführungsformen weist die obere Fläche 168A der zweiten Schicht eine konkave Form wie eine nach unten konkave Form auf.
  • Bei einigen Ausführungsformen kann die zweite Schicht 170 ein leitendes Material mit einem Elastizitätsmodul von ungefähr 50 GPa bis zu ungefähr 120 GPa umfassen. Bei einigen Ausführungsformen kann die zweite Schicht 170 ein leitendes Material mit einem Elastizitätsmodul von ungefähr 60 GPa bis zu ungefähr 100 GPa umfassen. Bei einigen Ausführungsformen kann die zweite Schicht 170 ein leitendes Material mit einem Elastizitätsmodul von ungefähr 70 GPa bis zu ungefähr 80 GPa umfassen. Bei einigen Ausführungsformen kann die zweite Schicht 170 Metall wie Gold, Silber, Kupfer, Wolfram oder Nickel umfassen.
  • Bei einigen Ausführungsformen kann die zweite Schicht 170 ein leitendes Material mit einer Gewichtsprozentkonzentration von ungefähr 95 % bis zu ungefähr 100 % umfassen. Bei einigen Ausführungsformen kann die zweite Schicht 170 ein leitendes Material mit einer Gewichtsprozentkonzentration von ungefähr 99 % bis zu ungefähr 100 % umfassen. Bei einigen Ausführungsformen kann die zweite Schicht 170 Metall wie Gold, Silber, Kupfer, Wolfram oder Nickel umfassen.
  • Die zweite Schicht 170 umfasst eine Höhe H2, die von der Fläche 169A zur oberen Fläche 168A gemessen ist. Bei den Ausführungsformen beträgt die Höhe H2 von ungefähr 0,05 µm bis zu ungefähr 0,3 µm. Bei den Ausführungsformen beträgt die Höhe H2 von ungefähr 0,1 µm bis zu ungefähr 0,3 µm. Bei den Ausführungsformen beträgt die Höhe H2 von ungefähr 0,1 µm bis zu ungefähr 0,2 µm.
  • Bei einigen Ausführungsformen beträgt ein Elastizitätsmodulverhältnis zwischen der ersten Schicht 169 und der zweiten Schicht 170 von ungefähr 1,5 bis zu ungefähr 3,5. Bei einigen Ausführungsformen beträgt ein Elastizitätsmodulverhältnis zwischen der ersten Schicht 169 und der zweiten Schicht 170 von ungefähr 2,0 bis zu ungefähr 3,0. Bei einigen Ausführungsformen beträgt ein Elastizitätsmodulverhältnis zwischen der ersten Schicht 169 und der zweiten Schicht 170 von ungefähr 2,4 bis zu ungefähr 2,6.
  • 1C ist eine vergrößerte schematische Ansicht eines Abschnitts der Halbleiterstruktur 100 in 1A gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Speziell ist die erste Halbleitervorrichtung 110 detaillierter veranschaulicht. Unter Bezugnahme auf 1C ist die obere Fläche 168A höher als die obere Fläche 166A des Dielektrikums 166. Bei einigen Ausführungsformen ist die obere Fläche 168A höher als die obere Fläche 112A des Dielektrikums 164. Bei einigen Ausführungsformen ist die obere Fläche 168A höher als die obere Fläche 167A des Dielektrikums 167. Bei einigen Ausführungsformen deckt ein Abschnitt der Bondinsel 168 einen Abschnitt des Dielektrikums 166 ab. Bei einigen Ausführungsformen erstreckt sich ein Kappenabschnitt der Bondinsel 168 über das Dielektrikum 166. Bei einigen Ausführungsformen erstreckt sich der Kappenabschnitt der Bondinsel 168 entlang einer Richtung, die zur oberen Fläche 112A des ersten halbleitenden Substrats 112 parallel ist. Bei einigen Ausführungsformen ist das Dielektrikum 166 teilweise durch die UBM 174 und teilweise durch die Bondinsel 168 abgedeckt.
  • Bei einigen Ausführungsformen deckt die zweite Schicht 170 einen Abschnitt der oberen Fläche 166A des Dielektrikums 166 ab. Bei einigen Ausführungsformen erstreckt sich die zweite Schicht 170 über das Dielektrikum 166. Bei einigen Ausführungsformen weist die obere Fläche 168A der zweiten Schicht 170 eine flache Form auf. Bei einigen Ausführungsformen weist die obere Fläche 168A der zweiten Schicht 170 eine gebogene Form wie eine konkave Form auf. Bei einigen Ausführungsformen trifft die obere Fläche 169A auf eine hohe Ebene der Seitenwand 168C, sodass die zweite Schicht 170 höher ist als die obere Fläche 166A des Dielektrikums 166. Bei einigen Ausführungsformen umfasst der Kappenabschnitt der zweiten Schicht 170 eine vierseitige Form. Bei einigen Ausführungsformen umfasst der Kappenabschnitt der zweiten Schicht 170 eine trapezförmige Form. Bei einigen Ausführungsformen deckt der Kappenabschnitt der zweiten Schicht 170 einen Abschnitt des Dielektrikums 166 ab.
  • 2A bis 2Q zeigen Querschnittansichten der Halbleiterstruktur 100 von 1A bei verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung, wobei die Ausführungsform der 2Q nicht beansprucht wird. In 2A wird das erste halbleitende Substrat 112 bereitgestellt. Bei einigen Ausführungsformen kann mindestens eine Struktur einer Erfassungsvorrichtung (nicht gezeigt) im ersten halbleitenden Substrat 112 gebildet werden. Das erste halbleitende Substrat 112 weist einen ersten Dotierstofftyp wie einen Typ P auf.
  • Bei einigen Ausführungsformen wird ein Dielektrikum 162 auf einer obersten Ebene des ersten halbleitenden Substrats 112 ganzflächig abgeschieden. Das Dielektrikum 162 kann durch Gasphasenabscheidung oder Schleuderbeschichtung gebildet werden. „Gasphasenabscheidung“ verweist auf Prozesse des Abscheidens von Materialien auf einem Substrat während der Gasphase. Gasphasenabscheidungsprozesse umfassen jeden Prozess wie z. B., aber nicht beschränkt auf, chemische Gasphasenabscheidung (CVD) und physikalische Gasphasenabscheidung (PVD). Beispiele von Gasphasenabscheidungsverfahren umfassen Glühfaden-CVD, Funkfrequenz-CVD (HF-CVD), Laser-CVD (LCVD), konforme Diamantbeschichtungsprozesse, metallorganische CVD (MOCVD), Sputtern, thermisches Aufdampfen-PVD, ionisiertes Metall-PVD (IMPVD), Elektronenstrahl-PVD (EBPVD), reaktive PVD, Atomlagenabscheidung (ALD), plasmagestützte CVD (PECVD), hochdichtes Plasma-CVD (HDPCVD), Niederdruck-CVD (LPCVD) und dergleichen. Bei einigen Ausführungsformen umfasst das Dielektrikum 162 Siliziumoxid oder Siliziumnitrid. Bei einigen Ausführungsformen ist das Dielektrikum der obersten Ebene 162 auch als eine Passivierungsschicht konfiguriert.
  • Unter Bezugnahme auf 2B wird die erste Kopplungsstruktur 114 über dem ersten halbleitenden Substrat 112 gebildet. Die erste Kopplungsstruktur 114 kann aus gestapelten Metallschichten von einer unteren Schicht zu einer oberen Schicht gebildet werden. Die Metallschicht 147 wird beispielsweise durch Abscheiden einer Maskenschicht (nicht separat gezeigt) auf dem ersten halbleitenden Substrat 112 gebildet. Die Maskenschicht wird durch einen Ätzvorgang strukturiert, um gewünschte Strukturen für die Metallschicht 141 zu bilden. Dann werden leitende Materialien in die geätzten Strukturen gefüllt. Die Maskenschicht wird durch einen Entfernungsvorgang abgestreift, nachdem die Struktur mit leitenden Materialien gefüllt wurde. Das IMD-Material 113 kann unter die leitenden Materialien der Metallschicht 141 gefüllt werden. Ähnlich wird die leitende Durchkontaktierungsschicht 142 über der Metallschicht 141 gebildet, um eine leitende Verbindung zwischen der Metallschicht 141 und der darüberliegenden Metallschicht 142 zu erzeugen. Die Metallschichten 143, 145 und 147 werden der Reihe nach zusammen mit den dazwischenliegenden leitenden Durchkontaktierungsschichten 144 und 146 gebildet. Ein Abschnitt der Metallschicht 147 wird von der ersten Kopplungsstruktur 114 freigelegt.
  • Unter Bezugnahme auf 2C werden mehrere Bondinseln 154 auf einer obersten Ebene von der ersten Kopplungsstruktur 114 gebildet. Bei einigen Ausführungsformen weist jede der Bondinseln 154 eine obere Fläche 154A auf, die höher ist als eine obere Fläche 113A des IMD 113. Bei einigen Ausführungsformen (nicht gezeigt) kann die obere Fläche 113A derart konfiguriert sein, dass sie auf gleicher Ebene mit der oberen Fläche 154A ist, sodass die erste Kopplungsstruktur 114 eine planarisierte obere Fläche 114A von 1A aufweist. Das erste halbleitende Substrat 112 und die erste Kopplungsstruktur 114 bilden die erste Halbleitervorrichtung 110.
  • Die 2D bis 2F zeigen Querschnittansichten der zweiten Halbleitervorrichtung 120 bei verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Das zweite halbleitende Substrat 122 wird wie gezeigt in 2D vorgesehen. Bei einigen Ausführungsformen kann mindestens eine aktive oder passive Struktur (nicht gezeigt) im ersten halbleitenden Substrat 122 gebildet werden. Das erste halbleitende Substrat 122 weist einen ersten Dotierstofftyp wie einen Typ P auf.
  • Unter Bezugnahme auf 2E wird die zweite Kopplungsstruktur 124 über dem zweiten halbleitenden Substrat 122 gebildet. Die zweite Kopplungsstruktur 124 kann aus gestapelten Metallschichten gebildet werden. Bei einigen Ausführungsformen wird die zweite Kopplungsstruktur 124 von der Unterseite zur Oberseite gebildet, wobei ein solcher Prozess dem Bilden von der ersten Kopplungsstruktur 114 ähnlich ist. Beispielsweise werden die Metallschichten 131, 133, 135 und 137 übereinander zusammen mit entsprechenden dazwischenliegenden leitenden Durchkontaktierungsschichten 132, 134 und 136 gebildet. Das IMD 123 wird unter die besagten Metallschichten gefüllt, um die zweite Kopplungsstruktur 124 abzuschließen. Ein Abschnitt der Metallschicht 131 wird von der ersten Kopplungsstruktur 114 freigelegt.
  • Unter Bezugnahme auf 2F werden mehrere Bondinseln 152 auf einer obersten Ebene der zweiten Kopplungsstruktur 124 gebildet. Bei einigen Ausführungsformen weist jede der Bondinseln 152 eine obere Fläche 152A auf, die höher ist als eine obere Fläche 123A des IMD 123. Bei einigen Ausführungsformen (nicht gezeigt) kann die obere Fläche 123A derart konfiguriert sein, dass sie auf gleicher Ebene mit der oberen Fläche 152A ist, sodass die erste Kopplungsstruktur 124 eine planarisierte obere Fläche 124A von 1A aufweist. Das zweite halbleitende Substrat 122 und die zweite Kopplungsstruktur 124 bilden die erste Halbleitervorrichtung 120.
  • Die erste Halbleitervorrichtung 110 wird gewendet und an die Halbleitervorrichtung 120 wie gezeigt in 2G gebondet. Die Bondinseln 154 werden an entsprechende Bondinseln 152 elektrisch gebondet.
  • Unter Bezugnahme auf 2H wird das erste halbleitende Substrat 112 ausgedünnt. Das ausgedünnte halbleitende Substrat 112 wird zu einer Dicke L ausgedünnt, die von einer unteren Fläche 112C zur oberen Fläche 112A gemessen wird. Bei einigen Ausführungsformen beträgt die Dicke L von ungefähr 20 um bis zu ungefähr 500 um. Bei einigen Ausführungsformen beträgt die Dicke L von ungefähr 20 um bis zu ungefähr 300 um. Bei einigen Ausführungsformen beträgt die Dicke L von ungefähr 40 um bis zu ungefähr 120 um.
  • In 2I wird das Dielektrikum 164 über der ersten Halbleitervorrichtung 110 gebildet. Bei einigen Ausführungsformen kann das Dielektrikum 164 als eine Passivierungsschicht konfiguriert sein. Bei einigen Ausführungsformen umfasst das Dielektrikum 164 Siliziumoxid oder Siliziumnitrid. Das Dielektrikum 164 kann durch einen Abscheidungsvorgang wie Glühfaden-CVD, RF-CVD, Laser-CVD (LCVD), konforme Diamantbeschichtungsprozesse, MOCVD, thermisches Aufdampfen-PVD, HDPCVD, LPCVD und dergleichen gebildet werden.
  • In 2J wird die erste Durchkontaktierung 160 im ersten Halbleitersubstrat 112 gebildet. Die erste Durchkontaktierung 160 kann durch Abscheiden einer Maskenschicht gebildet werden. Die Maskenschicht kann eine Fotoresistmaske oder Hartmaske wie Nitrid sein. Dann wird ein Ätzvorgang mit der Maskenschicht an Ort und Stelle ausgeführt. Die erste Durchkontaktierung 160 wird durch einen geeigneten Ätzprozess, wie einen Trockenätzvorgang gebildet. Bei einigen Ausführungsformen umfasst das Trockenätzen im vorliegenden Vorgang ein reaktives Ionenätzen (RIE), das fluorhaltige Gase annimmt. Die Maskenschicht wird entfernt, nachdem die erste Durchkontaktierung 160 abgeschlossen ist.
  • In 2K wird ein Dielektrikum 167 über dem ersten halbleitenden Substrat 112 konform gebildet. Bei einigen Ausführungsformen ist das Dielektrikum 167 ein Material, das sich von dem des Dielektrikums 164 unterscheidet. Bei einigen Ausführungsformen wird das Dielektrikum 167 über dem Dielektrikum 164 und den Seitenwänden und der unteren Fläche der ersten Durchkontaktierung 160 gebildet. Das Dielektrikum 167 kann durch einen geeigneten Abscheidungsprozess wie einen CVD- oder PVD-Vorgang gebildet werden.
  • In 2L wird ein Dielektrikum 182 über dem Dielektrikum 167 ganzflächig abgeschieden. Das Dielektrikum 182 füllt die erste Durchkontaktierung 160. Bei einigen Ausführungsformen unterscheidet sich das Material des Dielektrikums 182 von dem des Dielektrikums 167. Bei einigen Ausführungsformen unterscheidet sich das Material des Dielektrikums 182 von dem des Dielektrikums 164.
  • In 2M wird ein Entfernungsvorgang ausgeführt, um übermäßige Materialien über der Dielektrikumschicht 164 zu entfernen. Nach dem Entfernungsvorgang wird ein Abschnitt der Dielektrikumschicht 167 auf den Seitenwänden und der unteren Fläche von der ersten Durchkontaktierung 160 hinterlassen. Als Resultat wird das Dielektrikum 166 in der ersten Durchkontaktierung 160 gebildet. Außerdem wird das Dielektrikum 164 durch den Entfernungsvorgang freigelegt. Bei einigen Ausführungsformen kann der Entfernungsvorgang durch einen geeigneten Prozess wie ein chemisch-mechanisches Polieren (CMP) ausgeführt werden. Bei einigen Ausführungsformen kann ein Abschnitt der oberen Fläche der gefüllten ersten Durchkontaktierung 160, der die Flächen 166A und 167A umfasst, aufgrund des Dishing-Effekts eine gebogene Fläche umfassen. Bei einigen Ausführungsformen kann die obere Fläche von der ersten Durchkontaktierung 160 eine konkave Form wie eine nach oben konkave Form umfassen. Daher kann das Dielektrikum 166 eine obere Fläche 166A mit einer gebogenen Form umfassen. Beispielsweise kann die obere Fläche 166A eine nach oben konkave Form umfassen. Bei einigen Ausführungsformen kann das Dielektrikum 167 eine obere Fläche 166A mit einer gebogenen Form umfassen. Beispielsweise kann die obere Fläche 167A eine nach oben konkave Form umfassen.
  • In 2N wird die zweite Durchkontaktierung 160' im Dielektrikum 166 gebildet. Die zweite Durchkontaktierung 160' erstreckt sich nach unten und legt die Metallschicht 141 frei. Die zweite Durchkontaktierung 160' kann durch Abscheiden einer Maskenschicht gebildet werden. Dann wird ein Ätzvorgang mit der Maskenschicht an Ort und Stelle ausgeführt. Die zweite Durchkontaktierung 160 wird durch einen geeigneten Ätzprozess wie einen Trockenätzvorgang gebildet. Bei einigen Ausführungsformen umfasst das Trockenätzen im vorliegenden Vorgang ein reaktives Ionenätzen (RIE), das fluorhaltige Gase annimmt. Die Maskenschicht wird entfernt, nachdem die zweite Durchkontaktierung 160' abgeschlossen ist.
  • Unter Bezugnahme auf 2O wird die erste Schicht 169 in der zweiten Durchkontaktierung 160' gebildet. Die erste Schicht 169 kann durch eine Vielzahl von Techniken, wie z. B. elektrochemisches Abscheiden, stromloses Abscheiden, hochdichtes ionisiertes Metallplasma- (IMP) -Abscheiden, hochdichtes induktiv gekoppeltes Plasma- (ICP) -Abscheiden, Sputtern, PVD, CVD, LPCVD, plasmaunterstützte chemische Gasphasenabscheidung (PECVD) und dergleichen gebildet werden.
  • Unter Bezugnahme auf 2P wird die zweite Schicht 170 über der zweiten Durchkontaktierung 160' gebildet. Außerdem wird die zweite Schicht 170 auf der ersten Schicht 169 gebildet. Die zweite Schicht 170 kann durch eine Vielzahl von Techniken, wie z. B. elektrochemisches Abscheiden, stromloses Abscheiden, hochdichtes ionisiertes Metallplasma- (IMP) -Abscheiden, hochdichtes induktiv gekoppeltes Plasma- (ICP) -Abscheiden, Sputtern, PVD, CVD, LPCVD, plasmaunterstützte chemische Gasphasenabscheidung (PECVD) und dergleichen gebildet werden.
  • Unter Bezugnahme auf die beispielhafte Ausführungsform der 2Q wird die UBM 174 über der ersten Durchkontaktierung 160 gebildet. Bei einigen Ausführungsformen deckt die UBM 174 einen Abschnitt des Dielektrikums 164 ab. Dann wird der Anschluss 172 über der UBM 174 gebildet.
  • Im Hinblick auf das Vorhergehende stellt die vorliegende Offenbarung eine Halbleiterstruktur bereit, in der eine verbesserte Bondinsel zum Verbessern des strukturellen Widerstands gegenüber Fremdbeanspruchung vorgeschlagen wird. Die Bondinsel kann mindestens zwei Schichten aus leitenden Materialien umfassen. Die Bondinsel ist in einer Durchkontaktierung angeordnet. Unter den zwei Schichten der Bondinsel umfasst eine erste Schicht ein leitendes Material wie Nickel. Außerdem umfasst die zweite Schicht ein leitendes Material wie Gold. Außerdem umfasst die zweite Schicht einen Kappenabschnitt, der die Durchkontaktierung abdeckt. Daher weist die Bondinsel eine größere Beanspruchungsbeständigkeit auf. Das Risiko eines Strukturrisses oder -ablösens wird dementsprechend abgeschwächt.
  • Die vorliegende Offenbarung stellt eine Halbleiterstruktur bereit. Die Halbleiterstruktur umfasst ein halbleitendes Substrat und eine Kopplungsstruktur über dem halbleitenden Substrat. Die Halbleiterstruktur umfasst zudem eine Bondinsel im halbleitenden Substrat, die mit der Metallschicht gekoppelt ist. Die Bondinsel umfasst zwei leitende Schichten.
  • Die vorliegende Offenbarung stellt eine Halbleiterstruktur bereit, die eine erste Halbleitervorrichtung und eine zweite Halbleitervorrichtung umfasst. Die erste Halbleitervorrichtung umfasst ein erstes halbleitendes Substrat, eine erste Kopplungsstruktur über dem ersten halbleitenden Substrat, einen Anschluss im ersten halbleitenden Substrat, wobei der Anschluss konfiguriert ist, die erste Kopplungsstruktur mit einem Anschluss über dem ersten halbleitenden Substrat elektrisch zu koppeln, und ein Dielektrikum, das den Anschluss umgibt. Die zweite Halbleitervorrichtung umfasst ein zweites halbleitendes Substrat. Die zweite Halbleitervorrichtung umfasst zudem eine zweite Kopplungsstruktur über dem zweiten halbleitenden Substrat, die konfiguriert ist, an die erste Kopplungsstruktur zu bonden. Der Anschluss umfasst eine erste Schicht, die mit der zweiten Kopplungsstruktur verbunden ist, und eine zweite Schicht, die sich über dem Dielektrikum erstreckt.
  • Die vorliegende Offenbarung stellt ein Verfahren zum Herstellen einer Halbleiterstruktur bereit. Das Verfahren umfasst: Bereitstellen eines ersten halbleitenden Substrats; Bilden einer ersten Kopplungsstruktur über dem ersten halbleitenden Substrat; Bereitstellen eines zweiten halbleitenden Substrats; Bilden einer zweiten Kopplungsstruktur über dem ersten halbleitenden Substrat; Bonden der ersten Kopplungsstruktur an die zweite Kopplungsstruktur; Bilden einer ersten Durchkontaktierung im ersten halbleitenden Substrat, wobei die Durchkontaktierung einen Abschnitt einer oberen Fläche einer Metallschicht in der ersten Kopplungsstruktur freilegt; Abscheiden eines Dielektrikums in der ersten Durchkontaktierung; Bilden einer zweiten Durchkontaktierung im Dielektrikum; Abscheiden einer ersten leitenden Schicht in der zweiten Durchkontaktierung; und Abscheiden einer zweiten leitenden Schicht über der ersten leitenden Schicht.

Claims (19)

  1. Halbleiterstruktur (100), aufweisend: ein halbleitendes Substrat (112); eine Kopplungsstruktur (114) über dem halbleitenden Substrat (112); und eine Bondinsel (168) im halbleitenden Substrat (112), die eine erste leitende Schicht (169) aufweist, welche mit einer Metallschicht (141) der Kopplungsstruktur (114) gekoppelt ist, und wobei die Bondinsel (168) eine zweite leitende Schicht (170) aufweist, welche über der ersten leitenden Schicht (169) angeordnet ist, weiter aufweisend ein Dielektrikum (166), das die Bondinsel (168) in einer Querrichtung umgibt, wobei die Querrichtung im Wesentlichen parallel zu einer oberen Fläche des halbleitenden Substrats (112) ist, wobei die erste leitende Schicht (169) und die zweite leitende Schicht (170) jeweils seitlich unmittelbar an das Dielektrikum (166) angrenzen.
  2. Halbleiterstruktur (100) nach Anspruch 1, wobei die Bondinsel (168) ein leitendes Material mit einem Elastizitätsmodul von 180 GPa bis zu 220 GPa umfasst.
  3. Halbleiterstruktur (100) nach Anspruch 1 oder 2, wobei die Bondinsel (168) eine Goldschicht (170) über einer Nickelschicht (169) umfasst und die Goldschicht (170) konfiguriert ist, mit einem Lötkontakthügel (172) zu verbinden.
  4. Halbleiterstruktur (100) nach Anspruch 3, wobei die Nickelschicht (169) eine Höhe von 2 µm bis zu 2,5 µm umfasst.
  5. Halbleiterstruktur (100) nach einem der vorstehenden Ansprüche, wobei ein Verhältnis eines Elastizitätsmoduls zwischen der ersten leitenden Schicht (169) und der zweiten leitenden Schicht (170) von 1,5 bis zu 3,5 beträgt.
  6. Halbleiterstruktur (100) nach einem der vorstehenden Ansprüche, wobei das halbleitende Substrat (112) eine Durchkontaktierung (160) umfasst und die Bondinsel (168) in der Durchkontaktierung (160) angeordnet ist.
  7. Halbleiterstruktur (100) nach Anspruch 6, wobei die Bondinsel (168) eine obere Fläche (166A) mit einer nach oben konkaven Form umfasst.
  8. Halbleiterstruktur (100) nach einem der vorstehenden Ansprüche, wobei die Bondinsel (168) einen Kappenabschnitt umfasst, der sich entlang einer Richtung im Wesentlichen parallel zu einer oberen Fläche des ersten halbleitenden Substrats (112) erstreckt.
  9. Halbleiterstruktur (100) nach einem der vorstehenden Ansprüche, wobei die Bondinsel (168) eine abgeschrägte Form umfasst.
  10. Halbleiterstruktur (100) nach einem der vorstehenden Ansprüche, wobei die Bondinsel (168) eine obere Fläche und eine untere Fläche umfasst und die obere Fläche eine erste Breite (W1) umfasst, die größer ist als eine zweite Breite (W2) der unteren Fläche.
  11. Halbleiterstruktur (100) nach Anspruch 1, wobei das Dielektrikum (166) eine mehrschichtige Struktur umfasst.
  12. Halbleiterstruktur (100) nach einem der vorangehenden Ansprüche, wobei die Bondinsel (168) einen Abschnitt des Dielektrikums (166) abdeckt.
  13. Halbleiterstruktur (100), umfassend: eine erste Halbleitervorrichtung (110), umfassend: ein erstes halbleitendes Substrat (112); eine erste Kopplungsstruktur (114) über dem ersten halbleitenden Substrat (112); einen Anschluss (168) im ersten halbleitenden Substrat (112), wobei der Anschluss (168) konfiguriert ist, die erste Kopplungsstruktur (114) mit einem Anschlussteil über dem ersten halbleitenden Substrat (112) elektrisch zu koppeln; und ein Dielektrikum (166), das den Anschluss (168) umgibt; und eine zweite Halbleitervorrichtung (120), umfassend: ein zweites halbleitendes Substrat (122); und eine zweite Kopplungsstruktur (124) über dem zweiten halbleitenden Substrat (122), die konfiguriert ist, mit der ersten Kopplungsstruktur (114) zu bonden, wobei der Anschluss (168) eine erste Schicht (169) umfasst, die mit der zweiten Kopplungsstruktur (124) verbunden ist, und eine zweite Schicht (170), die sich über dem Dielektrikum (166) erstreckt, wobei die zweite Schicht (170) über der ersten Schicht (169) angeordnet ist, und wobei die erste Schicht (169) und die zweite Schicht (170) jeweils seitlich unmittelbar an das Dielektrikum (166) angrenzen.
  14. Halbleiterstruktur (100) nach Anspruch 13, wobei die erste Schicht (169) eine abgeschrägte Form umfasst.
  15. Halbleiterstruktur (100) nach Anspruch 13 oder 14, weiter umfassend ein zweites Dielektrikum (167), welches das erste Dielektrikum (166) umgibt.
  16. Halbleiterstruktur (100) nach Anspruch 15, wobei das zweite Dielektrikum (167) eine obere Fläche (167A) mit einer gebogenen Form aufweist.
  17. Verfahren zum Herstellen einer Halbleiterstruktur (100), umfassend: Bereitstellen eines ersten halbleitenden Substrats (112); Bilden einer ersten Kopplungsstruktur (114) über dem ersten halbleitenden Substrat (112); Bilden einer ersten Durchkontaktierung (160) im ersten halbleitenden Substrat (112), wobei die Durchkontaktierung (160) einen Abschnitt einer oberen Fläche einer Metallschicht (141) in der ersten Kopplungsstruktur (114) freilegt; Abscheiden eines Dielektrikums (166) in der ersten Durchkontaktierung (160); Abscheiden einer ersten leitenden Schicht (169) in der ersten Durchkontaktierung (160); und Abscheiden einer zweiten leitenden Schicht (170) über der ersten leitenden Schicht (169), wobei ein Verhältnis eines Elastizitätsmoduls zwischen der ersten leitenden Schicht (169) und der zweiten leitenden Schicht (170) 1,5 bis zu 3,5 beträgt, und wobei die erste leitende Schicht (169) und die zweite leitende Schicht (170) jeweils seitlich unmittelbar an das Dielektrikum (166) angrenzen.
  18. Verfahren nach Anspruch 17, wobei ein Abschnitt der zweiten leitenden Schicht (170) einen Abschnitt des Dielektrikums (166) abdeckt.
  19. Verfahren nach Anspruch 17 oder 18, wobei nach dem Abscheiden des Dielektrikums (166) in der ersten Durchkontaktierung (160) eine konkave Form in einer oberen Fläche (166A) des Dielektrikums ausgebildet wird.
DE102016117031.3A 2015-12-31 2016-09-12 Halbleiterstruktur und Herstellungsverfahren davon Active DE102016117031B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562273461P 2015-12-31 2015-12-31
US62/273,461 2015-12-31
US15/156,764 2016-05-17
US15/156,764 US9786619B2 (en) 2015-12-31 2016-05-17 Semiconductor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102016117031A1 DE102016117031A1 (de) 2017-07-06
DE102016117031B4 true DE102016117031B4 (de) 2024-02-22

Family

ID=59068930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016117031.3A Active DE102016117031B4 (de) 2015-12-31 2016-09-12 Halbleiterstruktur und Herstellungsverfahren davon

Country Status (1)

Country Link
DE (1) DE102016117031B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264368B2 (en) 2019-08-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mask transfer method (and related apparatus) for a bumping process
US11894241B2 (en) 2021-01-28 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous bonding structure and method forming same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261827A1 (en) 2011-04-13 2012-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US20130264720A1 (en) 2012-04-09 2013-10-10 Samsung Electronics Co., Ltd. Semiconductor Chips Having Through Silicon Vias and Related Fabrication Methods and Semiconductor Packages
US20150243879A1 (en) 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261827A1 (en) 2011-04-13 2012-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US20150243879A1 (en) 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20130264720A1 (en) 2012-04-09 2013-10-10 Samsung Electronics Co., Ltd. Semiconductor Chips Having Through Silicon Vias and Related Fabrication Methods and Semiconductor Packages

Also Published As

Publication number Publication date
DE102016117031A1 (de) 2017-07-06

Similar Documents

Publication Publication Date Title
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102019117352B4 (de) Padstruktur zur verbesserten bondfähigkeit
DE102011000926A1 (de) Integrierte Schaltkreis-Anordnung und Verfahren zum Anfertigen derselben
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
US11189583B2 (en) Semiconductor structure and manufacturing method thereof
DE102016101089B4 (de) Mehrfachaufprallprozess zum Bonden
DE102020119181A1 (de) Halbleiterpackages und verfahren zu deren herstellung
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102021100457A1 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102020129392A1 (de) Speichervorrichtung und verfahren zum bilden derselben
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102023100013A1 (de) Halbleitervorrichtung und verfahren
DE102023105384A1 (de) Ic-package und verfahren zum bilden desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division