DE102009010885B4 - Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür - Google Patents
Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür Download PDFInfo
- Publication number
- DE102009010885B4 DE102009010885B4 DE102009010885.8A DE102009010885A DE102009010885B4 DE 102009010885 B4 DE102009010885 B4 DE 102009010885B4 DE 102009010885 A DE102009010885 A DE 102009010885A DE 102009010885 B4 DE102009010885 B4 DE 102009010885B4
- Authority
- DE
- Germany
- Prior art keywords
- lateral dimension
- passivation layer
- opening
- final passivation
- metal column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 93
- 239000002184 metal Substances 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000001465 metallisation Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000002161 passivation Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 48
- 238000000151 deposition Methods 0.000 claims description 39
- 230000008021 deposition Effects 0.000 claims description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000005219 brazing Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000035882 stress Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000007567 mass-production technique Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Halbleiterbauelement (200) mit:
einem Metallisierungssystem (210), das über einem Substrat (201) gebildet ist, wobei das Metallisierungssystem (210) eine abschließende Passivierungsschicht (260) aufweist; und
einer Metallsäule (271), die sich von der abschließenden Passivierungsschicht (260) erstreckt, wobei die Metallsäule (271) mit einer Kontaktanschlussfläche (241), die in dem Metallisierungssystem (210) gebildet ist, ausgerichtet ist und zwei laterale Abmessungen aufweist:
eine erste laterale Abmessung an der oberen Fläche der abschließenden Passivierungsschicht (260), wobei die obere Oberfläche der Kontaktanschlussfläche (241) gegenüberliegt und eine zweite laterale Abmessung an einer oberen Fläche der Metallsäule (271), wobei die erste laterale Abmessung kleiner als die zweite laterale Abmessung ist, und
einem Verbindungselement (272) mit einer dritten lateralen Abmessung, das in einer Öffnung (263) in der abschließenden Passivierungsschicht (260) ausgebildet ist, um die Kontaktanschlussfläche (241) zu kontaktieren, und wobei die dritte laterale Abmessung einer lateralen Abmessung der Öffnung in der abschließenden Passivierungsschicht (260) gleich ist und wobei die dritte laterale Abmessung der ersten lateralen Abmessung gleich oder kleiner als diese ist.
einem Metallisierungssystem (210), das über einem Substrat (201) gebildet ist, wobei das Metallisierungssystem (210) eine abschließende Passivierungsschicht (260) aufweist; und
einer Metallsäule (271), die sich von der abschließenden Passivierungsschicht (260) erstreckt, wobei die Metallsäule (271) mit einer Kontaktanschlussfläche (241), die in dem Metallisierungssystem (210) gebildet ist, ausgerichtet ist und zwei laterale Abmessungen aufweist:
eine erste laterale Abmessung an der oberen Fläche der abschließenden Passivierungsschicht (260), wobei die obere Oberfläche der Kontaktanschlussfläche (241) gegenüberliegt und eine zweite laterale Abmessung an einer oberen Fläche der Metallsäule (271), wobei die erste laterale Abmessung kleiner als die zweite laterale Abmessung ist, und
einem Verbindungselement (272) mit einer dritten lateralen Abmessung, das in einer Öffnung (263) in der abschließenden Passivierungsschicht (260) ausgebildet ist, um die Kontaktanschlussfläche (241) zu kontaktieren, und wobei die dritte laterale Abmessung einer lateralen Abmessung der Öffnung in der abschließenden Passivierungsschicht (260) gleich ist und wobei die dritte laterale Abmessung der ersten lateralen Abmessung gleich oder kleiner als diese ist.
Description
- Gebiet der vorliegenden Offenbarung
- Im Allgemeinen betrifft die vorliegende Offenbarung integrierte Schaltungen mit Metallisierungssystemen, die Metallsäulen enthalten, und betrifft insbesondere Techniken zum Verringern der Wechselwirkungen zwischen einem Chip und einem Gehäuse, die durch die thermische Fehlanpassung zwischen dem Chip und dem Gehäuse hervorgerufen werden.
- Beschreibung des Stands der Technik
- Halbleiterbauelemente werden typischerweise auf im Wesentlichen kreisförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrheit der Halbleiterbauelemente mit sehr komplexen elektronischen Schaltungen wird gegenwärtig und in der vorhersehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-Substrate, geeignete Ausgangsmaterialien zur Herstellung von Halbleiterbauelementen, etwa von Mikroprozessoren, SRAM's, ASICS (anwendungsspezifische IC's), Systeme auf einem Chip (SoC) und dergleichen sind. Die einzelnen integrierten Schaltungen sind in einem Array auf der Scheibe angeordnet, wobei die meisten Fertigungsschritte, die einige 100 oder mehr einzelne Prozessschritte in aufwendigen integrierten Schaltungen beinhalten können, gleichzeitig für alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und das Einbringen der einzelnen Bauelemente nach dem Schneiden des Substrats in ein Gehäuse. Daher zwingen ökonomische Bedingungen die Hersteller von Halbleiterbauelementen dazu, die Substratabmessungen stetig zu vergrößern, wodurch auch die verfügbare Fläche vergrößert wird, die zum Erzeugen eigentlicher Halbleiterbauelemente verfügbar ist, so dass die Produktionsausbeute erhöht wird. Zusätzlich zu dem Vergrößern der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße zu optimieren, um damit möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die für die Prozesssteuerung verwendet werden, auszunutzen. In dem Versuch, die nutzbare Oberfläche bei einer vorgegebenen Substratgröße zu maximieren, werden die Strukturgrößen von Schaltungselementen stetig verringert. Auf Grund dieser stets vorhandenen Anforderung zum Verringern der Strukturgrößen von äußerst komplexen Halbleiterbauelementen wurde Kupfer in Verbindung mit einem dielektrischen Material mit kleinem ε eine häufig eingesetzte Alternative bei der Herstellung sogenannter Verbindungsstrukturen, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten aufweisen, die Metallleitungen als Innerebenenverbindungen und Kontaktdurchführungen als Zwischenebenenverbindungen aufweisen, und die gemeinsam die einzelnen Schaltungselemente miteinander verbinden, um die erforderliche Funktionsfähigkeit der integrierten Schaltung bereitzustellen. Typischerweise ist eine Vielzahl von aufeinander gestapelten Metallleitungsschichten und Kontaktdurchführungsschichten erforderlich, um die Verbindungen aller inneren Schaltungselemente und I/O-(Eingangs/Ausgangs-), Masse- und Versorgungsanschlussflächen des betrachteten Schaltungsentwurfs zu realisieren.
- Für extrem größenreduzierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente, etwa durch Feldeffekttransistoren und dergleichen begrenzt, sondern diese auf Grund der gesteigerten Dichte an Schaltungselementen, die eine noch größere Anzahl an elektrischen Verbindungen erfordern, durch den geringen Abstand der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen in Verbindung mit einer geringeren Leitfähigkeit der Leitungen auf Grund einer geringeren Querschnittsfläche vergrößert wird. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid (ε > 4) und Siliziumnitrid (ε > 7) durch dielektrische Materialien mit einer geringeren Permittivität ersetzt, die daher auch Dielektrika mit kleinem ε mit einer relativen Permittivität von 3 oder weniger bezeichnet werden. Jedoch ist die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε deutlich geringer im Vergleich zu gut bewährten Dielektrika, etwa Siliziumdioxid und Siliziumnitrid. Als Folge hängt während der Herstellung des Metallisierungssystems und nachfolgender Fertigungsprozesse von integrierten Schaltungen die Produktionsausbeute von den mechanischen Eigenschaften empfindlicher dielektrischer Materialien, etwa dielektrische Schichten mit kleinem ε, und ihrer Haftung anderen Materialien ab.
- Zusätzlich zu den Problemen der geringeren mechanischen Stabilität moderner dielektrischer Materialien mit einer Dielektrizitätskonstanten von 3,0 oder deutlich weniger wird die Bauteilzuverlässigkeit duch diese Materialien während des Betriebs komplexer Halbleiterbauelemente auf Grund einer Wechselwirkung zwischen dem Chip und dem Gehäuse beeinflusst, die durcheine thermische Fehlanpassung der entsprechenden thermischen Ausdehnung der unterschiedlichen Materialien hervorgerufen wird. Beispielsweise wird bei der Herstellung komplexer integrierter Schaltungen zunehmend eine Kontakttechnologie eingesetzt bei der Verbindung des Gehäuseträgers mit dem Chip, die als Technik mit umgedrehten Chip bzw. Flipchip bekannt ist. Im Gegensatz zu gut etablierten Drahtverbindungstechniken, in denen geeignete Kontaktflächen an der Peripherie der letzten Metallschicht des Chips angeordnet sind, die mit entsprechenden Anschlüssen des Gehäuses mittels eines Drahtes verbunden werden, wird bei der Flipchip-Technologie eine entsprechende Höckerstruktur auf der letzten Metallisierungsschicht vorgesehen, die beispielsweise aus einem Lotmaterial aufgebaut ist, die mit entsprechenden Kontaktanschlussflächen des Gehäuses in Kontakt gebracht wird. Somit wird nach dem Aufschmelzen des Höckermaterials eine zuverlässige elektrische und mechanische Verbindung zwischen der letzten Metallisierungsschicht und den Anschlussflächen des Gehäuseträgers hergestellt. Auf diese Weise kann eine sehr große Anzahl elektrischer Verbindungen über die gesamte Chipfläche der letzten Metallisierungsschicht hinweg mit geringem Kontaktwiderstand und geringerer parasitärer Kapazität bereitgestellt werden, wodurch die I/O-(Eingangs/Ausgangs-)Kapazitäten geschaffen werden, die für komplexe integrierte Schaltungen, etwa CPU's, Speicherbauelemente und dergleichen erforderlich sind. Während der entsprechenden Prozesssequenz zum Anschließen der Höckerstruktur an einem Gehäuseträger ist ein gewisses Maß an Druck und/oder Wärme auf das Verbundbauelement auszuüben, um eine zuverlässige Verbindung zwischen jedem Höcker, der auf dem Chip gebildet ist, und den Höckern und Anschlussflächen zu erreichen, die auf dem Gehäusesubstrat bereitgestellt sind. Die thermisch oder mechanisch hervorgerufene Spannung kann jedoch auf die tieferliegenden Metallisierungsschichten einwirken, die typischerweise Dielektrika mit kleinem ε oder sogar dielektrische Materialien mit ultra-kleinem ε (ULK) aufweisen, wodurch zunehmend die Wahrscheinlichkeit des Erzeugens von Defekten durch Ablösung dieser sensiblen Materialien auf Grund der geringen mechanischen Stabilität und Haftung zu anderen Materialien erhöht wird.
- Während des Betriebs des fertiggestellten Halbleiterbauelements, das an einem entsprechenden Gehäusesubstrat angebracht ist, kann ebenfalls eine deutliche mechanische Verspannung auf Grund einer ausgeprägten Fehlanpassung des thermischen Ausdehnungsverhaltens des siliziumbasierten Halbleiterchips und des Gehäusesubstrats auftreten, da in der Massenherstellung moderner integrierter Schaltungen ökonomische Rahmenbedingungen typischerweise die Verwendung spezieller Substratmaterialien für das Gehäuse erfordern, etwa organischen Materialien, die typischerweise eine unterschiedliche thermische Leitfähigkeit und einen unterschiedlich thermischen Ausdehnungskoeffizienten im Vergleich zu dem Siliziumchip besitzen.
- In jüngsten Entwicklungen wird das thermische und elektrische Leistungsverhalten einer „Höckerstruktur” verbessert, indem Kupfersäulen anstelle oder zusätzlich zu Lothöckern oder Lotkugeln vorgesehen werden, wodurch die erforderliche Fläche für einzelne Kontaktelemente verringert wird und wodurch auch die thermische und elektrische Leitfähigkeit auf Grund der besseren Eigenschaften des Kupfers im Vergleich zu typischerweise verwendeten Lotmaterial verbessert wird. Diese Kupfersäulen tragen jedoch zu einer ausgeprägteren Wechselwirkung zwischen dem Gehäuse und dem Metallisierungssystem des Chips bei, da typischerweise die Kupfersäulen deutlich weniger verformbar sind im Vergleich zu den Höckerstrukturen, was vorteilhaft sein kann im Hinblick auf elektrische und thermische Eigenschaften, was jedoch zu erhöhten mechanischen Verspannungskomponenten in einer lokal sehr beschränkten Weise führen kann, wie dies nachfolgend detaillierter mit Bezug zu den
1a und1b erläutert ist. -
1a zeigt schematisch eine Querschnittsansicht einer integrierten Schaltung150 mit einem Halbleiterchipgebiet oder Chip100 , das an einem Gehäusesubstrat180 angebracht ist, das im Wesentlichen aus einem organischen Material, etwa aus geeigneten Polymermaterialien und dergleichen aufgebaut ist, wobei die Verbindung zwischen dem Chip100 und dem Gehäusesubstrat180 mittels einer Säulenstruktur170 hergestellt wird. Der Halbleiterchip100 umfasst typischerweise ein Substrat101 , beispielsweise ein Siliziumsubstrat oder ein SOI-Substrat, wobei dies von der Gesamtstruktur des Schaltungsaufbaus und des Verhaltens der integrierten Schaltung150 abhängt. Eine siliziumbasierte Halbleiterschicht102 ist typischerweise „über” dem Substrat101 vorgesehen, wobei die Halbleiterschicht102 eine sehr große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen aufweist, wie dies für das gewünschte Funktionsverhalten der integrierten Schaltung150 erforderlich ist. Wie zuvor erläutert ist, führt die zunehmende Verringerung der kritischen Abmessungen von Schaltungselementen zu kritischen Abmessungen von Transistoren in der Größenordnung von 50 nm und deutlich darunter in gegenwärtig verfügbaren modernen Halbleiterbauelementen, die durch Massenherstellungsverfahren erzeugt werden. Der Halbleiterchip100 umfasst ein Metallisierungssystem110 , das in modernen Bauelementen mehrere Metallisierungsschichten enthält, d. h. Bauteileebenen, in denen Metallleitungen und Kontaktdurchführungen in einem geeigneten dielektrischen Material eingebettet sind. - Wie zuvor erläutert ist, wird zumindest ein Teil der entsprechenden dielektrischen Materialien, die in den diversen Metallisierungsschichten verwendet sind, für gewöhnlich aus Material mit einer geringeren mechanischen Stabilität aufgebaut, um damit die parasitäre Qualität der benachbarten Metallleitungen zu verringern.
- Wie zuvor erläutert ist, wird die Säulenstruktur
170 als ein Teil des Metallisierungssystems110 vorgesehen, wobei die jeweiligen Kupfersäulen in der letzten Metallisierungsschicht des Systems110 gebildet sind. Andererseits umfasst das Gehäusesubstrat180 geeignete positionierte und dimensionierte Kontaktanschlussflächen (nicht gezeigt), die mit jeweiligen Säulen oder einem darauf ausgebildeten Lotmaterial in Kontakt gebracht werden, um damit entsprechende mechanische und elektrische Verbindungen beim Ausüben von Wärme und/oder mechanischem Druck zu erzeugen. Das Gehäusesubstrat180 umfasst üblicherweise geeignete Leitungen, um die oberen Säulenbereiche der Säulenstruktur mit entsprechenden Anschlüssen zu verbinden, die dann eine elektrische Schnittstelle zu anderen peripheren Komponenten bilden, etwa einer Platine und dergleichen. Der Einfachheit halber sind derartige Leitungen nicht gezeigt. - Während des Betriebs der integrierten Schaltung
150 wird Wärme in dem Halbleiterchip100 erzeugt, beispielsweise durch Schaltungselemente, die in über der Halbleiterschicht102 gebildet sind. Diese Abwärme wird beispielsweise über das Metallisierungssystem110 und die Säulenstruktur170 in sehr effizienter Weise und/oder über das Substrat101 , abhängig von der gesamten thermischen Leitfähigkeit des Substrats101 , abgeführt. Beispielsweise ist die Wärmeabfuhrkapazität von SOI-Substraten deutlich geringer im Vergleich zu reinen Siliziumsubstraten auf Grund der geringen Wärmeleitfähigkeit der vergrabenen isolierenden Oxidschicht, die die Halbleiterschicht102 von dem verbleibenden Substratmaterial trennt. Somit wird ein wesentlicher Wärmeableitpfad durch die Säulenstruktur170 und das Gehäusesubstrat180 realisiert. Es wird daher eine moderat hohe mittlere Temperatur in dem Halbleiterchip110 und auch in dem Gehäusesubstrat180 erzeugt, wobei, wie zuvor erläutert ist, eine Fehlanpassung des thermischen Ausdehnungskoeffizienten zwischen diesen beiden Komponenten eine signifikante mechanische Verspannung hervorruft. Wie dies durch die Pfeile103 und183 angezeigt ist, besitzt ggf. das Gehäusesubstrat180 eine größere thermische Ausdehnung im Vergleich zu dem Halbleiterchip110 , wobei eine entsprechende Fehlanpassung daher zu einer ausgeprägten thermischen Verspannung führt, insbesondere an der „Grenzfläche” zwischen dem Halbleiterchip110 und dem Gehäusesubstrat180 , d. h., insbesondere in der Säulenstruktur170 und dem Metallisierungssystem110 treten ausgeprägte Scherungskräfte auf, die durch thermische Fehlanpassung während des Betriebs der integrierten Schaltung150 hervorgerufen werden. Auf Grund der geringeren mechanischen Stabilität und der geringeren Haftung modernster dielektrischer Materialien können entsprechende Defekte auftreten, die die gesamte Zuverlässigkeit der integrierten Schaltung150 beeinflussen können. Insbesondere die Steifigkeit der einzelnen Säulen der Säulenstruktur170 kann zu lokal hohen Scherkräften führen, die in das Metallisierungssystem jedoch in einem lokal sehr beschränkten Bereich übertragen werden, wodurch Ablösungseffekte und dergleichen auftreten. -
1b zeigt schematisch einen Teil der integrierten Schaltung150 , um die Situation während des Auftretens einer ausgeprägten thermischen Fehlanpassung zwischen dem Gehäusesubstrat180 und dem Halbleiterchip100 darzustellen. Wie gezeigt, ist ein Teil des Metallisierungssystems110 gezeigt, in welchem eine letzte Metallisierungsschicht140 ein dielektrisches Material142 aufweist, in welchem eine Kontaktanschlussfläche141 eingebettet ist, die in anspruchsvollen Anwendungen aus Kupfermaterial aufgebaut ist. Des weiteren ist eine Passivierungsschicht160 , die auch als abschließende Passivierungsschicht bezeichnet wird, auf der letzten Metallisierungsschicht140 vorgesehen und lässt einen Teil der Kontaktanschlussfläche141 frei. Des weiteren erstreckt sich eine Metallsäule171 , etwa eine Kupfersäule, von der abschließenden Passivierungsschicht160 zu dem Gehäusesubstrat180 , d. h. zu einer entsprechenden Kontaktanschlussfläche181 , die darin gebildet ist. Typischerweise ist ein Lotmaterial173 auf der Metallsäule171 ausgebildet und erzeugt eine Verbindung zu der Kontaktanschlussfläche181 . Des weiteren ist, wie durch die gestrichelten Linien gezeigt ist, für gewöhnlich die Öffnung, die in der abschließenden Passivierungsschicht160 gebildet ist, kleiner als eine Breite171w der Metallsäule171 , wodurch ein Kontaktgebiet172 geschaffen wird, das die Metallsäule171 mit der Kontaktanschlussfläche141 verbindet. Während des Betriebs führen daher die Scherkräfte183 ,103 zu einem gewissen Drehmoment, insbesondere an entsprechenden Bereichen165 , an denen die Unterseite der Metallsäule171 mit der abschließenden Passivierungsschicht160 in Kontakt ist. In diesem Bereich wird folglich eine maximale mechanische Verspannung in lokal selektiver Weise auf das Metallisierungssystem110 ausgeübt, wodurch entsprechende Defekte hervorgerufen werden, die im Wesentlichen aus dem Bereich165 stammen. - Obwohl moderne Kontaktschemata zwischen einem Chip und einem Gehäusesubstrat auf der Grundlage von Kupfersäulen deutliche Vorteile im Hinblick auf die Wärmeableitungskapazitäten und die elektrische Leitfähigkeit bei geringerem Flächenbedarf mit sich bringen, wodurch die Dichte an Kontaktelementen und/oder Platzhalterelementen für die Wärmeableitung erhöht wird, ist jedoch die größere mechanische Verspannung, die in dem Metallisierungssystem
110 hervorgerufen wird, nicht mit den Zuverlässigkeitserfordernissen modernster Halbleiterbauelemente kompatibel. Aus diesem Grunde wird häufig die Höhe der Kupfersäulen verringert, was jedoch mit einer entsprechenden Verringerung des Abstands zwischen dem Gehäusesubstrat und dem Chip verknüpft ist, was wiederum ein nicht zuverlässiges Einfüllen von Unterfüllmaterial hervorrufen kann. Daher können entsprechende Hohlräume in dem Unterfüllmaterial zu einem hohen Grad an Unzuverlässigkeit beitragen, beispielsweise auf Grund von Ungleichmäßigkeiten in der Wärmeleitfähigkeit und dergleichen. In anderen konventionellen Vorgehensweisen werden die Metallisierungssysteme auf der Grundlage weniger empfindlicher dielektrischer Materialien mit kleinem ε oder Materialien mit ultra-kleinem ε hergestellt, um die mechanische Stabilität des Metallisierungssystems zu erhöhen, was jedoch mit einer deutlichen Beeinträchtigung des elektrischen Verhaltens auf Grund der höheren parasitären Kapazitäten verknüpft ist, woraus sich eine größere Signalausbreitungsverzögerung ergibt. - In der
US 2008/0 303 142 A1 - In der
US 5 912 510 A wird eine Bondierungsstruktur mit Isolier- und Maskierungsschichten beschrieben, die einen Bondierungshöcker mit einem Fußbereich und einem Kronenbereich aufweist. - In der
US 5 656 858 A wird eine Bondierungsstruktur mit Isolier- und Metallschichten beschrieben, die ein Bondierungshöcker mit einem Säulenbereich und einem kugelförmigen Bereich aufweist. - In der
US 5 773 897 A wird ein lotbedeckter pilzförmiger Bondierungshöcker beschrieben. - Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelementen, in denen eine Säulenstruktur bereitgestellt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
- Überblick über die Offenbarung
- Im Allgemeinen betrifft die vorliegende Offenbarung Halbleiterbauelemente und Fertigungstechniken, in denen die negative Auswirkung einer mechanischen Verspannung, die auf das Metallisierungssystem mittels einer Säulenstruktur übertragen wird, reduziert wird, indem die maximalen Kräfte an dem Punkt verringert werden, an dem die Metallsäule mit der abschließenden Passivierungsschicht in Kontakt ist, wobei dennoch die erforderliche Kontaktfläche auf der Oberseite der Metallsäule beibehalten wird. Zu diesem Zweck wird in einigen anschaulichen hierin offenbarten Aspekten die laterale Abmessung der Metallsäule an der Oberseite so eingestellt, dass diese den Erfordernissen im Hinblick auf eine Verbindung mit einem Gehäusesubstrat entspricht, während andererseits die laterale Abmessung der Metallsäule an der Unterseite, d. h. an einer Höhe, die der Oberfläche der abschließenden Passivierungsschicht entspricht, deutlich verringert ist, wodurch auch die „punktartige” Verspannung, die in das Metallisierungssystem übertragen wird, verringert wird. Folglich wird die Metallsäule in einer nagelartigen Konfiguration bereitgestellt, was bewerkstelligt werden kann, indem der Prozess der Metallabscheidung geeignet modifiziert wird, ohne jedoch wesentlich zur gesamten Prozesskomplexität beizutragen.
- Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein Metallisierungssystem, das über einem Substrat gebildet ist, wobei das Metallisierungssystem eine abschließende Passivierungsschicht aufweist; und eine Metallsäule, die sich von der abschließenden Passivierungsschicht erstreckt, wobei die Metallsäule mit einer Kontaktanschlussfläche, die in dem Metallisierungssystem gebildet ist, ausgerichtet ist und zwei laterale Abmessungen aufweist: eine erste laterale Abmessung an der oberen Fläche der abschließenden Passivierungsschicht, wobei die obere Oberfläche der Kontaktanschlussfläche gegenüberliegt und eine zweite laterale Abmessung an einer oberen Fläche der Metallsäule, wobei die erste laterale Abmessung kleiner als die zweite laterale Abmessung ist, und ein Verbindungselement mit einer dritten lateralen Abmessung, das in einer Öffnung in der abschließenden Passivierungsschicht ausgebildet ist, um die Kontaktanschlussfläche zu kontaktieren, und wobei die dritte laterale Abmessung einer lateralen Abmessung der Öffnung in der abschließenden Passivierungsschicht gleich ist und wobei die dritte laterale Abmessung der ersten lateralen Abmessung gleich oder kleiner als diese ist.
- Ein anschauliches hierin offenbartes Verfahren umfasst Bilden einer ersten Abscheidemaske mit einer abschließenden Passivierungsschicht eines Metallisierungssystems eines Halbleiterbauelements, wobei die erste Abscheidemaske eine erste Öffnung mit einer ersten Breite aufweist; Bilden einer zweiten Abscheidemaske über der ersten Abscheidemaske, wobei die zweite Abscheidemaske eine zweite Öffnung, die zu der ersten Öffnung ausgerichtet ist, aufweist und wobei die zweite Öffnung eine zweite Breite besitzt, die größer ist als die erste Breite; Bilden einer Metallsäule unter Anwendung der ersten und der zweiten Abscheidmaske; und Bilden einer Öffnung in der abschließenden Passivierungsschicht, wobei die Öffnung der abschließenden Passivierungsschicht eine Breite besitzt, die kleiner ist als die zweite Breite.
- Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft das Herstellen eines Halbleiterbauelements. Das Verfahren umfasst Bilden einer abschließenden Passivierungsschicht über mehreren Metallisierungsschichten; Bilden einer Öffnung in der abschließenden Passivierungsschicht, um einen Bereich einer Kontaktanschlussfläche freizulegen; Bilden einer Metallsäule derart, dass diese sich von der abschließenden Passivierungsschicht erstreckt, wobei die Metallsäule eine erste laterale Abmessung an einer oberen Oberfläche der abschließenden Passivierungsschicht besitzt und wobei die Metallsäule ferner eine zweite laterale Abmessung an ihrer Oberseite besitzt, wobei die erste laterale Abmessung kleiner ist als die zweite laterale Abmessung um ungefähr 30% bezogen auf die zweite laterale Abmessung; und wobei Bilden der Metallsäule umfasst: Bilden einer ersten Abscheidemaske über der abschließenden Passivierungsschicht und Bilden einer zweiten Abscheidemaske über der ersten Abscheidemaske, wobei die erste Abscheidemaske eine erste Öffnung, die zu der Öffnung der abschließenden Passivierungsschicht ausgerichtet ist, aufweist und wobei die zweite Abscheidemaske eine zweite Öffnung, die zu der ersten Öffnung ausgerichtet ist, aufweist.
- Kurze Beschreibung der Zeichnungen
- Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a und1b schematisch Querschnittsansichten einer integrierten Schaltung mit einem Halbleiterchip und einem Gehäusesubstrat zeigen, die durch eine Säulenstruktur mit einem konventionellen Aufbau verbunden sind, wodurch eine hohe mechanische Belastung hervorgerufen wird; und -
2a bis2e schematisch Querschnittsansichten eines Halbleiterbauelements mit einem komplexen Metallisierungssystem und einer Säulenstruktur mit Metallsäulen zeigen, die eine „nadelartige” Konfiguration zum Verringern der maximalen Verspannungskomponente an dem Metallisierungssystem besitzen, wobei dennoch für die erforderliche Verbindungskapazität zu einem Gehäusesubstrat gemäß anschaulicher Ausführungsformen gesorgt ist. - Detaillierte Beschreibung
- Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
- Im Allgemeinen stellt die vorliegende Offenbarung Halbleiterbauelemente und Techniken bereit, in denen aufwendige Metallisierungssysteme mit Metallsäulen effizient eingesetzt werden können, ohne dass die lokale Belastung für das Metallisierungssystem unerwünscht ansteigt, wodurch die Möglichkeit geschaffen wird, äußerst aufwendige dielektrische Materialien einzusetzen, die eine geringere mechanische Stabilität im Vergleich zu konventionellen Dielektrika besitzen, wie dies zuvor erläutert ist. Die lokale Belastung oder die lokalen Kräfte können effizient für vorgegebene Anforderungen im Hinblick auf das Bereitstellen eines Kontaktoberflächenbereichs zum Anschluss an ein Gehäusesubstrat verringert werden, indem die Momentenkräfte verringert werden, die auf die abschließende Passivierungsschicht wirken, was bewerkstelligt werden kann, indem die laterale Abmessung oder Breite oder der Durchmesser der Metallsäule in einem Bereich verringert wird, der mit der abschließenden Passivierungsschicht in Kontakt ist, während eine gewünscht größere Breite zumindest an einer oberen Fläche der Metallsäule vorgesehen wird. Folglich werden die bestehenden Momentenkräfte an der Grenzfläche zwischen der Metallsäule und dem dielektrischen Material der abschließenden Passivierungsschicht verringert, wodurch auch die lokale Belastung für darunter liegende Materialien kleiner wird, etwa für empfindliche dielektrische Materialien mit kleinem ε, wodurch die gesamte Stabilität während des Fertigungsprozesses zum Verbinden des Halbleiterchips mit dem Gehäusesubstrat und auch während des Betriebs der integrierten Schaltung erhöht wird, wie dies zuvor erläutert ist. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die reduzierte laterale Abmessung oder Breite der Metallsäule so eingestellt, dass diese laterale Abmessung im Wesentlichen der lateralen Abmessung eines Verbindungsbereichs entspricht, der die Metallsäule mit einer Kontaktanschlussfläche der letzten Metallisierungsschicht verbindet, während in anderen Fällen der Verbindungsbereich auf der Grundlage eines gewünschten Durchmessers gebildet werden kann, woran sich ein unterer Bereich der Metallsäule anschließt, der eine größere Breite besitzt, jedoch kleiner im Vergleich zu konventionellen Säulenstrukturen, woran sich ein oberer Bereich der Metallsäule mit der erforderlichen größeren lateralen Abmessung anschließt, um damit den Erfordernissen im Hinblick auf das Anschlussverhalten und dergleichen zu genügen.
- Mit Bezug zu den
2a bis2e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die1a und1b Bezug genommen wird. -
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements200 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Halbleiterbauelement200 ein Substrat201 , etwa ein Siliziumsubstrat, ein SOI-Substrat und dergleichen, wie dies im Hinblick auf die gesamte Struktur des Bauelements200 erforderlich ist. Des weiteren ist eine Bauteilebene oder eine Halbleiterschicht202 über dem Substrat201 gebildet und umfasst eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, die auf der Grundlage geeigneter Entwurfsregeln, die dem Bauelement200 entsprechen, hergestellt sind. Z. B. können kritische Abmessungen von Schaltungselementen in der Bauteilebene202 ungefähr 50 nm oder weniger betragen, wodurch ebenfalls ein komplexe Metallisierungssystem erforderlich ist. Es sollte beachtet werden, dass obwohl die hierin offenbarten Techniken sehr vorteilhaft im Zusammenhang mit komplexen Halbleiterbauelementen sind, ein entsprechendes Schema zur Herstellung einer Säulenstruktur vorteilhaft auf weniger kritische Halbleiterbauelemente angewendet werden kann, in denen die Schaltungselemente kritische Abmessungen von 50 nm oder mehr besitzen. Des weiteren umfasst das Halbleiterbauelement200 ein Metallisierungssystem210 , das typischerweise eine Vielzahl von Metallisierungsschichten220 , ...,240 aufweist, von denen zumindest einige in anschaulichen Ausführungsformen empfindliche dielektrische Materialien aufweisen, wie dies zuvor erläutert ist. Des weiteren besitzt eine letzte Metallisierungsschicht240 darin ausgebildet ein Metallgebiet in Form einer Kontaktanschlussfläche241 , die aus einem beliebigen geeigneten Material aufgebaut ist, etwa aus Kupfer, Aluminium, Kupfer/Aluminium und dergleichen. Es sollte beachtet werden, dass in komplexen Metallisierungssystemen die Metallleitungen und Kontaktdurchführungen auf der Grundlage eines Kupfermaterials auf Grund der guten Eigenschaften im Hinblick auf die thermische und elektrische Leitfähigkeit vorgesehen sind, wie dies auch zuvor erläutert ist. Es sollte jedoch beachtet werden, dass auch Metallisierungssysteme mit anderen Materialien, etwa Aluminium, Silber und dergleichen, möglicherweise in Verbindung mit weiteren Metallen, ebenfalls hierin mit eingeschlossen sind. Die Kontaktanschlussfläche241 weist ein beliebiges geeignetes Barrierenmaterial bei Bedarf auf, um damit ein entsprechendes Metall, etwa Kupfer, zuverlässig einzuschließen, wenn ein direkter Kontakt des Metalls mit einem umgebenden dielektrischen Material242 als ungeeignet erachtet wird. - Des weiteren ist eine abschließende Passivierungsschicht
260 über der letzten Metallisierungsschicht240 vorgesehen und umfasst zwei oder mehr Unterschichten261 ,262 , wie dies im Hinblick auf die gesamten Eigenschaften bezüglich der Passivierung, der mechanischen Integrität und dergleichen erforderlich ist. Z. B. ist die erste Unterschicht261 aus Siliziumdioxid, Siliziumnitrid und dergleichen aufgebaut, während die zweite Unterschicht262 ein passivierendes Material, etwa Polyamid und dergleichen repräsentiert. In der gezeigten Fertigungsphase ist eine Öffnung263 in der abschließenden Passivierungsschicht260 gebildet, so dass diese sich zu der Kontaktanschlussfläche241 erstreckt, wobei eine entsprechende laterale Abmessung der Öffnung263 sowie eine Dicke der abschließenden Passivierungsschicht260 entsprechend den gut etablierten Prozessstrategien ausgewählt sind, so dass die jeweiligen Eigenschaften der abschließenden Passivierungsschicht260 und der Öffnung263 mit konventionellen Strategien zur Herstellung einer Säule über der abschließenden Passivierungsschicht260 kompatibel sind. In anderen Fällen ist die Breite der Öffnung kleiner im Vergleich zu konventionellen Entwurfsstrategien eingestellt, wenn dies gewünscht ist. Des weiteren ist eine erste Abscheidemaske264 so vorgesehen, dass die Position und die laterale Größe eines ersten Bereichs einer Metallsäule definiert werden, die auf der Grundlage der Maske264 herzustellen ist. Dazu umfasst die Abscheidemaske264 eine Öffnung264a mit einer geeignet eingestellten lateralen Abmessung oder Breite264w , die deutlich kleiner ist im Vergleich zu einer konventionellen Metallsäule für ansonsten identische Bauteilerfordernisse. Z. B. ist eine entsprechende konventionelle laterale Abmessung durch die gestrichelte Linie264c angegeben. Die konventionelle Breite264c kann beispielsweise einer gewünschten Querschnittsfläche entsprechen, die zum Verbinden mit einem Gehäusesubstrat erforderlich ist, wie dies zuvor erläutert ist. Wenn beispielsweise eine Kontaktoberfläche mit einem Durchmesser von ungefähr 100 bis 30 μm erforderlich ist, d. h. die konventionelle Breite264c würde ungefähr 100 bis 30 μm eingestellt, wird die Breite264w der Öffnung264a ungefähr auf 70% oder weniger, etwa 50% oder weniger im Vergleich zu der lateralen Abmessung der erforderlichen Abmessung der Kontaktoberfläche einer Metallsäule festgelegt, die noch zu bilden ist. Ferner wird eine Dicke264t der Abscheidemaske264 so gewählt, dass diese einer gewünschten Höhe des Bereichs der Metallsäule entspricht, der die geringere laterale Abmessung besitzt. Beispielsweise entspricht die Dicke264t ungefähr der Hälfte der endgültigen Höhe der Metallsäule, die noch herzustellen ist, während in anderen Fällen eine noch weiter reduziertere Dicke bei Bedarf ausgewählt wird. - Das in
2a gezeigte Halbleiterbauelement200 kann auf der Grundlage der folgenden Prozessstrategie hergestellt werden. Zunächst werden Schaltungselemente in der Bauteilebene202 sowie das Metallisierungssystem210 mit den Metallisierungsschichten220 ,230 und240 auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt, wobei bei Bedarf ein hohes Maß an Kompatibilität mit gewünschten Technologiestandards und Prozesstechniken beibehalten wird. Daraufhin wird die abschließende Passivierungsschicht260 etwa durch Abscheiden entsprechender dielektrischer Materialien, etwa der Unterschichten261 und262 , und durch nachfolgendes Strukturieren durch gut etablierte Lithographietechniken hergestellt. Z. B. wird das Polyamidmaterial262 in Form eines photoempfindlichen Materials bereitgestellt und wird mittels eines entsprechenden Entwicklungsprozesses strukturiert, woran sich das Ätzen der Schicht261 anschließt. In anderen Fällen wird eine entsprechende Lackmaske vorgesehen, um durch die abschließende Passivierungsschicht260 zu ätzen, um damit einen Bereich der Kontaktanschlussfläche241 freizulegen. Bei Bedarf wird ein geeignetes Barrierenmaterial265 aufgebracht, um ein entsprechendes reaktives Metall, etwa Kupfer, einzuschließen, wenn ein direkter Kontakt mit Material der Passivierungsschicht260 als ungeeignet erachtet wird. Die Schicht265 ist vorteilhaft im Hinblick auf eine erhöhte Haftung eines Metalls, das in der Öffnung263 und auf freiliegenden Bereichen einer oberen Fläche260s und Seitenwänden260w der abschließenden Passivierungsschicht260 zu bilden ist. Zu diesem Zweck können beliebige geeignete Materialien, etwa Chrom, Kupfer, Tantal, Tantalnitrid und dergleichen oder Kombinationen diverser Materialien eingesetzt werden. Daraufhin wird die Abscheidemaske264 etwa in Form eines Lackmaterials vorgesehen, wobei deren Dicke so gewählt ist, dass die gewünschte Solldicke264t erhalten wird. In einigen anschaulichen Ausführungsformen wird nach dem Bereitstellen des Maskenmaterials ein Einebnungsprozess ausgeführt, um die gewünschte Solldicke264 zu erhalten. Daraufhin wird die Öffnung264a unter Anwendung einer geeigneten Lithographiemaske strukturiert, um damit die geringere Breite264w zu erhalten. -
2b zeigt schematisch das Halbleiterbauelement200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist eine zweite Abscheidemaske266 über der Abscheidemaske264 gebildet und weist darin ausgebildet eine Öffnung266a auf, die zu den Öffnungen264a ,263 ausgerichtet ist und die die laterale Lage und die Größe und Form eines Bereichs einer Metallsäule festlegt, die noch auf der Grundlage der Öffnungen264a ,166a herzustellen ist. Folglich werden die Breite266b sowie die gesamte Form der Öffnung266a so eingestellt, dass diese den Erfordernissen für eine Metallsäule genügen, um eine Verbindung zu einem Gehäusesubstrat bereitzustellen, wie dies auch zuvor mit Bezug zu der integrierten Schaltung150 in den1a und1b erläutert ist. Folglich ist die Breite266w in einigen anschaulichen Ausführungsformen im Bereich von 100 bis 30 μm oder darunter, wenn modernste Anwendungen betrachtet werden. Auf Grund der deutlich größeren Abmessungen266w im Vergleich zu der Abmessung264 besitzt die Metallsäule, die auf der Grundlage der Öffnungen266a ,264a herzustellen ist, eine „nagelartige” Konfigurartion, um die lokalen Momentenkräfte zu verringern, die auf die abschließende Passivierungsschicht260 ausgeübt werden. Die Abscheidungsmaske266 wird mit einer beliebigen Dicke vorgesehen, um damit eine Dicke eines oberen Bereichs der Metallsäulen zu entsprechen, die noch herzustellen sind, möglicherweise in Verbindung mit weiteren Materialien, etwa einem Lotmaterial und dergleichen, falls dies erforderlich ist. Die Abscheidemaske kann in Form eines Lackmaterials bereitgestellt werden, das unter Anwendung gut etablierter Lithographietechniken strukturiert wird, d. h. durch Vorsehen eines Positivlackes und eines Negativlackes, wobei dies von der Prozessstrategie abhängt, und durch Entfernen von belichteten Bereichen oder nicht belichteten Bereichen des Lackmaterials. Daraufhin wird der Bedarf ein nasschemischer Reinigungsprozess ausgeführt, um die freiliegende Oberfläche der Kontaktanschlussfläche241 möglicherweise in Verbindung mit einem entsprechenden Barrierenmaterial (nicht gezeigt), beispielsweise das Barrierenmaterial265 , wie es mit Bezug zu2a erläutert ist, aufzubereiten. -
2c zeigt schematisch das Halbleiterbauelement200 , wenn es der Einwirkung einer Abscheideumgebung205 unterliegt, während welcher ein geeignetes Metallmaterial in die Öffnungen266a ,264a eingeführt wird, um eine Metallsorte271 zu bilden. Es sollte beachtet werden, dass in den in den2a bis2c gezeigten Ausführungsformen auch ein Verbindungselement272 in der Öffnung263 während des Abscheideprozesses205 hergestellt wird, so dass ein Verbindungselement272 und die Metallsäule271 , die einen unteren Bereich2711 mit Abmessungen, die durch die Öffnung264a definiert sind, und einen oberen Bereich271u mit Abmessungen, die durch die Öffnung266a definiert sind, aufweist, auf der Grundlage des gleichen Materials gebildet werden. In anderen Fällen wird der Verbindungsbereich272 separat zu der Metallsäule271 hergestellt, wenn dies als geeignet erachtet wird. Z. B. wird ein spezielles Material durch elektrochemische Abscheidetechniken auf der Grundlage der abschließenden Passivierungsschicht260 und der Öffnung263 abgeschieden und anschließend werden die ersten und zweite Abscheidemaske264 und266 hergestellt, um damit die Metallsäule271 mit der gewünschten Konfiguration und auf der Grundlage eines speziellen Metallmaterials herzustellen. - Der Abscheideprozess
205 kann eine geeignete elektrochemische Abscheidetechnik, etwa stromloses Plattieren, Elektroplattieren und dergleichen umfassen, wobei in einigen anschaulichen Ausführungsformen eine stromlose Plattierungstechnik angewendet wird, ohne dass eine entsprechende Stromverteilungsschicht erforderlich ist, die ansonsten nach dem Fertigstellen der Metallsäule271 zu strukturieren ist. Zu diesem Zweck sind eine Vielzahl gut etablierter Abscheiderezepte verfügbar. In einigen anschaulichen Ausführungsformen werden zusätzliche Deckmaterialien auf einer oberen Fläche271s bei Bedarf aufgebracht, beispielsweise im Hinblick auf das Verbessern des Leistungsverhaltens während eines entsprechenden Prozess für das direkte Anschließen an eine Kontaktanschlussfläche eines Gehäusesubstrats in einer späteren Fertigungsphase und dergleichen. -
2d zeigt schematisch das Halbleiterbauelement200 gemäß weiterer anschaulicher Ausführungsformen, in denen ein weites Material273 , etwa in Form eines Lotmaterials, etwa ein bleifreies Lotmaterial, während eines Abscheideprozesses206 aufgebracht wird, etwa durch einen elektrochemischen Abscheideprozess, für den gut etablierte Abscheiderezepte verfügbar sind. Zu diesem Zweck wird eine Dicke der Abscheidemaske266 geeignet so gewählt, dass diese der Metallsäule271 entspricht, d. h. der oberen Bereich271u , und einer gewünschten Dicke des Materials273 . Daraufhin werden die Abscheidemasken266 und264 entfernt durch geeignete Ätztechniken, etwa Plasmaätzen und dergleichen, woran sich weitere Ätzprozesse anschließen können, um Bereiche und Stromverteilungsschichten zu entfernen, falls diese vorgesehen sind, um Barrierenmaterial abzutragen und dergleichen. Es sollte beachtet werden, dass wenn derartige Materialien von der abschließenden Passivierungsschicht260 abzutragen sind, geeignete isotrope Ätzrezepte eingesetzt werden können, so dass die abschirmende Wirkung des oberen Bereichs271u das effiziente Entfernen derartiger Materialien nicht negativ beeinflusst. -
2e zeigt schematisch das Halbleiterbauelement200 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen. Wie gezeigt, umfasst das Bauelement200 die Metallsäule271 mit dem oberen Bereich271u und dem unteren Bereich2711 mit den zugehörigen lateralen Abmessungen266w und264w , die in der oben spezifizierten Weise eingestellt sind. In der gezeigten Ausführungsform ist ferner das zusätzliche Material273 in Form eines Lotmaterials über der Metallsäule271 gebildet und besitzt in der gezeigten Ausführungsform eine bessere Form, die durch Aufschmelzen des zuvor abgeschiedenen Lotmaterials erhalten wird. In an deren Ausführungsformen wird die Metallsäule271 ohne ein zusätzliches Lotmaterial bereitgestellt, wie in2c gezeigt ist, oder das Aufschmelzen des Lotmaterials273 , falls dieses vorgesehen ist, wird weggelassen, wie in2d gezeigt ist. Wie dargestellt wird in einigen Ausführungsformen die reduzierte laterale Abmessung264w so festgelegt, dass zumindest ein Teil der Metallsäule271 über der abschließenden Passivierungsschicht260 „lieg”, wie dies durch den Bereich271r angegeben ist. In diesem Falle kann auf Grund der gesamten reduzierten Breite264w die entsprechende mechanische Kraft, die auf der Oberfläche der abschließenden Passivierungsschicht260 , verringert werden, wie dies zuvor erläutert ist. Folglich wird eine entsprechende lokale mechanische Leistung, die auf Materialien wirkt, die unter der abschließenden Passivierungsschicht260 liegen, ebenfalls verringert, wodurch die Wahrscheinlichkeit des Erzeugens von Defekten, etwa von Ablöseerscheinungen, Rissen und dergleichen, verringert wird. In anderen anschaulichen Ausführungsformen wird die Abmessung264w so festgelegt, dass diese im Wesentlichen einer lateralen Abmessung263w des Verbindungselements272 entspricht, wodurch ebenfalls die resultierenden lokal auftretenden Kräfte verringert werden, die auf die abschließende Passivierungsschicht260 einwirken. In noch anderen anschaulichen Ausführungsformen wird die laterale Abmessung264w kleiner gewählt als die Abmessung263w , wie dies durch271d angegeben ist, wodurch eine Wechselwirkung der Metallsäule271 mit der Oberfläche260s der Passivierungsschicht260 im Wesentlichen vollständig vermieden wird. Es sollte beachtet werden, dass eine entsprechende Variation der lateralen Breite260w erreicht werden kann, indem die Breite der Öffnung264a der Abscheidemaske264 (siehe2b ) geeignet eingestellt wird. - Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die lokalen Kräfte an einer Grenzfläche zwischen der Oberfläche eines Passivierungsmaterials und einer Metallsäule verringert werden, indem die laterale Abmessung eines unteren Bereichs der Metallsäule reduziert wird, während eine gewünschte Oberfläche zum Anschluss an ein Gehäusesubstrat an einem oberen Bereich der Säule beibehalten wird. Folglich kann ein gewünschtes Material mit einer erhöhten Steifigkeit im Vergleich zu konventionellen Lotmaterialien verwendet werden, etwa Kupfer, Kupferlegierungen, Nickel und dergleichen, wobei auch die Möglichkeit geschaffen wird, aufwendige dielektrische Materialien in dem Metallisierungssystem bereitzustellen, ohne die gesamte Verbindungskapazität der Metallsäulenstruktur zu beeinträchtigen.
- Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
Claims (23)
- Halbleiterbauelement (
200 ) mit: einem Metallisierungssystem (210 ), das über einem Substrat (201 ) gebildet ist, wobei das Metallisierungssystem (210 ) eine abschließende Passivierungsschicht (260 ) aufweist; und einer Metallsäule (271 ), die sich von der abschließenden Passivierungsschicht (260 ) erstreckt, wobei die Metallsäule (271 ) mit einer Kontaktanschlussfläche (241 ), die in dem Metallisierungssystem (210 ) gebildet ist, ausgerichtet ist und zwei laterale Abmessungen aufweist: eine erste laterale Abmessung an der oberen Fläche der abschließenden Passivierungsschicht (260 ), wobei die obere Oberfläche der Kontaktanschlussfläche (241 ) gegenüberliegt und eine zweite laterale Abmessung an einer oberen Fläche der Metallsäule (271 ), wobei die erste laterale Abmessung kleiner als die zweite laterale Abmessung ist, und einem Verbindungselement (272 ) mit einer dritten lateralen Abmessung, das in einer Öffnung (263 ) in der abschließenden Passivierungsschicht (260 ) ausgebildet ist, um die Kontaktanschlussfläche (241 ) zu kontaktieren, und wobei die dritte laterale Abmessung einer lateralen Abmessung der Öffnung in der abschließenden Passivierungsschicht (260 ) gleich ist und wobei die dritte laterale Abmessung der ersten lateralen Abmessung gleich oder kleiner als diese ist. - Halbleiterbauelement (
200 ) nach Anspruch 1, das ferner eine Öffnung in der abschließenden Passivierungsschicht (260 ) aufweist, wobei die Öffnung mit einem Kontaktmetall, das die Metallsäule (271 ) mit der Kontaktanschlussfläche (241 ) verbindet, gefüllt ist. - Halbleiterbauelement (
200 ) nach Anspruch 2, wobei eine laterale Abmessung der Öffnung im Wesentlichen gleich ist zu der ersten lateralen Abmessung. - Halbleiterbauelement (
200 ) nach Anspruch 2, wobei die laterale Abmessung der Öffnung kleiner ist als die erste laterale Abmessung. - Halbleiterbauelement (
200 ) nach Anspruch 2, wobei das Kontaktmetall und die Metallsäule (271 ) aus dem gleichen metallenthaltenden Material aufgebaut sind. - Halbleiterbauelement (
200 ) nach Anspruch 1, das ferner ein Lotmaterial (273 ) aufweist, das über der oberen Oberfläche der Metallsäule (271 ) gebildet ist. - Halbleiterbauelement (
200 ) nach Anspruch 6, wobei das Lotmaterial (273 ) als ein aufgeschmolzenes Lotmaterial vorgesehen ist. - Halbleiterbauelement (
200 ) nach Anspruch 1, wobei die Metallsäule (271 ) Kupfer aufweist. - Halbleiterbauelement (
200 ) nach Anspruch 1, wobei die zweite laterale Abmessung der Metallsäule (271 ) ungefähr 30 μm bis 100 μm beträgt. - Halbleiterbauelement (
200 ) nach Anspruch 1, wobei ein Wert der ersten lateralen Abmessung ungefähr 50% oder weniger im Vergleich zur zweiten lateralen Abmessung beträgt. - Verfahren mit: Bilden einer ersten Abscheidemaske (
264 ) über einer abschließenden Passivierungsschicht (260 ) eines Metallisierungssystems (210 ) eines Halbleiterbauelements (200 ), wobei die erste Abscheidemaske (264 ) eine erste Öffnung (264a ) mit einer ersten Breite aufweist; Bilden einer zweiten Abscheidemaske (266 ) über der ersten Abscheidemaske (264 ), wobei die zweite Abscheidemaske (266 ) eine zweite Öffnung (266a ), die zu der ersten Öffnung (264a ) ausgerichtet ist, aufweist und wobei die zweite Öffnung (266a ) eine zweite Breite besitzt, die größer ist als die erste Breite; Bilden einer Metallsäule (271 ) unter Anwendung der ersten und der zweiten Abscheidmaske (264 ,266 ); und Bilden einer Öffnung in der abschließenden Passivierungsschicht (260 ), wobei die Öffnung der abschließenden Passivierungsschicht (260 ) eine Breite besitzt, die kleiner ist als die zweite Breite. - Verfahren nach Anspruch 11, wobei Bilden der ersten und der zweiten Abscheidemaske (
264 ,266 ) umfasst: Bilden einer ersten Lackmaske und Bilden einer zweiten Lackmaske auf der ersten Lackmaske. - Verfahren nach Anspruch 11, wobei die Breite der Öffnung der abschließenden Passivierungsschicht (
260 ) kleiner ist als die erste Breite. - Verfahren nach Anspruch 11, das ferner umfasst: Bilden eines Lotmaterials (
273 ) über einer Oberfläche der Metallsäule (271 ). - Verfahren nach Anspruch 14, das ferner umfasst: Aufschmelzen des Lotmaterials (
273 ) vor dem Verbinden des Halbleiterbauelements (200 ) mit einem Gehäusesubstrat - Verfahren nach Anspruch 11, wobei die zweite Breite ungefähr 100 μm oder weniger beträgt.
- Verfahren zur Herstellung eines Halbleiterbauelements (
200 ), wobei das Verfahren umfasst: Bilden einer abschließenden Passivierungsschicht (260 ) über mehreren Metallisierungsschichten; Bilden einer Öffnung in der abschließenden Passivierungsschicht (260 ), um einen Bereich einer Kontaktanschlussfläche (241 ) freizulegen; Bilden einer Metallsäule (271 ) derart, dass diese sich von der abschließenden Passivierungsschicht (260 ) erstreckt, wobei die Metallsäule (271 ) eine erste laterale Abmessung an einer oberen Oberfläche der abschließenden Passivierungsschicht (260 ) besitzt und wobei die Metallsäule (271 ) ferner eine zweite laterale Abmessung an ihrer Oberseite besitzt, wobei die erste laterale Abmessung kleiner ist als die zweite laterale Abmessung um ungefähr 30% bezogen auf die zweite laterale Abmessung; und wobei Bilden der Metallsäule (271 ) umfasst: Bilden einer ersten Abscheidemaske (264 ) über der abschließenden Passivierungsschicht (260 ) und Bilden einer zweiten Abscheidemaske (266 ) über der ersten Abscheidemaske (264 ), wobei die erste Abscheidemaske (264 ) eine erste Öffnung, die zu der Öffnung der abschließenden Passivierungsschicht (260 ) ausgerichtet ist, aufweist und wobei die zweite Abscheidemaske (266 ) eine zweite Öffnung, die zu der ersten Öffnung ausgerichtet ist, aufweist. - Verfahren nach Anspruch 17, wobei die erste laterale Abmessung um mindestens 50% kleiner ist.
- Verfahren nach Anspruch 17, wobei die erste und die zweite Abscheidemaske (
264 ,266 ) als Lackmasken vorgesehen werden. - Verfahren nach Anspruch 17, wobei ein Metallmaterial in die erste und die zweite Öffnung und die Öffnung der abschließenden Passivierungsschicht (
260 ) in einem gemeinsamen Abscheideprozess eingefüllt wird, um die Metallsäule (271 ) und ein Verbindungselement, das eine Metallsäule (271 ) mit der Kontaktanschlussfläche (241 ) verbindet, herzustellen. - Verfahren nach Anspruch 17, wobei die Metallsäule (
271 ) aus einem kupferenthaltenden Material hergestellt wird. - Verfahren nach Anspruch 17, das ferner Bilden eines Lotmaterials (
273 ) über der oberen Fläche der Metallsäule (271 ) umfasst. - Verfahren nach Anspruch 22, wobei das Lotmaterial (
273 ) und die Metallsäule (271 ) auf der Grundlage einer gemeinsamen Abscheidemaske hergestellt werden.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009010885.8A DE102009010885B4 (de) | 2009-02-27 | 2009-02-27 | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür |
CN2010800183996A CN102428551A (zh) | 2009-02-27 | 2010-02-22 | 包含底部有直径缩减的金属支柱的半导体器件的金属化系统 |
JP2011551432A JP2012519374A (ja) | 2009-02-27 | 2010-02-22 | 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム |
KR1020117022596A KR20110128897A (ko) | 2009-02-27 | 2010-02-22 | 하부에 감소된 지름을 갖는 금속 필러들을 포함하는 반도체 디바이스의 금속화 시스템 |
PCT/EP2010/001092 WO2010097191A1 (en) | 2009-02-27 | 2010-02-22 | A metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom |
US12/710,458 US9245860B2 (en) | 2009-02-27 | 2010-02-23 | Metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009010885.8A DE102009010885B4 (de) | 2009-02-27 | 2009-02-27 | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009010885A1 DE102009010885A1 (de) | 2010-09-02 |
DE102009010885B4 true DE102009010885B4 (de) | 2014-12-31 |
Family
ID=42102254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009010885.8A Active DE102009010885B4 (de) | 2009-02-27 | 2009-02-27 | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür |
Country Status (6)
Country | Link |
---|---|
US (1) | US9245860B2 (de) |
JP (1) | JP2012519374A (de) |
KR (1) | KR20110128897A (de) |
CN (1) | CN102428551A (de) |
DE (1) | DE102009010885B4 (de) |
WO (1) | WO2010097191A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8344504B2 (en) | 2010-07-29 | 2013-01-01 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Semiconductor structure comprising pillar and moisture barrier |
US8314472B2 (en) | 2010-07-29 | 2012-11-20 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Semiconductor structure comprising pillar |
US20120273937A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer |
US8536707B2 (en) | 2011-11-29 | 2013-09-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor structure comprising moisture barrier and conductive redistribution layer |
US9768142B2 (en) | 2013-07-17 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming bonding structures |
US10049893B2 (en) | 2016-05-11 | 2018-08-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with a conductive post |
US10636758B2 (en) | 2017-10-05 | 2020-04-28 | Texas Instruments Incorporated | Expanded head pillar for bump bonds |
KR20210121336A (ko) | 2020-03-26 | 2021-10-08 | 삼성전자주식회사 | 반도체 패키지 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5656858A (en) * | 1994-10-19 | 1997-08-12 | Nippondenso Co., Ltd. | Semiconductor device with bump structure |
US5773897A (en) * | 1997-02-21 | 1998-06-30 | Raytheon Company | Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps |
US5912510A (en) * | 1996-05-29 | 1999-06-15 | Motorola, Inc. | Bonding structure for an electronic device |
US20080303142A1 (en) * | 2007-06-05 | 2008-12-11 | Kim Baeyong | Electronic system with vertical intermetallic compound |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5137597A (en) * | 1991-04-11 | 1992-08-11 | Microelectronics And Computer Technology Corporation | Fabrication of metal pillars in an electronic component using polishing |
JPH0555228A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 半導体装置 |
JPH05206139A (ja) * | 1991-11-19 | 1993-08-13 | Nec Corp | 基板接続電極およびその製造方法 |
JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
US5891756A (en) * | 1997-06-27 | 1999-04-06 | Delco Electronics Corporation | Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby |
JP3420703B2 (ja) * | 1998-07-16 | 2003-06-30 | 株式会社東芝 | 半導体装置の製造方法 |
US6103552A (en) * | 1998-08-10 | 2000-08-15 | Lin; Mou-Shiung | Wafer scale packaging scheme |
JP4131595B2 (ja) * | 1999-02-05 | 2008-08-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2002076046A (ja) * | 2000-09-04 | 2002-03-15 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
TWI244129B (en) * | 2002-10-25 | 2005-11-21 | Via Tech Inc | Bonding column process |
JP4119866B2 (ja) * | 2004-05-12 | 2008-07-16 | 富士通株式会社 | 半導体装置 |
TWI242253B (en) * | 2004-10-22 | 2005-10-21 | Advanced Semiconductor Eng | Bumping process and structure thereof |
JP2006295109A (ja) * | 2005-03-14 | 2006-10-26 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
KR100857365B1 (ko) * | 2007-02-28 | 2008-09-05 | 주식회사 네패스 | 반도체 장치의 범프 구조물 |
-
2009
- 2009-02-27 DE DE102009010885.8A patent/DE102009010885B4/de active Active
-
2010
- 2010-02-22 WO PCT/EP2010/001092 patent/WO2010097191A1/en active Application Filing
- 2010-02-22 JP JP2011551432A patent/JP2012519374A/ja active Pending
- 2010-02-22 KR KR1020117022596A patent/KR20110128897A/ko not_active Application Discontinuation
- 2010-02-22 CN CN2010800183996A patent/CN102428551A/zh active Pending
- 2010-02-23 US US12/710,458 patent/US9245860B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5656858A (en) * | 1994-10-19 | 1997-08-12 | Nippondenso Co., Ltd. | Semiconductor device with bump structure |
US5912510A (en) * | 1996-05-29 | 1999-06-15 | Motorola, Inc. | Bonding structure for an electronic device |
US5773897A (en) * | 1997-02-21 | 1998-06-30 | Raytheon Company | Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps |
US20080303142A1 (en) * | 2007-06-05 | 2008-12-11 | Kim Baeyong | Electronic system with vertical intermetallic compound |
Also Published As
Publication number | Publication date |
---|---|
CN102428551A (zh) | 2012-04-25 |
US20100219527A1 (en) | 2010-09-02 |
US9245860B2 (en) | 2016-01-26 |
JP2012519374A (ja) | 2012-08-23 |
WO2010097191A1 (en) | 2010-09-02 |
DE102009010885A1 (de) | 2010-09-02 |
KR20110128897A (ko) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102010037941B4 (de) | Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation | |
DE102009010885B4 (de) | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür | |
DE102009035437B4 (de) | Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist | |
DE102015105950B4 (de) | Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren | |
DE102010030760B4 (de) | Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen | |
DE102008054054A1 (de) | Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen | |
DE112009001017B4 (de) | Mehrschichtige Dickmetallisierungsstruktur für ein mikroelektronische Einrichtung, integrierte Schaltung, die diese beinhaltet, und Verfahren zum Herstellen einer integrierten Schaltung, die diese beeinhaltet | |
DE102011087279A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102019123272A1 (de) | Verbindungsstruktur und Verfahren zum Bilden derselben | |
DE102013100645A1 (de) | Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile | |
DE102008063401A1 (de) | Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist | |
DE102018124153A1 (de) | Gebondete halbleiterbauelemente und verfahren zum ausbilden dieser bauelemente | |
DE102018127167A1 (de) | Halbleiterbauelement mit höckerstruktur und verfahren zum herstellen eines halbleiterbauelements | |
DE102018121879A1 (de) | Halbleiter-Package und Verfahren | |
DE102019114074A1 (de) | Integriertes-schaltkreis-package und verfahren | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE10146353B4 (de) | Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur | |
DE102007057689A1 (de) | Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist | |
DE102013111772B4 (de) | Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen | |
DE102010030759B4 (de) | Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse | |
DE102020124131A1 (de) | Halbleitervorrichtung und verfahren | |
DE102004021261B4 (de) | Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse | |
DE102017109218B4 (de) | Mehrschichtige Metallpads und Verfahren zu ihrer Herstellung | |
DE102014101030B4 (de) | Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: ADVANCED MICRO DEVICES, INC., SANTA CLARA, US Free format text: FORMER OWNERS: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US; AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE |