DE102009010885A1 - Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite - Google Patents

Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite Download PDF

Info

Publication number
DE102009010885A1
DE102009010885A1 DE102009010885A DE102009010885A DE102009010885A1 DE 102009010885 A1 DE102009010885 A1 DE 102009010885A1 DE 102009010885 A DE102009010885 A DE 102009010885A DE 102009010885 A DE102009010885 A DE 102009010885A DE 102009010885 A1 DE102009010885 A1 DE 102009010885A1
Authority
DE
Germany
Prior art keywords
opening
lateral dimension
passivation layer
metal
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009010885A
Other languages
English (en)
Other versions
DE102009010885B4 (de
Inventor
Frank Feustel
Kai Frohberg
Thomas Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102009010885.8A priority Critical patent/DE102009010885B4/de
Priority to KR1020117022596A priority patent/KR20110128897A/ko
Priority to PCT/EP2010/001092 priority patent/WO2010097191A1/en
Priority to JP2011551432A priority patent/JP2012519374A/ja
Priority to CN2010800183996A priority patent/CN102428551A/zh
Priority to US12/710,458 priority patent/US9245860B2/en
Publication of DE102009010885A1 publication Critical patent/DE102009010885A1/de
Application granted granted Critical
Publication of DE102009010885B4 publication Critical patent/DE102009010885B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05096Uniform arrangement, i.e. array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11474Multilayer masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13006Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einem Metallisierungssystem eines komplexen Halbleiterbauelements werden Metallsäulen, etwa Kupfersäulen, in einer nagelartigen Konfiguration hergestellt, um die maximale mechanische Belastung zu verringern, die auf das Metallisierungssystem einwirkt, während eine erforderliche Kontaktoberfläche zum Anschluss an ein Gehäusesubstrat bereitgestellt wird. Die nagelartige Konfiguration wird auf der Grundlage von geeigneten ausgewählten Lackmasken erreicht.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung integrierte Schaltungen mit Metallisierungssystemen, die Metallsäulen enthalten, und betrifft insbesondere Techniken zum Verringern der Wechselwirkungen zwischen einem Chip und einem Gehäuse, die durch die thermische Fehlanpassung zwischen dem Chip und dem Gehäuse hervorgerufen werden.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen kreisförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrheit der Halbleiterbauelemente mit sehr komplexen elektronischen Schaltungen wird gegenwärtig und in der vorhersehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-Substrate, geeignete Ausgangsmaterialien zur Herstellung von Halbleiterbauelementen, etwa von Mikroprozessoren, SRAM's, ASICS (anwendungsspezifische IC's), Systeme auf einem Chip (SoC) und dergleichen sind. Die einzelnen integrierten Schaltungen sind in einem Array auf der Scheibe angeordnet, wobei die meisten Fertigungsschritte, die einige 100 oder mehr einzelne Prozessschritte in aufwendigen integrierten Schaltungen beinhalten können, gleichzeitig für alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und das Einbringen der einzelnen Bauelemente nach dem Schneiden des Substrats in ein Gehäuse. Daher zwingen ökonomische Bedingungen die Hersteller von Halbleiterbauelementen dazu, die Substratabmessungen stetig zu vergrößern, wodurch auch die verfügbare Fläche vergrößert wird, die zum Erzeugen eigentlicher Halbleiterbauelemente verfügbar ist, so dass die Produktionsausbeute erhöht wird. Zusätzlich zu dem Vergrößern der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße zu optimieren, um damit möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die für die Prozesssteuerung verwendet werden, auszunutzen. In dem Versuch, die nutzbare Oberfläche bei einer vorgegebenen Substratgröße zu maximieren, werden die Strukturgrößen von Schaltungselementen stetig verringert. Auf Grund dieser stets vorhandenen Anforderung zum Verringern der Strukturgrößen von äußerst komplexen Halbleiterbauelementen wurde Kupfer in Verbindung mit einem dielektrischen Material mit kleinem ε eine häufig eingesetzte Alternative bei der Herstellung sogenannter Verbindungsstrukturen, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten aufweisen, die Metallleitungen als Innerebenenverbindungen und Kontaktdurchführungen als Zwischenebenenverbindungen aufweisen, und die gemeinsam die einzelnen Schaltungselemente miteinander verbinden, um die erforderliche Funktionsfähigkeit der integrierten Schaltung bereitzustellen. Typischerweise ist eine Vielzahl von aufeinander gestapelten Metallleitungsschichten und Kontaktdurchführungsschichten erforderlich, um die Verbindungen aller inneren Schaltungselemente und I/O-(Eingangs/Ausgangs-), Masse- und Versorgungsanschlussflächen des betrachteten Schaltungsentwurfs zu realisieren.
  • Für extrem größenreduzierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente, etwa durch Feldeffekttransistoren und dergleichen begrenzt, sondern diese auf Grund der gesteigerten Dichte an Schaltungselementen, die eine noch größere Anzahl an elektrischen Verbindungen erfordern, durch den geringen Abstand der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen in Verbindung mit einer geringeren Leitfähigkeit der Leitungen auf Grund einer geringeren Querschnittsfläche vergrößert wird. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid (ε > 4) und Siliziumnitrid (ε > 7) durch dielektrische Materialien mit einer geringeren Permittivität ersetzt, die daher auch Dielektrika mit kleinem ε mit einer relativen Permittivität von 3 oder weniger bezeichnet werden. Jedoch ist die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε deutlich geringer im Vergleich zu gut bewährten Dielektrika, etwa Siliziumdioxid und Siliziumnitrid. Als Folge hängt während der Herstellung des Metallisierungssystems und nachfolgender Fertigungsprozesse von integrierten Schaltungen die Produktionsausbeute von den mechanischen Eigenschaften empfindlicher dielektrischer Materialien, etwa dielektrische Schichten mit kleinem ε, und ihrer Haftung anderen Materialien ab.
  • Zusätzlich zu den Problemen der geringeren mechanischen Stabilität moderner dielektrischer Materialien mit einer Dielektrizitätskonstanten von 3,0 oder deutlich weniger wird die Bauteilzuverlässigkeit duch diese Materialien während des Betriebs komplexer Halbleiterbauelemente auf Grund einer Wechselwirkung zwischen dem Chip und dem Gehäuse beeinflusst, die durcheine thermische Fehlanpassung der entsprechenden thermischen Ausdehnung der unterschiedlichen Materialien hervorgerufen wird. Beispielsweise wird bei der Herstellung komplexer integrierter Schaltungen zunehmend eine Kontakttechnologie eingesetzt bei der Verbindung des Gehäuseträgers mit dem Chip, die als Technik mit umgedrehten Chip bzw. Flipchip bekannt ist. Im Gegensatz zu gut etablierten Drahtverbindungstechniken, in denen geeignete Kontaktflächen an der Peripherie der letzten Metallschicht des Chips angeordnet sind, die mit entsprechenden Anschlüssen des Gehäuses mittels eines Drahtes verbunden werden, wird bei der Flipchip-Technologie eine entsprechende Höckerstruktur auf der letzten Metallisierungsschicht vorgesehen, die beispielsweise aus einem Lotmaterial aufgebaut ist, die mit entsprechenden Kontaktanschlussflächen des Gehäuses in Kontakt gebracht wird. Somit wird nach dem Aufschmelzen des Höckermaterials eine zuverlässige elektrische und mechanische Verbindung zwischen der letzten Metallisierungsschicht und den Anschlussflächen des Gehäuseträgers hergestellt. Auf diese Weise kann eine sehr große Anzahl elektrischer Verbindungen über die gesamte Chipfläche der letzten Metallisierungsschicht hinweg mit geringem Kontaktwiderstand und geringerer parasitärer Kapazität bereitgestellt werden, wodurch die I/O-(Eingangs/Ausgangs-)Kapazitäten geschaffen werden, die für komplexe integrierte Schaltungen, etwa CPU's, Speicherbauelemente und dergleichen erforderlich sind. Während der entsprechenden Prozesssequenz zum Anschließen der Höckerstruktur an einem Gehäuseträger ist ein gewisses Maß an Druck und/oder Wärme auf das Verbundbauelement auszuüben, um eine zuverlässige Verbindung zwischen jedem Höcker, der auf dem Chip gebildet ist, und den Höckern und Anschlussflächen zu erreichen, die auf dem Gehäusesubstrat bereitgestellt sind. Die thermisch oder mechanisch hervorgerufene Spannung kann jedoch auf die tieferliegenden Metallisierungsschichten einwirken, die typischerweise Dielektrika mit kleinem ε oder sogar dielektrische Materialien mit ultra-kleinem ε (ULK) aufweisen, wodurch zunehmend die Wahrscheinlichkeit des Erzeugens von Defekten durch Ablösung dieser sensiblen Materialien auf Grund der geringen mechanischen Stabilität und Haftung zu anderen Materialien erhöht wird.
  • Während des Betriebs des fertiggestellten Halbleiterbauelements, das an einem entsprechenden Gehäusesubstrat angebracht ist, kann ebenfalls eine deutliche mechanische Verspannung auf Grund einer ausgeprägten Fehlanpassung des thermischen Ausdehnungsverhaltens des siliziumbasierten Halbleiterchips und des Gehäusesubstrats auftreten, da in der Massenherstellung moderner integrierter Schaltungen ökonomische Rahmenbedingungen typischerweise die Verwendung spezieller Substratmaterialien für das Gehäuse erfordern, etwa organischen Materialien, die typischerweise eine unterschiedliche thermische Leitfähigkeit und einen unterschiedlich thermischen Ausdehnungskoeffizienten im Vergleich zu dem Siliziumchip besitzen.
  • In jüngsten Entwicklungen wird das thermische und elektrische Leistungsverhalten einer „Höckerstruktur” verbessert, indem Kupfersäulen anstelle oder zusätzlich zu Lothöckern oder Lotkugeln vorgesehen werden, wodurch die erforderliche Fläche für einzelne Kontaktelemente verringert wird und wodurch auch die thermische und elektrische Leitfähigkeit auf Grund der besseren Eigenschaften des Kupfers im Vergleich zu typischerweise verwendeten Lotmaterial verbessert wird. Diese Kupfersäulen tragen jedoch zu einer ausgeprägteren Wechselwirkung zwischen dem Gehäuse und dem Metallisierungssystem des Chips bei, da typischerweise die Kupfersäulen deutlich weniger verformbar sind im Vergleich zu den Höckerstrukturen, was vorteilhaft sein kann im Hinblick auf elektrische und thermische Eigenschaften, was jedoch zu erhöhten mechanischen Verspannungskomponenten in einer lokal sehr beschränkten Weise führen kann, wie dies nachfolgend detaillierter mit Bezug zu den 1a und 1b erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht einer integrierten Schaltung 150 mit einem Halbleiterchipgebiet oder Chip 100, das an einem Gehäusesubstrat 180 angebracht ist, das im Wesentlichen aus einem organischen Material, etwa aus geeigneten Polymermaterialien und dergleichen aufgebaut ist, wobei die Verbindung zwischen dem Chip 100 und dem Gehäusesubstrat 180 mittels einer Säulenstruktur 170 hergestellt wird. Der Halbleiterchip 100 umfasst typischerweise ein Substrat 101, beispielsweise ein Siliziumsubstrat oder ein SOI-Substrat, wobei dies von der Gesamtstruktur des Schaltungsaufbaus und des Verhaltens der integrierten Schaltung 150 abhängt. Eine siliziumbasierte Halbleiterschicht 102 ist typischerweise „über” dem Substrat 101 vorgesehen, wobei die Halbleiterschicht 102 eine sehr große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen aufweist, wie dies für das gewünschte Funktionsverhalten der integrierten Schaltung 150 erforderlich ist. Wie zuvor erläutert ist, führt die zunehmende Verringerung der kritischen Abmessungen von Schaltungselementen zu kritischen Abmessungen von Transistoren in der Größenordnung von 50 nm und deutlich darunter in gegenwärtig verfügbaren modernen Halbleiterbauelementen, die durch Massenherstellungsverfahren erzeugt werden. Der Halbleiterchip 100 umfasst ein Metallisierungssystem 110, das in modernen Bauelementen mehrere Metallisierungsschichten enthält, d. h. Bauteileebenen, in denen Metallleitungen und Kontaktdurchführungen in einem geeigneten dielektrischen Material eingebettet sind.
  • Wie zuvor erläutert ist, wird zumindest ein Teil der entsprechenden dielektrischen Materialien, die in den diversen Metallisierungsschichten verwendet sind, für gewöhnlich aus Material mit einer geringeren mechanischen Stabilität aufgebaut, um damit die parasitäre Qualität der benachbarten Metallleitungen zu verringern.
  • Wie zuvor erläutert ist, wird die Säulenstruktur 170 als ein Teil des Metallisierungssystems 110 vorgesehen, wobei die jeweiligen Kupfersäulen in der letzten Metallisierungsschicht des Systems 110 gebildet sind. Andererseits umfasst das Gehäusesubstrat 180 geeignete positionierte und dimensionierte Kontaktanschlussflächen (nicht gezeigt), die mit jeweiligen Säulen oder einem darauf ausgebildeten Lotmaterial in Kontakt gebracht werden, um damit entsprechende mechanische und elektrische Verbindungen beim Ausüben von Wärme und/oder mechanischem Druck zu erzeugen. Das Gehäusesubstrat 180 umfasst üblicherweise geeignete Leitungen, um die oberen Säulenbereiche der Säulenstruktur mit entsprechenden Anschlüssen zu verbinden, die dann eine elektrische Schnittstelle zu anderen peripheren Komponenten bilden, etwa einer Platine und dergleichen. Der Einfachheit halber sind derartige Leitungen nicht gezeigt.
  • Während des Betriebs der integrierten Schaltung 150 wird Wärme in dem Halbleiterchip 100 erzeugt, beispielsweise durch Schaltungselemente, die in über der Halbleiterschicht 102 gebildet sind. Diese Abwärme wird beispielsweise über das Metallisierungssystem 110 und die Säulenstruktur 170 in sehr effizienter Weise und/oder über das Substrat 101, abhängig von der gesamten thermischen Leitfähigkeit des Substrats 101, abgeführt. Beispielsweise ist die Wärmeabfuhrkapazität von SOI-Substraten deutlich geringer im Vergleich zu reinen Siliziumsubstraten auf Grund der geringen Wärmeleitfähigkeit der vergrabenen isolierenden Oxidschicht, die die Halbleiterschicht 102 von dem verbleibenden Substratmaterial trennt. Somit wird ein wesentlicher Wärmeableitpfad durch die Säulenstruktur 170 und das Gehäusesubstrat 180 realisiert. Es wird daher eine moderat hohe mittlere Temperatur in dem Halbleiterchip 110 und auch in dem Gehäusesubstrat 180 erzeugt, wobei, wie zuvor erläutert ist, eine Fehlanpassung des thermischen Ausdehnungskoeffizienten zwischen diesen beiden Komponenten eine signifikante mechanische Verspannung hervorruft. Wie dies durch die Pfeile 103 und 183 angezeigt ist, besitzt ggf. das Gehäusesubstrat 180 eine größere thermische Ausdehnung im Vergleich zu dem Halbleiterchip 110, wobei eine entsprechende Fehlanpassung daher zu einer ausgeprägten thermischen Verspannung führt, insbesondere an der „Grenzfläche” zwischen dem Halbleiterchip 110 und dem Gehäusesubstrat 180, d. h., insbesondere in der Säulenstruktur 170 und dem Metallisierungssystem 110 treten ausgeprägte Scherungskräfte auf, die durch thermische Fehlanpassung während des Betriebs der integrierten Schaltung 150 hervorgerufen werden. Auf Grund der geringeren mechanischen Stabilität und der geringeren Haftung modernster dielektrischer Materialien können entsprechende Defekte auftreten, die die gesamte Zuverlässigkeit der integrierten Schaltung 150 beeinflussen können. Insbesondere die Steifigkeit der einzelnen Säulen der Säulenstruktur 170 kann zu lokal hohen Scherkräften führen, die in das Metallisierungssystem jedoch in einem lokal sehr beschränkten Bereich übertragen werden, wodurch Ablösungseffekte und dergleichen auftreten.
  • 1b zeigt schematisch einen Teil der integrierten Schaltung 150, um die Situation während des Auftretens einer ausgeprägten thermischen Fehlanpassung zwischen dem Gehäusesubstrat 180 und dem Halbleiterchip 100 darzustellen. Wie gezeigt, ist ein Teil des Metallisierungssystems 110 gezeigt, in welchem eine letzte Metallisierungsschicht 140 ein dielektrisches Material 142 aufweist, in welchem eine Kontaktanschlussfläche 141 eingebettet ist, die in anspruchsvollen Anwendungen aus Kupfermaterial aufgebaut ist. Des weiteren ist eine Passivierungsschicht 160, die auch als abschließende Passivierungsschicht bezeichnet wird, auf der letzten Metallisierungsschicht 140 vorgesehen und lässt einen Teil der Kontaktanschlussfläche 141 frei. Des weiteren erstreckt sich eine Metallsäule 171, etwa eine Kupfersäule, von der abschließenden Passivierungsschicht 160 zu dem Gehäusesubstrat 180, d. h. zu einer entsprechenden Kontaktanschlussfläche 181, die darin gebildet ist. Typischerweise ist ein Lotmaterial 173 auf der Metallsäule 171 ausgebildet und erzeugt eine Verbindung zu der Kontaktanschlussfläche 181. Des weiteren ist, wie durch die gestrichelten Linien gezeigt ist, für gewöhnlich die Öffnung, die in der abschließenden Passivierungsschicht 160 gebildet ist, kleiner als eine Breite 171w der Metallsäule 171, wodurch ein Kontaktgebiet 172 geschaffen wird, das die Metallsäule 171 mit der Kontaktanschlussfläche 141 verbindet. Während des Betriebs führen daher die Scherkräfte 183, 103 zu einem gewissen Drehmoment, insbesondere an entsprechenden Bereichen 165, an denen die Unterseite der Metallsäule 171 mit der abschließenden Passivierungsschicht 160 in Kontakt ist. In diesem Bereich wird folglich eine maximale mechanische Verspannung in lokal selektiver Weise auf das Metallisierungssystem 110 ausgeübt, wodurch entsprechende Defekte hervorgerufen werden, die im Wesentlichen aus dem Bereich 165 stammen.
  • Obwohl moderne Kontaktschemata zwischen einem Chip und einem Gehäusesubstrat auf der Grundlage von Kupfersäulen deutliche Vorteile im Hinblick auf die Wärmeableitungskapazitäten und die elektrische Leitfähigkeit bei geringerem Flächenbedarf mit sich bringen, wodurch die Dichte an Kontaktelementen und/oder Platzhalterelementen für die Wärmeableitung erhöht wird, ist jedoch die größere mechanische Verspannung, die in dem Metallisierungssystem 110 hervorgerufen wird, nicht mit den Zuverlässigkeitserfordernissen modernster Halbleiterbauelemente kompatibel. Aus diesem Grunde wird häufig die Höhe der Kupfersäulen verringert, was jedoch mit einer entsprechenden Verringerung des Abstands zwischen dem Gehäusesubstrat und dem Chip verknüpft ist, was wiederum ein nicht zuverlässiges Einfüllen von Unterfüllmaterial hervorrufen kann. Daher können entsprechende Hohlräume in dem Unterfüllmaterial zu einem hohen Grad an Unzuverlässigkeit beitragen, beispielsweise auf Grund von Ungleichmäßigkeiten in der Wärmeleitfähigkeit und dergleichen. In anderen konventionellen Vorgehensweisen werden die Metallisierungssysteme auf der Grundlage weniger empfindlicher dielektrischer Materialien mit kleinem ε oder Materialien mit ultra-kleinem ε hergestellt, um die mechanische Stabilität des Metallisierungssystems zu erhöhen, was jedoch mit einer deutlichen Beeinträchtigung des elektrischen Verhaltens auf Grund der höheren parasitären Kapazitäten verknüpft ist, woraus sich eine größere Signalausbreitungsverzögerung ergibt.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelementen, in denen eine Säulenstruktur bereitgestellt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Halbleiterbauelemente und Fertigungstechniken, in denen die negative Auswirkung einer mechanischen Verspannung, die auf das Metallisierungssystem mittels einer Säulenstruktur übertragen wird, reduziert wird, indem die maximalen Kräfte an dem Punkt verringert werden, an dem die Metallsäule mit der abschließenden Passivierungsschicht in Kontakt ist, wobei dennoch die erforderliche Kontaktfläche auf der Oberseite der Metallsäule beibehalten wird. Zu diesem Zweck wird in einigen anschaulichen hierin offenbarten Aspekten die laterale Abmessung der Metallsäule an der Oberseite so eingestellt, dass diese den Erfordernissen im Hinblick auf eine Verbindung mit einem Gehäusesubstrat entspricht, während andererseits die laterale Abmessung der Metallsäule an der Unterseite, d. h. an einer Höhe, die der Oberfläche der abschließenden Passivierungsschicht entspricht, deutlich verringert ist, wodurch auch die „punktartige” Verspannung, die in das Metallisierungssystem übertragen wird, verringert wird. Folglich wird die Metallsäule in einer nagelartigen Konfiguration bereitgestellt, was bewerkstelligt werden kann, indem der Prozess der Metallabscheidung geeignet modifiziert wird, ohne jedoch wesentlich zur gesamten Prozesskomplexität beizutragen.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein Metallisierungssystem, das über einem Substrat gebildet ist und eine abschließende Passivierungsschicht aufweist. Das Halbleiterbauelement umfasst eine Metallsäule, die sich von der abschließenden Passivierungsschicht erstreckt, wobei die Metallsäule mit einer Kontaktanschlussfläche, die in dem Metallisierungssystem ausgebildet ist, in Kontakt ist. Des weiteren besitzt die Metallsäule eine erste laterale Abmessung an der abschließenden Passivierungsschicht und eine zweite laterale Abmessung an der Oberseite, wobei die erste laterale Abmessung kleiner als die zweite laterale Abmessung ist.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Abscheidemaske über einer abschließenden Passivierungsschicht eines Metallisierungssystems eines Halbleiterbauelements, wobei die erste Abscheidemaske eine erste Öffnung mit einer ersten Breite aufweist. Des weiteren umfasst das Verfahren das Bilden einer zweiten Abscheidemaske über der ersten Abscheidemaske, wobei die zweite Abscheidemaske eine zweite Öffnung, die zu der ersten Öffnung ausgerichtet ist, einer zweiten Breite aufweist, die größer als die erste Breite ist. Schließlich umfasst das Verfahren das Bilden einer Metallsäule unter Anwendung ersten und der zweiten Abscheidemaske.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft das Herstellen eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer abschließenden Passivierungsschicht über mehrere Metallisierungsschichten und das Bilden einer Öffnung in der abschließenden Passivierungsschicht, so dass ein Teil einer Kontaktanschlussfläche freigelegt wird. Des weiteren umfasst das Verfahren das Bilden einer Metallsäule derart, dass diese sich von der abschließenden Passivierungsschicht erstreckt, wobei die Metallsäule eine erste laterale Abmessung an der oberen Fläche der abschließenden Passivierungsschicht und eine zweite laterale Abmessung an ihrer Oberseite besitzt, wobei die erste laterale Abmessung um mindestens 30% im Vergleich zu der zweiten lateralen Abmessung kleiner ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten einer integrierten Schaltung mit einem Halbleiterchip und einem Gehäusesubstrat zeigen, die durch eine Säulenstruktur mit einem konventionellen Aufbau verbunden sind, wodurch eine hohe mechanische Belastung hervorgerufen wird; und
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements mit einem komplexen Metallisierungssystem und einer Säulenstruktur mit Metallsäulen zeigen, die eine „nadelartige” Konfiguration zum Verringern der maximalen Verspannungskomponente an dem Metallisierungssystem besitzen, wobei dennoch für die erforderliche Verbindungskapazität zu einem Gehäusesubstrat gemäß anschaulicher Ausführungsformen gesorgt ist.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen stellt die vorliegende Offenbarung Halbleiterbauelemente und Techniken bereit, in denen aufwendige Metallisierungssysteme mit Metallsäulen effizient eingesetzt werden können, ohne dass die lokale Belastung für das Metallisierungssystem unerwünscht ansteigt, wodurch die Möglichkeit geschaffen wird, äußerst aufwendige dielektrische Materialien einzusetzen, die eine geringere mechanische Stabilität im Vergleich zu konventionellen Dielektrika besitzen, wie dies zuvor erläutert ist. Die lokale Belastung oder die lokalen Kräfte können effizient für vorgegebene Anforderungen im Hinblick auf das Bereitstellen eines Kontaktoberflächenbereichs zum Anschluss an ein Gehäusesubstrat verringert werden, indem die Momentenkräfte verringert werden, die auf die abschließende Passivierungsschicht wirken, was bewerkstelligt werden kann, indem die laterale Abmessung oder Breite oder der Durchmesser der Metallsäule in einem Bereich verringert wird, der mit der abschließenden Passivierungsschicht in Kontakt ist, während eine gewünscht größere Breite zumindest an einer oberen Fläche der Metallsäule vorgesehen wird. Folglich werden die bestehenden Momentenkräfte an der Grenzfläche zwischen der Metallsäule und dem dielektrischen Material der abschließenden Passivierungsschicht verringert, wodurch auch die lokale Belastung für darunter liegende Materialien kleiner wird, etwa für empfindliche dielektrische Materialien mit kleinem ε, wodurch die gesamte Stabilität während des Fertigungsprozesses zum Verbinden des Halbleiterchips mit dem Gehäusesubstrat und auch während des Betriebs der integrierten Schaltung erhöht wird, wie dies zuvor erläutert ist. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die reduzierte laterale Abmessung oder Breite der Metallsäule so eingestellt, dass diese laterale Abmessung im Wesentlichen der lateralen Abmessung eines Verbindungsbereichs entspricht, der die Metallsäule mit einer Kontaktanschlussfläche der letzten Metallisierungsschicht verbindet, während in anderen Fällen der Verbindungsbereich auf der Grundlage eines gewünschten Durchmessers gebildet werden kann, woran sich ein unterer Bereich der Metallsäule anschließt, der eine größere Breite besitzt, jedoch kleiner im Vergleich zu konventionellen Säulenstrukturen, woran sich ein oberer Bereich der Metallsäule mit der erforderlichen größeren lateralen Abmessung anschließt, um damit den Erfordernissen im Hinblick auf das Anschlussverhalten und dergleichen zu genügen.
  • Mit Bezug zu den 2a bis 2e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b Bezug genommen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Halbleiterbauelement 200 ein Substrat 201, etwa ein Siliziumsubstrat, ein SOI-Substrat und dergleichen, wie dies im Hinblick auf die gesamte Struktur des Bauelements 200 erforderlich ist. Des weiteren ist eine Bauteilebene oder eine Halbleiterschicht 202 über dem Substrat 201 gebildet und umfasst eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, die auf der Grundlage geeigneter Entwurfsregeln, die dem Bauelement 200 entsprechen, hergestellt sind. Z. B. können kritische Abmessungen von Schaltungselementen in der Bauteilebene 202 ungefähr 50 nm oder weniger betragen, wodurch ebenfalls ein komplexe Metallisierungssystem erforderlich ist. Es sollte beachtet werden, dass obwohl die hierin offenbarten Techniken sehr vorteilhaft im Zusammenhang mit komplexen Halbleiterbauelementen sind, ein entsprechendes Schema zur Herstellung einer Säulenstruktur vorteilhaft auf weniger kritische Halbleiterbauelemente angewendet werden kann, in denen die Schaltungselemente kritische Abmessungen von 50 nm oder mehr besitzen. Des weiteren umfasst das Halbleiterbauelement 200 ein Metallisierungssystem 210, das typischerweise eine Vielzahl von Metallisierungsschichten 220, ..., 240 aufweist, von denen zumindest einige in anschaulichen Ausführungsformen empfindliche dielektrische Materialien aufweisen, wie dies zuvor erläutert ist. Des weiteren besitzt eine letzte Metallisierungsschicht 240 darin ausgebildet ein Metallgebiet in Form einer Kontaktanschlussfläche 241, die aus einem beliebigen geeigneten Material aufgebaut ist, etwa aus Kupfer, Aluminium, Kupfer/Aluminium und dergleichen. Es sollte beachtet werden, dass in komplexen Metallisierungssystemen die Metallleitungen und Kontaktdurchführungen auf der Grundlage eines Kupfermaterials auf Grund der guten Eigenschaften im Hinblick auf die thermische und elektrische Leitfähigkeit vorgesehen sind, wie dies auch zuvor erläutert ist. Es sollte jedoch beachtet werden, dass auch Metallisierungssysteme mit anderen Materialien, etwa Aluminium, Silber und dergleichen, möglicherweise in Verbindung mit weiteren Metallen, ebenfalls hierin mit eingeschlossen sind. Die Kontaktanschlussfläche 241 weist ein beliebiges geeignetes Barrierenmaterial bei Bedarf auf, um damit ein entsprechendes Metall, etwa Kupfer, zuverlässig einzuschließen, wenn ein direkter Kontakt des Metalls mit einem umgebenden dielektrischen Material 242 als ungeeignet erachtet wird.
  • Des weiteren ist eine abschließende Passivierungsschicht 260 über der letzten Metallisierungsschicht 240 vorgesehen und umfasst zwei oder mehr Unterschichten 261, 262, wie dies im Hinblick auf die gesamten Eigenschaften bezüglich der Passivierung, der mechanischen Integrität und dergleichen erforderlich ist. Z. B. ist die erste Unterschicht 261 aus Siliziumdioxid, Siliziumnitrid und dergleichen aufgebaut, während die zweite Unterschicht 262 ein passivierendes Material, etwa Polyamid und dergleichen repräsentiert. In der gezeigten Fertigungsphase ist eine Öffnung 263 in der abschließenden Passivierungsschicht 260 gebildet, so dass diese sich zu der Kontaktanschlussfläche 241 erstreckt, wobei eine entsprechende laterale Abmessung der Öffnung 263 sowie eine Dicke der abschließenden Passivierungsschicht 260 entsprechend den gut etablierten Prozessstrategien ausgewählt sind, so dass die jeweiligen Eigenschaften der abschließenden Passivierungsschicht 260 und der Öffnung 263 mit konventionellen Strategien zur Herstellung einer Säule über der abschließenden Passivierungsschicht 260 kompatibel sind. In anderen Fällen ist die Breite der Öffnung kleiner im Vergleich zu konventionellen Entwurfsstrategien eingestellt, wenn dies gewünscht ist. Des weiteren ist eine erste Abscheidemaske 264 so vorgesehen, dass die Position und die laterale Größe eines ersten Bereichs einer Metallsäule definiert werden, die auf der Grundlage der Maske 264 herzustellen ist. Dazu umfasst die Abscheidemaske 264 eine Öffnung 264a mit einer geeignet eingestellten lateralen Abmessung oder Breite 264w, die deutlich kleiner ist im Vergleich zu einer konventionellen Metallsäule für ansonsten identische Bauteilerfordernisse. Z. B. ist eine entsprechende konventionelle laterale Abmessung durch die gestrichelte Linie 264c angegeben. Die konventionelle Breite 264c kann beispielsweise einer gewünschten Querschnittsfläche entsprechen, die zum Verbinden mit einem Gehäusesubstrat erforderlich ist, wie dies zuvor erläutert ist. Wenn beispielsweise eine Kontaktoberfläche mit einem Durchmesser von ungefähr 100 bis 30 μm erforderlich ist, d. h. die konventionelle Breite 264c würde ungefähr 100 bis 30 μm eingestellt, wird die Breite 264w der Öffnung 264a ungefähr auf 70% oder weniger, etwa 50% oder weniger im Vergleich zu der lateralen Abmessung der erforderlichen Abmessung der Kontaktoberfläche einer Metallsäule festgelegt, die noch zu bilden ist. Ferner wird eine Dicke 264t der Abscheidemaske 264 so gewählt, dass diese einer gewünschten Höhe des Bereichs der Metallsäule entspricht, der die geringere laterale Abmessung besitzt. Beispielsweise entspricht die Dicke 264t ungefähr der Hälfte der endgültigen Höhe der Metallsäule, die noch herzustellen ist, während in anderen Fällen eine noch weiter reduziertere Dicke bei Bedarf ausgewählt wird.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozessstrategie hergestellt werden. Zunächst werden Schaltungselemente in der Bauteilebene 202 sowie das Metallisierungssystem 210 mit den Metallisierungsschichten 220, 230 und 240 auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt, wobei bei Bedarf ein hohes Maß an Kompatibilität mit gewünschten Technologiestandards und Prozesstechniken beibehalten wird. Daraufhin wird die abschließende Passivierungsschicht 260 etwa durch Abscheiden entsprechender dielektrischer Materialien, etwa der Unterschichten 261 und 262, und durch nachfolgendes Strukturieren durch gut etablierte Lithographietechniken hergestellt. Z. B. wird das Polyamidmaterial 262 in Form eines photoempfindlichen Materials bereitgestellt und wird mittels eines entsprechenden Entwicklungsprozesses strukturiert, woran sich das Ätzend er Schicht 261 anschließt. In anderen Fällen wird eine entsprechende Lackmaske vorgesehen, um durch die abschließende Passivierungsschicht 260 zu ätzen, um damit einen Bereich der Kontaktanschlussfläche 241 freizulegen. Bei Bedarf wird ein geeignetes Barrierenmaterial 265 aufgebracht, um ein entsprechendes reaktives Metall, etwa Kupfer, einzuschließen, wenn ein direkter Kontakt mit Material der Passivierungsschicht 260 als ungeeignet erachtet wird. Die Schicht 265 ist vorteilhaft im Hinblick auf eine erhöhte Haftung eines Metalls, das in der Öffnung 263 und auf freiliegenden Bereichen einer oberen Fläche 260s und Seitenwänden 260w der abschließenden Passivierungsschicht 260 zu bilden ist. Zu diesem Zweck können beliebige geeignete Materialien, etwa Chrom, Kupfer, Tantal, Tantalnitrid und dergleichen oder Kombinationen diverser Materialien eingesetzt werden. Daraufhin wird die Abscheidemaske 264 etwa in Form eines Lackmaterials vorgesehen, wobei deren Dicke so gewählt ist, dass die gewünschte Solldicke 264t erhalten wird. In einigen anschaulichen Ausführungsformen wird nach dem Bereitstellen des Maskenmaterials ein Einebnungsprozess ausgeführt, um die gewünschte Solldicke 264 zu erhalten. Daraufhin wird die Öffnung 264a unter Anwendung einer geeigneten Lithographiemaske strukturiert, um damit die geringere Breite 264w zu erhalten.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist eine zweite Abscheidemaske 266 über der Abscheidemaske 264 gebildet und weist darin ausgebildet eine Öffnung 266a auf, die zu den Öffnungen 264a, 263 ausgerichtet ist und die die laterale Lage und die Größe und Form eines Bereichs einer Metallsäule festlegt, die noch auf der Grundlage der Öffnungen 264a, 166a herzustellen ist. Folglich werden die Breite 266b sowie die gesamte Form der Öffnung 266a so eingestellt, dass diese den Erfordernissen für eine Metallsäule genügen, um eine Verbindung zu einem Gehäusesubstrat bereitzustellen, wie dies auch zuvor mit Bezug zu der integrierten Schaltung 150 in den 1a und 1b erläutert ist. Folglich ist die Breite 266w in einigen anschaulichen Ausführungsformen im Bereich von 100 bis 30 μm oder darunter, wenn modernste Anwendungen betrachtet werden. Auf Grund der deutlich größeren Abmessungen 266w im Vergleich zu der Abmessung 264 besitzt die Metallsäule, die auf der Grundlage der Öffnungen 266a, 264a herzustellen ist, eine „nagelartige” Konfigurartion, um die lokalen Momentenkräfte zu verringern, die auf die abschließende Passivierungsschicht 260 ausgeübt werden. Die Abscheidungsmaske 266 wird mit einer beliebigen Dicke vorgesehen, um damit eine Dicke eines oberen Bereichs der Metallsäulen zu entsprechen, die noch herzustellen sind, möglicherweise in Verbindung mit weiteren Materialien, etwa einem Lotmaterial und dergleichen, falls dies erforderlich ist. Die Abscheidemaske kann in Form eines Lackmaterials bereitgestellt werden, das unter Anwendung gut etablierter Lithographietechniken strukturiert wird, d. h. durch Vorsehen eines Positivlackes und eines Negativlackes, wobei dies von der Prozessstrategie abhängt, und durch Entfernen belichteten Bereichen oder nicht belichteten Bereichen des Lackmaterials. Daraufhin wird der Bedarf ein nasschemischer Reinigungsprozess ausgeführt, um die freiliegende Oberfläche der Kontaktanschlussfläche 241 möglicherweise in Verbindung mit einem entsprechenden Barrierenmaterial (nicht gezeigt), beispielsweise das Barrierenmaterial 265, wie es mit Bezug zu 2a erläutert ist, aufzubereiten.
  • 2c zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer Abscheideumgebung 205 unterliegt, während welcher ein geeignetes Metallmaterial in die Öffnungen 266a, 264a eingeführt wird, um eine Metallsorte 271 zu bilden. Es sollte beachtet werden, dass in den in den 2a bis 2c gezeigten Ausführungsformen auch ein Verbindungselement 272 in der Öffnung 263 während des Abscheideprozesses 205 hergestellt wird, so dass ein Verbindungselement 272 und die Metallsäule 271, die einen unteren Bereich 2711 mit Abmessungen, die durch die Öffnung 264a definiert sind, und einen oberen Bereich 271u mit Abmessungen, die durch die Öffnung 266a definiert sind, aufweist, auf der Grundlage des gleichen Materials gebildet werden. In anderen Fällen wird der Verbindungsbereich 272 separat zu der Metallsäure 271 hergestellt, wenn dies als geeignet erachtet wird. Z. B. wird ein spezielles Material durch elektrochemische Abscheidetechniken auf der Grundlage der abschließenden Passivierungsschicht 260 und 263 abgeschieden und anschließend werden die ersten und zweite Abscheidemaske 264 und 266 hergestellt, um damit die Metallsäule 271 mit der gewünschten Konfiguration und auf der Grundlage eines speziellen Metallmaterials herzustellen.
  • Der Abscheideprozess 205 kann eine geeignete elektrochemische Abscheidetechnik, etwa stromloses Plattieren, Elektroplattieren und dergleichen umfassen, wobei in einigen anschaulichen Ausführungsformen eine stromlose Plattierungstechnik angewendet wird, ohne dass eine entsprechende Stromverteilungsschicht erforderlich ist, die ansonsten nach dem Fertigstellen der Metallsäule 271 zu strukturieren ist. Zu diesem Zweck sind eine Vielzahl gut etablierter Abscheiderezepte verfügbar. In einigen anschaulichen Ausführungsformen werden zusätzliche Deckmaterialien auf einer oberen Fläche 271s bei Bedarf aufgebracht, beispielsweise im Hinblick auf das Verbessern des Leistungsverhaltens während eines entsprechenden Prozess für das direkte Anschließen an eine Kontaktanschlussfläche eines Gehäusesubstrats in einer späteren Fertigungsphase und dergleichen.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen ein weites Material 273, etwa in Form eines Lotmaterials, etwa ein bleifreies Lotmaterial, während eines Abscheideprozesses 206 aufgebracht wird, etwa durch einen elektrochemischen Abscheideprozess, für den gut etablierte Abscheiderezepte verfügbar sind. Zu diesem Zweck wird eine Dicke der Abscheidemaske 266 geeignet so gewählt, dass diese der Metallsäule 271 entspricht, d. h. der oberen Bereich 271u, und einer gewünschten Dicke des Materials 273. Daraufhin werden die Abscheidemasken 266 und 264 entfernt durch geeignete Ätztechniken, etwa Plasmaätzen und dergleichen, woran sich weitere Ätzprozesse anschließen können, um Bereiche und Stromverteilungsschichten zu entfernen, falls diese vorgesehen sind, um Barrierenmaterial abzutragen und dergleichen. Es sollte beachtet werden, dass wenn derartige Materialien von der abschließenden Passivierungsschicht 260 abzutragen sind, geeignete isotrope Ätzrezepte eingesetzt werden können, so dass die abschirmende Wirkung des oberen Bereichs 271u das effiziente Entfernen derartiger Materialien nicht negativ beeinflusst.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen. Wie gezeigt, umfasst das Bauelement 200 die Metallsäule 271 mit dem oberen Bereich 271u und dem unteren Bereich 2711 mit den zugehörigen lateralen Abmessungen 266w und 264w, die in der oben spezifizierten Weise eingestellt sind. In der gezeigten Ausführungsform ist ferner das zusätzliche Material 273 in Form eines Lotmaterials über der Metallsäule 271 gebildet und besitzt in der gezeigten Ausführungsform eine bessere Form, die durch Aufschmelzen des zuvor abgeschiedenen Lotmaterials erhalten wird. In an deren Ausführungsformen wird die Metallsäule 271 ohne ein zusätzliches Lotmaterial bereitgestellt, wie in 2c gezeigt ist, oder das Aufschmelzen des Lotmaterials 273, falls dieses vorgesehen ist, wird weggelassen, wie in 2d gezeigt ist. Wie dargestellt wird in einigen Ausführungsformen die reduzierte laterale Abmessung 264w so festgelegt, dass zumindest ein Teil der Metallsäule 271 über der abschließenden Passivierungsschicht 260 „lieg”, wie dies durch den Bereich 271r angegeben ist. In diesem Falle kann auf Grund der gesamten reduzierten Breite 264w die entsprechende mechanische Kraft, die auf der Oberfläche der abschließenden Passivierungsschicht 260, verringert werden, wie dies zuvor erläutert ist. Folglich wird eine entsprechende lokale mechanische Leistung, die auf Materialien wirkt, die unter der abschließenden Passivierungsschicht 260 liegen, ebenfalls verringert, wodurch die Wahrscheinlichkeit des Erzeugens von Defekten, etwa von Ablöseerscheinungen, Rissen und dergleichen, verringert wird. In anderen anschaulichen Ausführungsformen wird die Abmessung 264w so festgelegt, dass diese im Wesentlichen einer lateralen Abmessung 263w des Verbindungselements 272 entspricht, wodurch ebenfalls die resultierenden lokal auftretenden Kräfte verringert werden, die auf die abschließende Passivierungsschicht 260 einwirken. In noch anderen anschaulichen Ausführungsformen wird die laterale Abmessung 264w kleiner gewählt als die Abmessung 263w, wie dies durch 271d angegeben ist, wodurch eine Wechselwirkung der Metallsäule 271 mit der Oberfläche 260s der Passivierungsschicht 260 im Wesentlichen vollständig vermieden wird. Es sollte beachtet werden, dass eine entsprechende Variation der lateralen Breite 260w erreicht werden kann, indem die Breite der Öffnung 264a der Abscheidemaske 264 (siehe 2b) geeignet eingestellt wird.
  • Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die lokalen Kräfte an einer Grenzfläche zwischen der Oberfläche eines Passivierungsmaterials und einer Metallsäule verringert werden, indem die laterale Abmessung eines unteren Bereichs der Metallsäule reduziert wird, während eine gewünschte Oberfläche zum Anschluss an ein Gehäusesubstrat an einem oberen Bereich der Säule beibehalten wird. Folglich kann ein gewünschtes Material mit einer erhöhten Steifigkeit im Vergleich zu konventionellen Lotmaterialien verwendet werden, etwa Kupfer, Kupferlegierungen, Nickel und dergleichen, wobei auch die Möglichkeit geschaffen wird, aufwendige dielektrische Materialien in dem Metallisierungssystem bereitzustellen, ohne die gesamte Verbindungskapazität der Metallsäulenstruktur zu beeinträchtigen.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (25)

  1. Halbleiterbauelement mit: einem Metallisierungssystem, das über einem Substrat gebildet ist, wobei das Metallisierungssystem eine abschließende Passivierungsschicht aufweist; und einer Metallsäule, die sich von der abschließenden Passivierungsschicht erstreckt, wobei die Metallsäule mit einer Kontaktanschlussfläche, die in dem Metallisierungssystem gebildet ist, in Kontakt ist und eine erste laterale Abmessung an der abschließenden Passivierungsschicht und eine zweite laterale Abmessung an einer oberen Fläche aufweist, wobei die erste laterale Abmessung kleiner ist als die zweite laterale Abmessung.
  2. Halbleiterbauelement nach Anspruch 1, das ferner eine Öffnung in der abschließenden Passivierungsschicht aufweist, wobei die Öffnung mit einem Kontaktmetall, das die Metallsäule mit der Kontaktanschlussfläche verbindet, gefüllt ist.
  3. Halbleiterbauelement nach Anspruch 2, wobei eine laterale Abmessung der Öffnung im Wesentlichen gleich ist zu der ersten lateralen Abmessung.
  4. Halbleiterbauelement nach Anspruch 2, wobei die laterale Abmessung der Öffnung kleiner ist als die erste laterale Abmessung.
  5. Halbleiterbauelement nach Anspruch 2, wobei das Kontaktmetall und die Metallsäule aus dem gleichen metallenthaltenden Material aufgebaut sind.
  6. Halbleiterbauelement nach Anspruch 1, das ferner ein Lotmaterial aufweist, das über der oberen Oberfläche der Metallsäule gebildet ist.
  7. Halbleiterbauelement nach Anspruch 6, wobei das Lotmaterial als ein aufgeschmolzenes Lotmaterial vorgesehen ist.
  8. Halbleiterbauelement nach Anspruch 1, wobei die Metallsäule Kupfer aufweist.
  9. Halbleiterbauelement nach Anspruch 1, wobei die zweite laterale Abmessung der Metallsäule ungefähr 30 μm bis 100 μm beträgt.
  10. Halbleiterbauelement nach Anspruch 1, wobei ein Wert der ersten lateralen Abmessung ungefähr 50% oder weniger im Vergleich zur zweiten lateralen Abmessung beträgt.
  11. Verfahren mit: Bilden einer ersten Abscheidemaske mit einer abschließenden Passivierungsschicht eines Metallisierungssystems eines Halbleiterbauelements, wobei die erste Abscheidemaske eine erste Öffnung mit einer ersten Breite aufweist; Bilden einer zweiten Abscheidemaske über der ersten Abscheidemaske, wobei die zweite Abscheidemaske eine zweite Öffnung, die zu der ersten Öffnung ausgerichtet ist, aufweist und wobei die zweite Öffnung eine zweite Breite besitzt, die größer ist als die erste Breite; und Bilden einer Metallsäule unter Anwendung der ersten und der zweiten Abscheidmaske.
  12. Verfahren nach Anspruch 11, wobei Bilden der ersten und der zweiten Abscheidemaske umfasst: Bilden einer ersten Lackmaske und Bilden einer zweiten Lackmaske auf der ersten Lackmaske.
  13. Verfahren nach Anspruch 11, das ferner umfasst: Bilden einer Öffnung in der abschließenden Passivierungsschicht, wobei die Öffnung der abschließenden Passivierungsschicht eine Breite besitzt, die kleiner ist als die zweite Breite.
  14. Verfahren nach Anspruch 13, wobei die Breite der Öffnung der abschließenden Passivierungsschicht kleiner ist als die erste Breite.
  15. Verfahren nach Anspruch 11, das ferner umfasst: Bilden eines Lotmaterials über einer Oberfläche der Metallsäule.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Aufschmelzen des Lotmaterials vor dem Verbinden des Halbleiterbauelements mit einem Gehäusesubstrat.
  17. Verfahren nach Anspruch 11, wobei die zweite Breite ungefähr 100 μm oder weniger beträgt.
  18. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer abschließenden Passivierungsschicht über mehreren Metallisierungsschichten; Bilden einer Öffnung in der abschließenden Passivierungsschicht, um einen Bereich einer Kontaktanschlussfläche freizulegen; und Bilden einer Metallsäule derart, dass diese sich von der abschließenden Passivierungsschicht erstreckt, wobei die Metallsäule eine erste laterale Abmessung an einer oberen Oberfläche der abschließenden Passivierungsschicht besitzt und wobei die Metallsäule ferner eine zweite laterale Abmessung an ihrer Oberseite besitzt, wobei die erste laterale Abmessung kleiner ist als die zweite laterale Abmessung um ungefähr 30% bezogen auf die zweite laterale Abmessung.
  19. Verfahren nach Anspruch 18, wobei die erste laterale Abmessung um mindestens 50% kleiner ist.
  20. Verfahren nach Anspruch 18, wobei Bilden der Metallsäule umfasst: Bilden einer ersten Abscheidemaske über der abschließenden Passivierungsschicht und Bilden einer zweiten Abscheidemaske über der ersten Abscheidemaske, wobei die erste Abscheidemaske eine erste Öffnung, die zu der Öffnung der abschließenden Passivierungsschicht ausgerichtet ist, aufweist und wobei die zweite Abscheidemaske eine zweite Öffnung, die zu der ersten Öffnung ausgerichtet ist, aufweist.
  21. Verfahren nach Anspruch 20, wobei die erste und die zweite Abscheidemaske als Lackmasken vorgesehen werden.
  22. Verfahren nach Anspruch 20, wobei ein Metallmaterial in die erste und die zweite Öffnung und die Öffnung der abschließenden Passivierungsschicht in einem gemeinsamen Abscheideprozess eingefüllt wird, um die Metallsäule und ein Verbindungselement, das eine Metallsäule mit der Kontaktanschlussfläche verbindet, herzustellen.
  23. Verfahren nach Anspruch 18, wobei die Metallsäule aus einem kupferenthaltenden Material hergestellt wird.
  24. Verfahren nach Anspruch 18, das ferner Bilden eines Lotmaterials über der oberen Fläche der Metallsäule umfasst.
  25. Verfahren nach Anspruch 24, wobei das Lotmaterial und die Metallsäule auf der Grundlage einer gemeinsamen Abscheidemaske hergestellt werden.
DE102009010885.8A 2009-02-27 2009-02-27 Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür Active DE102009010885B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102009010885.8A DE102009010885B4 (de) 2009-02-27 2009-02-27 Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
KR1020117022596A KR20110128897A (ko) 2009-02-27 2010-02-22 하부에 감소된 지름을 갖는 금속 필러들을 포함하는 반도체 디바이스의 금속화 시스템
PCT/EP2010/001092 WO2010097191A1 (en) 2009-02-27 2010-02-22 A metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom
JP2011551432A JP2012519374A (ja) 2009-02-27 2010-02-22 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
CN2010800183996A CN102428551A (zh) 2009-02-27 2010-02-22 包含底部有直径缩减的金属支柱的半导体器件的金属化系统
US12/710,458 US9245860B2 (en) 2009-02-27 2010-02-23 Metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009010885.8A DE102009010885B4 (de) 2009-02-27 2009-02-27 Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür

Publications (2)

Publication Number Publication Date
DE102009010885A1 true DE102009010885A1 (de) 2010-09-02
DE102009010885B4 DE102009010885B4 (de) 2014-12-31

Family

ID=42102254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009010885.8A Active DE102009010885B4 (de) 2009-02-27 2009-02-27 Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (1) US9245860B2 (de)
JP (1) JP2012519374A (de)
KR (1) KR20110128897A (de)
CN (1) CN102428551A (de)
DE (1) DE102009010885B4 (de)
WO (1) WO2010097191A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US20120273937A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
US9768142B2 (en) 2013-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming bonding structures
US10049893B2 (en) 2016-05-11 2018-08-14 Advanced Semiconductor Engineering, Inc. Semiconductor device with a conductive post
US10636758B2 (en) 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
KR20210121336A (ko) 2020-03-26 2021-10-08 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5773897A (en) * 1997-02-21 1998-06-30 Raytheon Company Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
US20080303142A1 (en) * 2007-06-05 2008-12-11 Kim Baeyong Electronic system with vertical intermetallic compound

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
JPH0555228A (ja) * 1991-08-27 1993-03-05 Nec Corp 半導体装置
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
JP2773578B2 (ja) * 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
JP4131595B2 (ja) * 1999-02-05 2008-08-13 三洋電機株式会社 半導体装置の製造方法
JP2002076046A (ja) * 2000-09-04 2002-03-15 Citizen Watch Co Ltd 半導体装置の製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI244129B (en) * 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
TWI242253B (en) * 2004-10-22 2005-10-21 Advanced Semiconductor Eng Bumping process and structure thereof
JP2006295109A (ja) * 2005-03-14 2006-10-26 Citizen Watch Co Ltd 半導体装置とその製造方法
KR100857365B1 (ko) * 2007-02-28 2008-09-05 주식회사 네패스 반도체 장치의 범프 구조물

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
US5773897A (en) * 1997-02-21 1998-06-30 Raytheon Company Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps
US20080303142A1 (en) * 2007-06-05 2008-12-11 Kim Baeyong Electronic system with vertical intermetallic compound

Also Published As

Publication number Publication date
WO2010097191A1 (en) 2010-09-02
JP2012519374A (ja) 2012-08-23
US20100219527A1 (en) 2010-09-02
KR20110128897A (ko) 2011-11-30
US9245860B2 (en) 2016-01-26
DE102009010885B4 (de) 2014-12-31
CN102428551A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102019117027A1 (de) Halbleiter-package und verfahren für dessen bildung
DE102010040065B4 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102008044984A1 (de) Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102019123272A1 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102013111772B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102010029521A1 (de) Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ADVANCED MICRO DEVICES, INC., SANTA CLARA, US

Free format text: FORMER OWNERS: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US; AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE