JP2773578B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2773578B2
JP2773578B2 JP4264462A JP26446292A JP2773578B2 JP 2773578 B2 JP2773578 B2 JP 2773578B2 JP 4264462 A JP4264462 A JP 4264462A JP 26446292 A JP26446292 A JP 26446292A JP 2773578 B2 JP2773578 B2 JP 2773578B2
Authority
JP
Japan
Prior art keywords
film
forming
mask
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4264462A
Other languages
English (en)
Other versions
JPH06120351A (ja
Inventor
功 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4264462A priority Critical patent/JP2773578B2/ja
Priority to US08/130,854 priority patent/US5380679A/en
Publication of JPH06120351A publication Critical patent/JPH06120351A/ja
Application granted granted Critical
Publication of JP2773578B2 publication Critical patent/JP2773578B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】一般に、半導体装置の配線材料として
は、加工性，絶縁膜との密着性，経済性に優れているア
ルミニウムが多く使用されている。しかしながら、近年
の集積度の向上による配線の多層化，微細化によりエレ
クトロマイグレーション，ストレスマイグレーション，
腐触性等の問題が生じ易くなり、その対策としてめっき
技術を使用した貴金属等の多層配線が注目されている。
【０００３】図６（ａ）〜（ｃ）及び図７（ａ）〜
（ｃ）及び図８（ａ），（ｂ）は従来の半導体装置の製
造方法を説明するための工程順に示した断面図である。
【０００４】まず、図６（ａ）に示すように、シリコン
基板１の上に設けた、絶縁膜２の上にチタンタングステ
ン膜３ａと金膜３ｂとを積層して給電膜３を形成する。
【０００５】次に、図６（ｂ）に示すように、フォトレ
ジスト膜４を塗布してパターニングし、下層配線形成用
の第１のマスクを形成する。
【０００６】次に、図６（ｃ）に示すように、フォトレ
ジスト膜４をマスクとして電気めっき法により給電膜３
の上に金膜を堆積して下層配線５を形成する。
【０００７】次に、図７（ａ）に示すように、フォトレ
ジスト膜４を除去した後フォトレジスト膜１７を塗布し
てパターニングし下層配線５と上層配線を接続する接続
柱形成用の開孔部を形成する。次に、電気めっき法によ
り開孔部の下層配線５の上に金膜を堆積して接続柱１０
を形成する。
【０００８】次に、図７（ｂ）に示すように、フォトレ
ジスト膜１７を除去した後下層配線５をマスクとして給
電膜３をエッチングし除去する。
【０００９】次に、図７（ｃ）に示すように、下層配線
５及び接続柱１０を含む表面に層間絶縁膜１８を堆積し
てエッチバックし表面を平坦化すると共に接続柱１０の
上面を露出させる。
【００１０】次に、図８（ａ）に示すように、接続柱１
０を含む層間絶縁膜１８の上に下層配線５を形成する場
合と同様の工程でチタンタングステン膜１９ａと金膜１
９ｂとを積層した給電膜１９を形成し、給電膜１９の上
にフォトレジスト膜２０を塗布してパターニングし上層
配線形成用のマスクを形成する。
【００１１】次に、図８（ｂ）に示すように、フォトレ
ジスト膜２０をマスクとして電気めっき法により給電膜
１９の上に金膜を堆積して上層配線１３を形成した後、
フォトレジスト膜２０を除去する。
【００１２】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法は、めっき技術を使用して貴金属配線を形成
することにより、エレクトロマイグレーション耐性やス
トレスマイグレーション耐性を向上させることができる
が、各層の配線の上面と層間絶縁膜との界面の密着性が
悪く、信頼性を低下させるという問題があった。
【００１３】この貴金属配線の上面と層間絶縁膜との密
着性を改善する方法としては、チタン又はチタン合金等
の接着膜を配線の上面と層間絶縁膜との間に形成する方
法があるが、配線の上面に設ける接着膜のパターニング
のためにフォトリソグラフィ工程が各層毎に一工程必要
となり、多層配線では工程数が増大してしまうという問
題があった。
【００１４】本発明の工程数を増大させることなく接着
膜を配線の上面に形成させて、信頼性を向上させる半導
体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、半導体基板上に設けた絶縁膜上にめっ
き用給電膜を形成する工程と、前記給電膜の上にフォト
レジスト膜を塗布してパターニングし下層配線形成用の
パターンを有する第１のマスクを形成する工程と、前記
第１のマスクを用いめっき法により前記給電膜の上に金
属膜を堆積して下層配線を形成する工程と、前記第１の
マスクを除去した後前記下層配線をマスクとして前記給
電膜を除去する工程と、前記下層配線を含む表面に第１
の層間絶縁膜を堆積してエッチバックし表面を平坦化す
ると共に前記下層配線の上面を露出させる工程と、前記
下層配線を含む表面に接着用金属膜を形成する工程と、
前記接着用金属膜の上にフォトレジスト膜を塗布してパ
ターニングし下層配線と上層配線との接続柱形成用の開
孔部及び接着用金属膜分離用パターンを有する第２のマ
スクを形成する工程と、前記第２のマスクを用いて前記
接着用金属膜をエッチングし前記下層配線上の情操配線
接続用開孔部及び前記下層配線上以外の領域の前記接着
用金属膜を除去する工程と、前記第２のマスクを用いて
前記上層配線接続用開孔部の下層配線上にめっき法によ
り金属膜を堆積して上層配線接続用の接続柱を形成する
工程と、前記第２のマスクを除去した後前記接続柱を含
む表面に第２の層間絶縁膜を堆積してエッチバックし表
面を平坦化すると共に前記接続柱の上面を露出させる工
程と、前記接続柱の上面と絶接続して前記第２の層間絶
縁膜上に延在する上層配線を選択的に形成する工程とを
含んで構成される。
【００１６】本発明の第２の半導体装置の製造方法は、
半導体基板上に設けた絶縁膜上にめっき用金属膜を形成
する工程と、前記金属膜上にフォトレジスト膜を塗布し
てパターニングし下層配線形成用のパターンを有する第
１のマスクを形成する工程と、前記第１のマスクを用い
て前記めっき用金属膜をエッチング除去し前記絶縁膜の
表面を露出させる工程と、前記第１のマスクを用い前記
絶縁膜の表面に第１の層間絶縁膜を選択成長させる工程
と、前記第１のマスクを除去した後前記第１の層間絶縁
膜をマスクとしてめっき法により前記めっき用金属膜の
上に金属膜を堆積して前記第１の層間絶縁膜の上面に近
い高さを有する下層配線を形成する工程と、前記下層配
線を含む表面に接着用金属膜を形成する工程と、前記接
着用金属膜の上にフォトレジスト膜を塗布してパターニ
ングし下層配線と上層配線との接続柱形成用の開孔部及
び接着用金属膜分離用パターンを有する第２のマスクを
形成する工程と、前記第２のマスクを用いて前記接着用
金属膜をエッチングし前記下層配線上の上層配線接続用
開孔部及び前記下層配線上以外の領域の前記接着用金属
膜を除去する工程と、前記第２のマスクを用いて前記上
層配線接続用開孔部の下層配線上にめっき法により金属
膜を堆積して上層配線接続用の接続柱を形成する工程
と、前記第２のマスクを除去した後前記接続柱を含む表
面に第２の層間絶縁膜を堆積してエッチバックし表面を
平坦化すると共に前記接続柱の上面を露出させる工程
と、前記接続柱の上面と接続して前記第２の層間絶縁膜
上に延在する上層配線を選択的に形成する工程とを含ん
で構成される。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１８】図１（ａ）〜（ｃ）及び図２（ａ）〜
（ｃ）及び図３は本発明の第１の実施例を説明するため
の工程順に示した断面図である。
【００１９】まず、図１（ａ）に示すように、シリコン
基板１の上に設けた酸化シリコン膜等の絶縁膜２の上に
厚さ５０〜２００ｎｍのチタンタングステン膜３ａと厚
さ３０〜１００ｎｍの金（または白金）膜３ｂを順次ス
パッタ法により堆積して形成した給電膜３を設ける。給
電膜３としては、下地との密着性の確保、電気めっきの
為の電流経路及び耐熱性を確保するためのバリア膜とし
ての機能を有している。また、給電膜３としては、チタ
ン膜又は窒化チタン膜の上に白金膜又はパラジウム膜を
積層したものでも良い。
【００２０】次に、図１（ｂ）に示すように、給電線３
の上にフォトレジスト膜４を塗布してパターニングし、
下層配線形成用のパターン（溝）を有する第１のマスク
を形成する。次に、フォトレジスト膜４をマスクとして
電気めっき法により電気抵抗が低くめっきも容易な金，
銀，銅等の金属膜を堆積して下層配線５を形成する。
【００２１】次に、図１（ｃ）に示すように、フォトレ
ジスト膜４を除去した後、下層配線５をマスクとして給
電膜３をエッチング除去した後、下層配線５を含む表面
に第１の層間絶縁膜６を堆積してエッチバックし上面を
平坦化すると共に下層配線５の上面を露出させる。
【００２２】次に、下層配線を含む表面にチタン膜又
は、チタンタングステン膜等の接着用金属膜７を１０〜
１００ｎｍの厚さに形成する。接着用金属膜７の機能と
しては、下層配線５との密着及び上層に被着する絶縁
膜、例えばプラズマＣＶＤで形成された窒化シリコン
膜，酸化シリコン膜，酸化窒化シリコン膜等との密着性
が良いこと、並びに、それ自身熱的に安定である事、加
工しやすい事及び熱処理によって下層配線５の抵抗を大
幅に変動させないものが必要であり、チタン膜やチタン
タングステン膜がよく使用される。
【００２３】次に、図２（ａ）に示すように、接着用金
属膜７の上にフォトレジスト膜８を塗布してパターニン
グし、下層配線５と上層配線との接続柱形成用パターン
及び接着用金属膜分離用パターンを有する第２のマスク
を形成する。次に、このフォトレジスト膜８をマスクと
して接着用金属膜７をエッチングし接続柱形成用の開孔
部９を形成すると共に下層配線５上以外の領域の接着用
金属膜７を除去する。
【００２４】次に、図２（ｂ）に示すように、フォトレ
ジスト膜８をマスクとして開孔部９に露出した下層配線
５の上面に無電解めっき法により金膜を堆積して接続柱
１０を形成する。ここで、接着用金属膜７の側面又は層
間絶縁膜６の表面の一部に金膜が析出される場合もある
が、その場合にはフォトレジスト膜８をマスクとして層
間絶縁膜６の表面をクリーニング（又はエッチング）し
て金膜を除去することにより下層配線５相互間のリーク
や短絡を防止できる。
【００２５】次に、図２（ｃ）に示すように、フォトレ
ジスト膜８を除去した後、接続柱１０を含む表面に第２
の層間絶縁膜１１を堆積してエッチバックし表面を平坦
化すると共に接続柱１０の上面を露出させる。ここで、
第１の層間絶縁膜６及び第２の層間絶縁膜１１はプラズ
マＣＶＤにより堆積された酸化シリコン膜，窒化シリコ
ン膜，酸化窒化シリコン膜のいずれか又はこれらのいず
れかとＳＯＧ（スピン・オン・グラス）膜との積層構造
あるいは、ポリイミド系樹脂膜等を用いることができ
る。
【００２６】次に、図３に示すように、下層配線の形成
方法と同様に接続柱１０を含む層間絶縁膜１１の表面に
給電膜１２を形成し、給電膜１２の上に電気めっき法で
選択的に金膜を積層して上層配線１３を形成した後上層
配線１３をマスクとして給電膜１２をエッチング除去
し、接続柱１０を介して下層配線５と電気的に接続する
上層配線１３を得る。
【００２７】図４（ａ）〜（ｃ）及び図５は（ａ），
（ｂ）本発明の第２の実施例を説明するための工程順に
示した断面図である。
【００２８】まず、図４（ａ）に示すように、第１の実
施例と同様の工程によりシリコン基板１の上に設けた絶
縁膜２の上に厚さ５０〜２００ｎｍのチタンタングステ
ン膜１５ａと厚さ３０〜１００ｎｍの金（又は白金）膜
１５ｂとを積層しためっき用金属膜１５を形成する。次
に金属膜１の上にフォトレジスト膜１４を塗布してパタ
ーニングし下層配線形成用のパターンを有する第１のマ
スクを形成する。
【００２９】次に図４（ｂ）に示すように、フォトレジ
スト膜１４をマスクとして金属膜１５をエッチングして
下層配線形成用のパターンを形成する。次に、フォトレ
ジスト膜１４をマスクとして選択液相成長法により酸化
シリコン膜を堆積して層間絶縁膜１６を形成する。ここ
で層間絶縁膜１６の厚さは形成しようとする下層配線の
厚さよりも厚くする。
【００３０】次に、図４（ｃ）に示すように、フォトレ
ジスト膜１４を除去した後、層間絶縁膜１６をマスクと
して無電解めっき法により金属膜１５の上に金膜を堆積
して下層配線５を形成し、下層配線５の上面が層間絶縁
膜１６の上面まで達しない範囲で下層配線５の上面を含
む表面を平坦化する。次に、下層配線５を含む表面に接
着用金属膜７を形成する。
【００３１】次に、図５（ａ）に示すように、接着用金
属膜７の上に第１の実施例と同様の工程でフォトレジス
ト膜８を塗布してパターニングし、フォトレジスト膜８
をマスクとして接着用金属膜７をエッチングし、下層配
線５と上層配線とを接続する接続柱形成用開孔部９を形
成すると共に下層配線５上以外の領域の接着用金属膜７
を除去する。次に、開孔部９の下層配線５の上に金膜を
無電解めっきして接続柱１０を形成する。
【００３２】次に、図５（ｂ）に示すように、第１の実
施例と同様の工程で、第２の層間絶縁膜１１及び接続柱
１０の上面に接続する給電膜１２及び上層配線３をそれ
ぞれ形成する。
【００３３】
【発明の効果】以上説明したように本発明は、下層配線
の上面を含む第１の層間絶縁膜の上に接着用金属膜を形
成し、この接着用金属膜の上に設けたマスクにより下層
配線と上層配線とを接続する接続柱形成用開孔部と接着
用金属膜のパターニングを１回のフォトリソグラフィ工
程で同時に形成することにより、フォトリソグラフィ工
程を増加させることなく下層配線の上面に接着用金属膜
を形成することができ、配線と層間絶縁膜との密着性を
高めて信頼性を向上できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための工程順
に示した断面図。
【図２】本発明の第１の実施例を説明するための工程順
に示した断面図。
【図３】本発明の第１の実施例を説明するための工程順
に示した断面図。
【図４】本発明の第２の実施例を説明するための工程順
に示した断面図。
【図５】本発明の第２の実施例を説明するための工程順
に示した断面図。
【図６】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
【図７】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
【図８】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
【符号の説明】
１ シリコン基板 ２ 絶縁膜 ３，１２，１９ 給電線 ３ａ，１５ａ，１９ａ チタンタングステン膜 ３ｂ，１５ｂ，１９ｂ 金膜 ４，８，１４，１７，２０ フォトレジスト膜 ５ 下層配線 ６，１１，１６，１８ 層間絶縁膜 ７ 接着用金属膜 ９ 開孔部 １０ 接続柱 １３ 上層配線 １５ めっき用金属膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けた絶縁膜上にめっき
    用給電膜を形成する工程と、前記給電膜の上にフォトレ
    ジスト膜を塗布してパターニングし下層配線形成用のパ
    ターンを有する第１のマスクを形成する工程と、前記第
    １のマスクを用いめっき法により前記給電膜の上に金属
    膜を堆積して下層配線を形成する工程と、前記第１のマ
    スクを除去した後前記下層配線をマスクとして前記給電
    膜を除去する工程と、前記下層配線を含む表面に第１の
    層間絶縁膜を堆積してエッチバックし表面を平坦化する
    と共に前記下層配線の上面を露出させる工程と、前記下
    層配線を含む表面に接着用金属膜を形成する工程と、前
    記接着用金属膜の上にフォトレジスト膜を塗布してパタ
    ーニングし下層配線と上層配線との接続柱形成用の開孔
    部及び接着用金属膜分離用パターンを有する第２のマス
    クを形成する工程と、前記第２のマスクを用いて前記接
    着用金属膜をエッチングし前記下層配線上の上層配線接
    続用開孔部及び前記下層配線上以外の領域の前記接着用
    金属膜を除去する工程と、前記第２のマスクを用いて前
    記上層配線接続用開孔部の下層配線上にめっき法により
    金属膜を堆積して上層配線接続用の接続柱を形成する工
    程と、前記第２のマスクを除去した後前記接続柱を含む
    表面に第２の層間絶縁膜を堆積してエッチバックし表面
    を平坦化すると共に前記接続柱の上面を露出させる工程
    と、前記接続柱の上面と接続して前記第２の層間絶縁膜
    上に延在する上層配線を選択的に形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体基板上に設けた絶縁膜上にめっ
    き用金属膜を形成する工程と、前記金属膜上にフォトレ
    ジスト膜を塗布してパターニングし下層配線形成用のパ
    ターンを有する第１のマスクを形成する工程と、前記第
    １のマスクを用いて前記めっき用金属膜をエッチング除
    去し前記絶縁膜の表面を露出させる工程と、前記第１の
    マスクを用い前記絶縁膜の表面に第１の層間絶縁膜を選
    択成長させる工程と、前記第１のマスクを除去した後前
    記第１の層間絶縁膜をマスクとしてめっき法により前記
    めっき用金属膜の上に金属膜を堆積して前記第１の層間
    絶縁膜の上面に近い高さを有する下層配線を形成する工
    程と、前記下層配線を含む表面に接着用金属膜を形成す
    る工程と、前記接着用金属膜の上にフォトレジスト膜を
    塗布してパターニングし下層配線と上層配線との接続柱
    形成用の開孔部及び接着用金属膜分離用パターンを有す
    る第２のマスクを形成する工程と、前記第２のマスクを
    用いて前記接着用金属膜をエッチングし前記下層配線上
    の上層配線接続用開孔部及び前記下層配線上以外の領域
    の前記接着用金属膜を除去する工程と、前記第２のマス
    クを用いて前記上層配線接続用開孔部の下層配線上にめ
    っき法により金属膜を堆積して上層配線接続用の接続柱
    を形成する工程と、前記第２のマスクを除去した後前記
    接続柱を含む表面に第２の層間絶縁膜を堆積してエッチ
    バックし表面を平坦化すると共に前記接続柱の上面を露
    出させる工程と、前記接続柱の上面と接続して前記第２
    の層間絶縁膜上に延在する上層配線を選択的に形成する
    工程とを含むことを特徴とする半導体装置の製造方法。
JP4264462A 1992-10-02 1992-10-02 半導体装置の製造方法 Expired - Fee Related JP2773578B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4264462A JP2773578B2 (ja) 1992-10-02 1992-10-02 半導体装置の製造方法
US08/130,854 US5380679A (en) 1992-10-02 1993-10-04 Process for forming a multilayer wiring conductor structure in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4264462A JP2773578B2 (ja) 1992-10-02 1992-10-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06120351A JPH06120351A (ja) 1994-04-28
JP2773578B2 true JP2773578B2 (ja) 1998-07-09

Family

ID=17403554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4264462A Expired - Fee Related JP2773578B2 (ja) 1992-10-02 1992-10-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5380679A (ja)
JP (1) JP2773578B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135188A (ja) * 1993-11-11 1995-05-23 Toshiba Corp 半導体装置の製造方法
JPH07273118A (ja) * 1994-03-28 1995-10-20 Toshiba Corp 配線、電極の形成方法
KR970007174B1 (ko) * 1994-07-07 1997-05-03 현대전자산업 주식회사 반도체 소자의 금속배선 형성방법
US5786273A (en) * 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
WO1997043689A1 (en) 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
US7126195B1 (en) * 1996-06-03 2006-10-24 Micron Technology, Inc. Method for forming a metallization layer
US5662788A (en) 1996-06-03 1997-09-02 Micron Technology, Inc. Method for forming a metallization layer
US5830804A (en) * 1996-06-28 1998-11-03 Cypress Semiconductor Corp. Encapsulated dielectric and method of fabrication
JPH10107140A (ja) * 1996-09-26 1998-04-24 Nec Corp 多層配線半導体装置とその製造方法
US5932928A (en) * 1997-07-03 1999-08-03 Micron Technology, Inc. Semiconductor circuit interconnections and methods of making such interconnections
US6081033A (en) * 1997-07-29 2000-06-27 Micron Technology, Inc. Interconnections for semiconductor circuits
US6333556B1 (en) 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US6858526B2 (en) * 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
FR2771854B1 (fr) * 1997-11-28 2001-06-15 Sgs Thomson Microelectronics Procede de realisation d'interconnexions metalliques dans des circuits integres
US6169664B1 (en) * 1998-01-05 2001-01-02 Texas Instruments Incorporated Selective performance enhancements for interconnect conducting paths
JP3378505B2 (ja) * 1998-06-23 2003-02-17 株式会社東芝 半導体装置およびその製造方法
WO2000025355A1 (fr) * 1998-10-26 2000-05-04 Hitachi, Ltd. Procede de fabrication de dispositifs a semi-conducteurs
WO2000059040A1 (en) 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6413854B1 (en) * 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
WO2001017320A1 (en) * 1999-08-27 2001-03-08 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7695644B2 (en) 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US20080035370A1 (en) * 1999-08-27 2008-02-14 Lex Kosowsky Device applications for voltage switchable dielectric material having conductive or semi-conductive organic material
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
US20100044080A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7825491B2 (en) * 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US6734110B1 (en) * 1999-10-14 2004-05-11 Taiwan Semiconductor Manufacturing Company Damascene method employing composite etch stop layer
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
KR100389927B1 (ko) * 2001-06-07 2003-07-04 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US20030082906A1 (en) * 2001-10-30 2003-05-01 Lammert Michael D. Via formation in polymers
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US7593203B2 (en) * 2005-02-16 2009-09-22 Sanmina-Sci Corporation Selective deposition of embedded transient protection for printed circuit boards
US20100264225A1 (en) * 2005-11-22 2010-10-21 Lex Kosowsky Wireless communication device using voltage switchable dielectric material
EP1969627A4 (en) 2005-11-22 2010-01-20 Shocking Technologies Inc SEMICONDUCTOR DEVICES COMPRISING VOLTAGE SWITCHING MATERIALS PROVIDING OVERVOLTAGE PROTECTION
US7659022B2 (en) * 2006-08-14 2010-02-09 Modine Manufacturing Company Integrated solid oxide fuel cell and fuel processor
US20080029405A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having conductive or semi-conductive organic material
US20080032049A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having high aspect ratio particles
US7968014B2 (en) * 2006-07-29 2011-06-28 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
WO2008036423A2 (en) * 2006-09-24 2008-03-27 Shocking Technologies, Inc. Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same
US20120119168A9 (en) * 2006-11-21 2012-05-17 Robert Fleming Voltage switchable dielectric materials with low band gap polymer binder or composite
US7793236B2 (en) * 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8206614B2 (en) * 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US20100047535A1 (en) * 2008-08-22 2010-02-25 Lex Kosowsky Core layer structure having voltage switchable dielectric material
US20100065785A1 (en) * 2008-09-17 2010-03-18 Lex Kosowsky Voltage switchable dielectric material containing boron compound
US9208931B2 (en) * 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
CN102246246A (zh) * 2008-09-30 2011-11-16 肖克科技有限公司 含有导电芯壳粒子的电压可切换电介质材料
US8362871B2 (en) * 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
DE102009010885B4 (de) * 2009-02-27 2014-12-31 Advanced Micro Devices, Inc. Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
KR101679099B1 (ko) 2009-03-26 2016-11-23 쇼킹 테크놀로지스 인코포레이티드 전압 스위칭형 유전 물질을 갖는 소자
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
US9053844B2 (en) * 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US20110198544A1 (en) * 2010-02-18 2011-08-18 Lex Kosowsky EMI Voltage Switchable Dielectric Materials Having Nanophase Materials
US9320135B2 (en) * 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9224728B2 (en) * 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US20110291264A1 (en) * 2010-06-01 2011-12-01 Daesik Choi Integrated circuit packaging system with posts and method of manufacture thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5232873A (en) * 1992-10-13 1993-08-03 At&T Bell Laboratories Method of fabricating contacts for semiconductor devices
US5286675A (en) * 1993-04-14 1994-02-15 Industrial Technology Research Institute Blanket tungsten etchback process using disposable spin-on-glass

Also Published As

Publication number Publication date
JPH06120351A (ja) 1994-04-28
US5380679A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
JP2773578B2 (ja) 半導体装置の製造方法
US6144100A (en) Integrated circuit with bonding layer over active circuitry
JPH01302842A (ja) 多層配線構造の半導体装置
JP3063338B2 (ja) 半導体装置およびその製造方法
JP2001257226A (ja) 半導体集積回路装置
JPS5950544A (ja) 多層配線の形成方法
JPH05206134A (ja) 半導体装置とその製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JP3685645B2 (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS60153149A (ja) 多層配線の形成方法
JP3049872B2 (ja) 半導体装置の製造方法
JP2884849B2 (ja) 半導体装置の製造方法
JPH07183377A (ja) 半導体装置
JP4018848B2 (ja) 半導体装置
JPS62188343A (ja) 半導体装置の製造方法
JPS60210871A (ja) 半導体装置およびその製造方法
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JPH0621058A (ja) 半導体装置
JP5273921B2 (ja) 半導体装置およびその製造方法
JPH08274164A (ja) 半導体装置
JPH0577185B2 (ja)
JPH0555222A (ja) 半導体装置
JPH0684908A (ja) 半導体装置およびその製造方法
JPH0234929A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980324

LAPS Cancellation because of no payment of annual fees