JPS60153149A - 多層配線の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置における多層配線の形成方法に関す
るものである。

従来例の構成とその問題点 第１図（−）〜（ｄ）は従来の多層配線（ここでは二層
配線について説明する）形成の一連の工程を示したもの
である。第１図（ａ）において、１は半導体基板、２は
全面に蒸着された金属層、３は前記金属層２上にホトリ
ソグラフィ技術によってパターン形成されたレジスト３
である。金属層２を陰極としてメッキ工程を行ないＡｕ
電極からなる一層配線４を形成する。レジスト３を除去
し、金属層２の不要部３１を除去する。次に第１図Φ）
のように眉間絶縁膜としてポリイミド系樹脂５を全面に
塗布し、一層と二層の接続のための窓孔部分６を設ける
。続いて全面に金属を蒸着し金属層７を設け、前記窓孔
部６だけにメッキするために、金属層７の上にホトリソ
グラフィ技術によってレジスト８でパターンを形成する
。金属層７を陰極とし、メッキ工程を行ない、窓孔部分
６をコンタクト金属９で埋める。

次に前記レジスト８を除去し、第１図（Ｃ）のように二
層配線のだめに前記金属層７の上にホトリソグラフィ技
術によってパターン化されたレジスト１ｏを形成する。

前記メッキ工程と同様、前記金属層７を陰極としてメッ
キ工程を行ない、二層配線３２を形成する。次に第１図
（ｄ）のように、前記レジスト１０および前記金属層７
の不要部分を除去して、多層配線が形成される。数ＧＨ
ｚ帯忙使われる高速素子からなる集積回路では、多層配
線の抵抗や容量が応答速度を遅らせる原因になシ、特に
、多層配線の層間容量は著しく応答速度を悪化さぜる。

その／こめ、このような集積回路では、層間絶縁膜の膜
厚を厚くして層間容量を減少させる必要がある。しかし
、上記の従来！りの製造方法では、前記ポリイミド系樹
脂５の膜厚を厚くすると、金属層７がポリイミド系樹脂
６の上の部分と、窓孔部分６の底の部分で段切れがおこ
って断線し、メッキ工程において、コンタクト金属９が
部分的にメッキされない場合が生じ半導体装置の製造歩
留が悪くなるという問題があった。

発明の目的 本発明の目的は半導体装置の多層配線において、層間絶
縁膜を厚くして層間容量の小さい高速半導体装置を、製
造歩留まシ良く製造することにある。

発明の構成 本発明の多層配線の形成方法は、半導体基板の一主面に
第１の金属層を形成する工程と、前記第１の金属層を電
極としてメッキ法により第１層配線金属を形成する工程
と、前記第１層配線金属上の少なくとも１部に前記第１
の金属層を電極としてメッキ法によシコンタクト金属を
形成する工程と、前記第１配線金属の形成されている領
域以外の前記第１の金属層を除去する工程と、層間絶縁
膜を前記基板、前記第１層配線金属および前記コンタク
ト金属上に形成する工程と、前記コンタクト金属上部の
前記層間絶縁膜を開孔する工程と、前記層間絶縁膜およ
びコンタクト金属上に第２の金属層を形成する工程と、
前記第２の金属層を電極としてメッキ法により第２層配
線金属を形成する工程と、前記第２配線金属の形成され
ている領域以外の前記第２の金属層を除去する工程よ構
成る。

実施例の説明 本発明の一実施例として、高速ＧａＡｇＩＣを用いて説
明する。第２図（ａ）〜（ｑ）は、オーミックおよびゲ
ート電極まで形成したＧａＡｓＩＣの多層配線方法を示
すものであり、１１はＧ　ａ　Ａ　ｓ基板、１２はｎ型
活性領域、１３はｎ＋オーミック領域、１４はオーミッ
ク電極、１６はゲート電極、１６はシリコン窒化膜であ
る。

第２図（−）に示すＧ　ａ　Ａ　ｓ基板１１に、まず全
面に第１の金属層１７例えばＴｉ／Ｐｔ／Ａｕを蒸着に
より形成し、その後、第１のフォトレジスト１８例えば
ＡＺ１４００−３１　（商品名）で所望の第１層配線パ
ターンを抜きパターンで形成し第１の金属層１７を電極
として、第１層配線金属１９を選択メッキにより第１の
フォトレジスト１８の膜厚よシやや薄く例えば約１．６
μｍ形成する（ｂ）。次に第２のフォトレジス）２０例
えばＭ２Ｓ（商品名）で前記第１層配線金属１９上に所
望の第２層配線と接続のためのコンタクト金属層くター
ンを抜きノ（ターンで形成し第１の金属層１７を電極と
し選択メッキでコンタクト金属２１例えばＡｕを約２μ
ｍ形成する（Ｃ）。

その後筒１の７オトレジスト１８および第２のフォトレ
ジスト２ｏを除去し、さらに第１の金属層１７の第１層
配線金属１９以外の不要部をイオンミリング法で除去す
る（ｄ）。次に全面に層間絶縁膜２２例えばポリイミド
系樹脂を約３Ｂｍの膜厚で形成する（−）。この時、第
１層配線金属１９上の層間絶縁膜２２の膜厚は約２μｍ
であり、コンタクト金属２１上の膜厚は０．６μｍであ
る０次にコンタクト金属２１上面が露出するように層間
絶縁膜２２に開孔部２３を形成し、その後全面に第２の
金属層２４例えばＴｉ／Ｐｔ／Ａｕ１−蒸着形成し、所
望の第２配線金属ターンをフォトレジスト２６で形成し
、第２の金属層２４を電極として選択メッキで第２層配
線金属２６を約２μｍ形成する（ｆ）。最後にフォトレ
ジスト２５および第２の金属層２４の不要部を除去しく
ｑ）、２層配線高速ＧａＡｓＩＣを形成する。

なお、ここで、層間容量を減少させるだめに層間絶縁膜
を厚くする場合、コンタクト金属膜厚を大きくすれば、
層間絶縁膜形成時のコンタクト金属上部の層間絶縁膜厚
は小なくなシ、後の全面蒸着においても層間絶縁膜開孔
部で第２の金属層２４段切れすることなく形成できる。

また、本発明は２層配線にとどまらず、同様の工程をく
り返すことにより多層配線形成も容易に行なうことがで
きる。

以上の実施例で述べたように、本発明の多層配線の形成
方法ではコンタクト金属形成後にメッキ工程用の第２の
金属層を形成するだめ、層間絶縁膜を厚くしてもコンタ
クト金属上部で前記第２の金属屑が段切れを起こすこと
がなく、したがって第２層配線全域は再現性良く形成す
ることができ、半導体装置を製造歩留まシ良く製造する
ことができる。

なお実施例ではＧａＡｓ　ＩＣについて説明したが、配
線金属などを変−えることによシシリコンＩＣにも適用
できる。他の半導体についても適用可能である。またＩ
Ｃに限られるものではなく、高周波用のディスクリート
半導体素子にも適用可能である。

さらに実施例では層間絶縁膜にポリイミド系樹脂を用い
て説明したが、シリカフィルム、ＣＶＤ法により形成し
たＰＳＧ膜を熱処理によりメルｊ・フローさせた膜等を
用いてもよい。

発明の効果 本発明によれば、半導体装置の多層配線の層間絶縁膜厚
を大きくすることができ、層間容量の小さい高速半導体
装置の多層配線を製造歩′ｆ１ｉｔり良く形成すること
ができる。

【図面の簡単な説明】

第１図Ｃａ）〜（ｄ）は従来の多層配線の形成方法を示
す工程断面図、第２図（ａ）〜（ｑ）は本発明の一実施
例による多層配線の形成方法を示す工程断面図である０ １１・・・・・・羞板、１７，２４・・・・・・金属層
、１９゜２６・・・・・・配線金属、２１・・・・・・
コンタクト金属、２２・・・・・・層間絶縁膜。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
１　口 第２図

Claims (1)

【特許請求の範囲】
1. 半導体基板の一生面に第１の金属層を形成する工程と、
   前記第１の金属層を電極としてメッキ法により第１層配
   線金属を形成する工程と、前記第１層配線金属上の少な
   くとも１部に前記第１の金属層を電極としてメッキ法に
   よりコンタクト金属を形成する工程と、前記第１層配線
   金属の形成されている領域以外の前記第１の金属層を除
   去する工程と、層間絶縁膜を前記基板、前記第１層配線
   金属および前記コンタクト金属上に形成する工程と、前
   記コンタクト金属上部の前記層間絶縁膜を開孔する工程
   と、前記層間絶縁膜およびコンタクト金属上に第２の金
   属層を形成する工程と、前記第２の金属層を電極として
   メッキ法によシ第２層配線金属を形成する工程と、前記
   第２層配線金属の形成されている領域以外の前記第２の
   金属層を除去する工程とよ構成ることを特徴とする多層
   配線の形成方法。