JPS58202539A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58202539A JPS58202539A JP57085745A JP8574582A JPS58202539A JP S58202539 A JPS58202539 A JP S58202539A JP 57085745 A JP57085745 A JP 57085745A JP 8574582 A JP8574582 A JP 8574582A JP S58202539 A JPS58202539 A JP S58202539A
- Authority
- JP
- Japan
- Prior art keywords
- area
- insulating film
- semiconductor
- film
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はＩＣ，ＬＳＩ、ＶＬＳＩ等の半導体装置に関
するものでポンプイングツ４ツドの改良に係る。
するものでポンプイングツ４ツドの改良に係る。
従来より ＩＣ，ＬＳＩ等の半導体装置の高集積化が進
められている。このような半導体装置の構造ハ、アルミ
ニウムゲートのＣ−ＭＯＳ （ンパータの場合を例にと
シ示すと第１図の断面図のようなものである。このイン
バータは、次のようにして製造する。まず、ｎ型の半導
体基板１１にｐウェル１２を拡散形成して、次にｎチャ
ンネルトランジスタのそれぞれドレインおよびソースと
なるｎ型ドレイン領域ＤＨ，ｎ型ソース領域ｓＮと、同
様にｐチャンネルトランジスタのｐ型ドレイン領域ＤＰ
およびｐ型ソース領域Ｓｐを拡散形成する。その後上記
の拡散工程でのマスクとなっていた５１０２膜１３に上
記の各ドレインおよびソース領域ＤＮ、ＳＮ、ＤＰおよ
びＳＰにそれぞれ接続するコンタクトホール１３ｍ、１
３＊・・・を開口し、その上にアルミニウム蒸着膜１４
を配線・ぐターニングし、このウェーハ上の全面にＰＳ
Ｇ （リン硅酸ガラス）膜１５を被着した後、ポンプイ
ングツｆツド１６部分のみＰＳＧ膜１５をエッチング等
で除去する。
められている。このような半導体装置の構造ハ、アルミ
ニウムゲートのＣ−ＭＯＳ （ンパータの場合を例にと
シ示すと第１図の断面図のようなものである。このイン
バータは、次のようにして製造する。まず、ｎ型の半導
体基板１１にｐウェル１２を拡散形成して、次にｎチャ
ンネルトランジスタのそれぞれドレインおよびソースと
なるｎ型ドレイン領域ＤＨ，ｎ型ソース領域ｓＮと、同
様にｐチャンネルトランジスタのｐ型ドレイン領域ＤＰ
およびｐ型ソース領域Ｓｐを拡散形成する。その後上記
の拡散工程でのマスクとなっていた５１０２膜１３に上
記の各ドレインおよびソース領域ＤＮ、ＳＮ、ＤＰおよ
びＳＰにそれぞれ接続するコンタクトホール１３ｍ、１
３＊・・・を開口し、その上にアルミニウム蒸着膜１４
を配線・ぐターニングし、このウェーハ上の全面にＰＳ
Ｇ （リン硅酸ガラス）膜１５を被着した後、ポンプイ
ングツｆツド１６部分のみＰＳＧ膜１５をエッチング等
で除去する。
この後、このウェーハを半導体チップにダイシングシ、
上記ポンプイングツ（ラド１６にポンディングワイヤを
接続して適当な外囲器に組み込む。
上記ポンプイングツ（ラド１６にポンディングワイヤを
接続して適当な外囲器に組み込む。
ここで、上記のゴンディングノ平ッド１６は、単にがン
ディングワイヤとの溶着部となるばかりでなく、製造工
程中に行なわれる半導体チ。
ディングワイヤとの溶着部となるばかりでなく、製造工
程中に行なわれる半導体チ。
プの良・不良の検査選別工程においてダイソータ（検査
選別装置）の探針が当てられる部位となる。このため、
ポンディングを行う自動がンディング装置やダイソータ
の探針の位置決めの精度によシ、ポンディングパッド１
６は「１００．ａ×１００μ」程度の面積は必要で、作
業性の向上を望めばその面積は大きければ大きい程良い
。
選別装置）の探針が当てられる部位となる。このため、
ポンディングを行う自動がンディング装置やダイソータ
の探針の位置決めの精度によシ、ポンディングパッド１
６は「１００．ａ×１００μ」程度の面積は必要で、作
業性の向上を望めばその面積は大きければ大きい程良い
。
一方、現在通常のＬＳＩでは、半導体チップの素子の形
成された余白部分に１チツｆ尚り ４０〜６０位の数の
ゴンディングノ９ツド１６が形成される。ここで、例え
ば４■口すなわち１６（ｍｓ）２０面積を有する半導体
チップにおいて、０．０１（窮）２のｍｌｒｌテンング
パッドが４０あるとすれば、１チツプにポンディング・
９ラド全体の占める面積は０．４（Ｗｎ）２で約２．５
％もある。
成された余白部分に１チツｆ尚り ４０〜６０位の数の
ゴンディングノ９ツド１６が形成される。ここで、例え
ば４■口すなわち１６（ｍｓ）２０面積を有する半導体
チップにおいて、０．０１（窮）２のｍｌｒｌテンング
パッドが４０あるとすれば、１チツプにポンディング・
９ラド全体の占める面積は０．４（Ｗｎ）２で約２．５
％もある。
現在ＬＳＩの高集積化、多機能化に伴いがンディング・
ぐラドの数が増す傾向にあるがなるべくチップ面積に占
めるポンディングパッド全体の面積を小さくシ、チップ
サイズを小さくすることが要望されている。
ぐラドの数が増す傾向にあるがなるべくチップ面積に占
めるポンディングパッド全体の面積を小さくシ、チップ
サイズを小さくすることが要望されている。
この発明は上記のような点に鑑みなされたもので、半導
体チップの面積を縮小化でき、さらにがンディングノｊ
ッド１個肖りにつき充分な面積を有し、充分な数のポン
ディングパッドを形成できる半導体装置を提供しようと
するものである。
体チップの面積を縮小化でき、さらにがンディングノｊ
ッド１個肖りにつき充分な面積を有し、充分な数のポン
ディングパッドを形成できる半導体装置を提供しようと
するものである。
すなわちこの発明に係る半導体装置は、所定の半導体活
性領域の形成された半導体ウェーハ上にコンタクトホー
ルの形成された例えば５ｉｏ２等の第１の絶縁膜を被着
し、この第１の絶縁膜上に上記コンタクトホールに接続
する第１の金属配線パターンを形成し、この金属配線ノ
＋ターンの形成された第１の絶縁膜上にがンディングパ
ッド引き出し孔の開口された第２の絶縁膜を被着し、こ
の第２の絶縁膜上に上記がンディングパッド引き出し孔
に接続するがンディングパッドを含む第２の金属配線パ
ターンを形成したものである。
性領域の形成された半導体ウェーハ上にコンタクトホー
ルの形成された例えば５ｉｏ２等の第１の絶縁膜を被着
し、この第１の絶縁膜上に上記コンタクトホールに接続
する第１の金属配線パターンを形成し、この金属配線ノ
＋ターンの形成された第１の絶縁膜上にがンディングパ
ッド引き出し孔の開口された第２の絶縁膜を被着し、こ
の第２の絶縁膜上に上記がンディングパッド引き出し孔
に接続するがンディングパッドを含む第２の金属配線パ
ターンを形成したものである。
以下図面を参照してこの発明の一実施例につき説明する
。第２図（、Ａ）〜（Ｄ）は、この発明に係る半導体装
置をＣ−ＭＯＳインバータを例にと９、製造工程と共に
示す断面図で、第１図に示すものと同一構成分には同一
符号を付してその説明を省略する。
。第２図（、Ａ）〜（Ｄ）は、この発明に係る半導体装
置をＣ−ＭＯＳインバータを例にと９、製造工程と共に
示す断面図で、第１図に示すものと同一構成分には同一
符号を付してその説明を省略する。
まず第２図（Ａｌに示すものは、第１図の場合と同様に
、周知の工程によってｎ型の半導体基板１１にＣ−ＭＯ
Ｓインバータの所定のｐウェル１２、ｎ型ドレイン領域
ＤＨ，ｎ型ソース領域ＳＮ、ｐ型ドレイン領域Ｄｈ
Ｐ型ソース領域Ｓｐの各活５− 性領域を拡散形成し、この半導体基板１１上には第１の
絶縁膜として、各ドレインおよびソース領域ＤＰ ＋
ＤＮ ＋ Ｓｐ ｌ ８Ｎに開口したコンタクトホール
１３ ｍ ＋、 １３ ａを有する５ｔｏｚ膜１３を被
着する。
、周知の工程によってｎ型の半導体基板１１にＣ−ＭＯ
Ｓインバータの所定のｐウェル１２、ｎ型ドレイン領域
ＤＨ，ｎ型ソース領域ＳＮ、ｐ型ドレイン領域Ｄｈ
Ｐ型ソース領域Ｓｐの各活５− 性領域を拡散形成し、この半導体基板１１上には第１の
絶縁膜として、各ドレインおよびソース領域ＤＰ ＋
ＤＮ ＋ Ｓｐ ｌ ８Ｎに開口したコンタクトホール
１３ ｍ ＋、 １３ ａを有する５ｔｏｚ膜１３を被
着する。
そして、５ｔｏ２膜１３の形成された半導体ウェーハ表
面全面にアルミニウム蒸着膜１４を形成する。
面全面にアルミニウム蒸着膜１４を形成する。
次に第２図（Ｂ）に示すように上記アルミニウム蒸着膜
１４を配線パターニングし、各コンタクトホール１３ｍ
、１３ｍに接続する配線ノ４ターン１７を形成する。こ
の際、図の破線部１６ａ。
１４を配線パターニングし、各コンタクトホール１３ｍ
、１３ｍに接続する配線ノ４ターン１７を形成する。こ
の際、図の破線部１６ａ。
１６ａで示すように？ンディング／母ッドは形成しなく
てよい。
てよい。
その後、第２図（Ｑに示すように、上記金属間Ｈ”ター
ン１７の形成された半導体ウェーハ上に例えばＰＳＧ膜
等による第２の絶縁膜１８を被着し、エツチングを行っ
て、第１の金属配線・臂ターン１７のうちがンディング
パッドへ引き出されるべき配線ライン上の第２の絶縁膜
１８に６− ポンディングパッド引き出し孔となる開口部Ｊ ９，１
９を開口する。
ン１７の形成された半導体ウェーハ上に例えばＰＳＧ膜
等による第２の絶縁膜１８を被着し、エツチングを行っ
て、第１の金属配線・臂ターン１７のうちがンディング
パッドへ引き出されるべき配線ライン上の第２の絶縁膜
１８に６− ポンディングパッド引き出し孔となる開口部Ｊ ９，１
９を開口する。
次に、このウェーハ上全面に再びアルミニウム蒸着膜を
蒸着し、この第２のアルミニウム蒸着膜と前記第１の金
属配線パターンとが上記開口部１９．１９を通して接続
した状態にする。
蒸着し、この第２のアルミニウム蒸着膜と前記第１の金
属配線パターンとが上記開口部１９．１９を通して接続
した状態にする。
この後、第２図（Ｄ）に示すように上記開口部１９゜１
９を含む領域の第２のアルミニウム蒸着膜がポンディン
グパッド２０．２０となるように配線ノーターニングし
て、第１の金属配線ノ９ターン１７に接続する第２の金
属配線ツクターン２１゜２１を形成する。
９を含む領域の第２のアルミニウム蒸着膜がポンディン
グパッド２０．２０となるように配線ノーターニングし
て、第１の金属配線ノ９ターン１７に接続する第２の金
属配線ツクターン２１゜２１を形成する。
このように形成したデンディングｌ？ッド２０゜２０は
、第２の絶縁膜１８によって下層の第１の金属配線ノ９
ターンと分離されポンディングパッド引出し孔となる第
２の絶縁膜の開口部１９゜１９において下層の第１の金
属配線パターン１７と接、■ 続されている。この丸め、半導体チップ上に、特にポン
ディングパッド専用の面積を取らすとも少なくともがン
ディングパッド引き出し部の面積があればポンディング
パッドが形成できる。
、第２の絶縁膜１８によって下層の第１の金属配線ノ９
ターンと分離されポンディングパッド引出し孔となる第
２の絶縁膜の開口部１９゜１９において下層の第１の金
属配線パターン１７と接、■ 続されている。この丸め、半導体チップ上に、特にポン
ディングパッド専用の面積を取らすとも少なくともがン
ディングパッド引き出し部の面積があればポンディング
パッドが形成できる。
ここで、がンディングノぐラド引き出し部の面積を０．
０１ｍ＋口とすれば、７？ンデイングｉＪ？ツド数４０
で面積が１６（ｗｎ）２の半導体チップにおけるΔぐン
ディングパッド引き出し部の占有面積率はたかだか０．
０２５％にしかならず、従来のものに比らべ２チ以上の
チップの縮小化が企れる。
０１ｍ＋口とすれば、７？ンデイングｉＪ？ツド数４０
で面積が１６（ｗｎ）２の半導体チップにおけるΔぐン
ディングパッド引き出し部の占有面積率はたかだか０．
０２５％にしかならず、従来のものに比らべ２チ以上の
チップの縮小化が企れる。
また、第２の絶縁膜１８上に形成される？ンディングノ
ヤッド２０．２０も従来のようにトランジスタなどの素
子の形成された領域を厳密に避ける必要がなく、さらに
適当な位置に形成されたポンディングパッドと目ζンデ
ィングパ、ドい。さらに、ポンディングパッド形成領域
の面積的制約が殆んどなくなるため、がンディングパッ
ドの面積を広くすれば、ダイソータの探針を当て易くで
き、ポンディング工程も容易に行なえるようにできる。
ヤッド２０．２０も従来のようにトランジスタなどの素
子の形成された領域を厳密に避ける必要がなく、さらに
適当な位置に形成されたポンディングパッドと目ζンデ
ィングパ、ドい。さらに、ポンディングパッド形成領域
の面積的制約が殆んどなくなるため、がンディングパッ
ドの面積を広くすれば、ダイソータの探針を当て易くで
き、ポンディング工程も容易に行なえるようにできる。
尚、上記実施例では第１および第２の絶縁膜としてそれ
ぞれ５ｔｏ２膜およびＰＳＧ膜の場合につき述べたが、
上記両絶縁膜は５１０２膜やＰＳＧ膜に限らすＳ ｉ
５Ｎ４膜など他の絶縁膜でも良く、同様に第１および第
２の金属配線パターンもアルミニウムに限らず銀等、他
のものでも良い。
ぞれ５ｔｏ２膜およびＰＳＧ膜の場合につき述べたが、
上記両絶縁膜は５１０２膜やＰＳＧ膜に限らすＳ ｉ
５Ｎ４膜など他の絶縁膜でも良く、同様に第１および第
２の金属配線パターンもアルミニウムに限らず銀等、他
のものでも良い。
以上のようにこの発明によれば、半導体チップ上にデン
ディングパッド専用の面積が不要となるため半導体チッ
プを縮小化でき、一枚の半導体ウェーハよシ半導体チ、
７°を多数生産可能となると共に、充分に広い面積のポ
ンディングパッドを多数形成でき、ダイソート工程およ
びがンディング工程の作業性の向上にも寄与するもので
ある。
ディングパッド専用の面積が不要となるため半導体チッ
プを縮小化でき、一枚の半導体ウェーハよシ半導体チ、
７°を多数生産可能となると共に、充分に広い面積のポ
ンディングパッドを多数形成でき、ダイソート工程およ
びがンディング工程の作業性の向上にも寄与するもので
ある。
第１図は従来の半導体装置をＣ−ＭＯＳインバータを例
にとり示す断面図、第２図囚〜（Ｄ）はこの発明の一実
施例に係る半導体装置を製造過程と共に示す断面図。 １１・・・半導体基板、１３・・・８１０２膜、１７・
・・第９− １の金属配線・母ターン、１８・・・第２の絶縁膜、１
９・・・開口部、２０・・・がンディングパッド、２１
・・・第２の金属配線・千ターン。 出願人代理人 弁理士 鈴 江 武 彦１０−
にとり示す断面図、第２図囚〜（Ｄ）はこの発明の一実
施例に係る半導体装置を製造過程と共に示す断面図。 １１・・・半導体基板、１３・・・８１０２膜、１７・
・・第９− １の金属配線・母ターン、１８・・・第２の絶縁膜、１
９・・・開口部、２０・・・がンディングパッド、２１
・・・第２の金属配線・千ターン。 出願人代理人 弁理士 鈴 江 武 彦１０−
Claims (1)
- 半導体活性領域の形成された半導体基板を含む半導体と
、この半導体上に形成されコンタクトホールを有する第
１の絶縁膜と、この第１の絶縁膜上に形成され上記コン
タクトホールに接続する第１の金属配線パターンと、上
記第１の金属配線パターンの形成された上記第１の絶縁
膜上に形成された第２の絶縁膜と、上記第２の絶縁膜上
に形成され上記第１の金属配線パターンに開口部を通じ
て接続するポンディング・マッドを含む第２の金属配線
パターンとを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085745A JPS58202539A (ja) | 1982-05-21 | 1982-05-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085745A JPS58202539A (ja) | 1982-05-21 | 1982-05-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58202539A true JPS58202539A (ja) | 1983-11-25 |
Family
ID=13867377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085745A Pending JPS58202539A (ja) | 1982-05-21 | 1982-05-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58202539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104447A (ja) * | 1986-10-22 | 1988-05-09 | Nec Corp | 高周波用トランジスタの製造方法 |
-
1982
- 1982-05-21 JP JP57085745A patent/JPS58202539A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104447A (ja) * | 1986-10-22 | 1988-05-09 | Nec Corp | 高周波用トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US4289846A (en) | Process for forming low-reactance interconnections on semiconductors | |
| US5198385A (en) | Photolithographic formation of die-to-package airbridge in a semiconductor device | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| KR950004464A (ko) | 칩 범프의 제조방법 | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JPS58202539A (ja) | 半導体装置 | |
| JP2001035876A (ja) | フリップチップ接続構造、半導体装置および半導体装置製造方法 | |
| JPH05160133A (ja) | 半導体装置の電極構造 | |
| JP3263859B2 (ja) | 半導体装置 | |
| JPS60153149A (ja) | 多層配線の形成方法 | |
| JP2679388B2 (ja) | 半導体装置の製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
| JPS63224344A (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH01255235A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 |