JPH01255235A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01255235A
JPH01255235A JP63084273A JP8427388A JPH01255235A JP H01255235 A JPH01255235 A JP H01255235A JP 63084273 A JP63084273 A JP 63084273A JP 8427388 A JP8427388 A JP 8427388A JP H01255235 A JPH01255235 A JP H01255235A
Authority
JP
Japan
Prior art keywords
onto
silicide layer
insulating film
semiconductor substrate
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63084273A
Other languages
English (en)
Inventor
Kazuo Adachi
足達　和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63084273A priority Critical patent/JPH01255235A/ja
Publication of JPH01255235A publication Critical patent/JPH01255235A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の構造に関し、特に耐湿性向上を目
的としたボンデンイグパッドの構造に関する。
〔従来の技術〕
従来半導体装置のポンディングパッドの構造は、第４図
に示すようにポンディングパッド部１１がアルミで形成
されているため、外部からの水分等によりアルミが腐食
し配線がオープンになるという問題があった。
〔発明が解決しようとする課題〕
上述した従来のポンディングパッドは、ポンディングパ
ッド部がアルミで形成されているため、外部からの水分
等によりアルミが腐食するため、一般的に耐湿性が弱い
という欠点がある。
本発明の目的は、かかる欠点をなくし、耐湿性に非常に
すぐれたポンディングパッドの構造を提供することにあ
る。
〔課題を解決するための手段〕
本発明のポンディングパッドの構造は、半導体基板の表
面に設けられた絶縁膜と、該絶縁膜上に選択的に形成さ
れた多結晶シリコン層と、該多結晶シリコン表面に形成
されたシリサイド層と、該シリサイド層と、前記半導体
基板表面に形成された素子とを接続する金属配線とを含
み、前記シリサイド層表面に外部取り出し用金属配線を
設けている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構造を示す半導体チップの
断面図である。また第２図はその平面図である。
第１図に示すように本発明によるポンディングパッドの
構造は、多結晶シリコン表面を腐食に強い白金シリサイ
ド層で波腹していることを特徴としている。
また、本発明は白金シリサイド層に限らず、シリサイド
層を形成する金属であれば何でもよい。
次に、第３図（ａ）〜（ｄ）は本発明の一実施例を説明
するための、工程順に配置した半導体チップの断面図で
ある。
先ず、第３図（ａ）に示すように半導体基板ｌの表面に
絶縁膜２を形成する。次に第３図（ｂ）に示すように、
多結晶シリコン層３を選択的に形成した後、その多結晶
シリコン層３の表面に白金シリサイド層４を形成する。
次に第３図（ｃ）に示すように第２の絶縁膜５を形成し
、その第２の絶縁膜５に白金シリサイド層４と、半導体
チップに形成された素子とを金属配線で接続するための
開孔部と、外部取り出し用金属を接続するための開孔部
を設ける。次に、半導体チップに形成された素子と白金
シリサイド層４とを接続する金属配線６を形成する。次
に第３図（ｄ）に示すように、第３の絶縁膜７を形成す
る。
〔発明の効果〕
以上説明したように本発明はポンディングパッドの表面
を腐食に対して強い白金シリサイド層にするこことによ
りポンディングパッドの耐湿性を向上できる効果がある
。
【図面の簡単な説明】
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図、第２図はその平面図、また第３図（ａ）〜
（ｄ）は工程順に配置した半導体チップの断面図である
。第４図は従来例を説明するための半導体チップの断面
図である。 ■、９・・・・・・半導体基板、２，１０・・・・・・
絶縁膜、３・・・・・・多結晶シリコン層、４・・川・
白金シリサイド層、５・・・・・・第２絶縁膜、６，１
１・・・甲金属配線、７．１２・・・・・・パッシベー
ション絶縁膜、８・・・・・・ボンディングワイヤー。 代理人　弁理士　内　原　　　晋 （ａ−） ６６ノ χ 第３　閾 第４０

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板の表面に設けられた絶縁膜と、該絶縁膜上
    に選択的に形成された多結晶シリコン層と、該多結晶シ
    リコン層表面に形成されたシリサイド層と、該シリサイ
    ド層と前記半導体基板表面に形成された素子とを接続す
    る金属配線とを含み、前記シリサイド層表面に外部取り
    出し用金属配線とを設けたことを特徴とする半導体装置
    。
JP63084273A 1988-04-05 1988-04-05 半導体装置 Pending JPH01255235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63084273A JPH01255235A (ja) 1988-04-05 1988-04-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63084273A JPH01255235A (ja) 1988-04-05 1988-04-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH01255235A true JPH01255235A (ja) 1989-10-12

Family

ID=13825844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63084273A Pending JPH01255235A (ja) 1988-04-05 1988-04-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH01255235A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566901A3 (ja) * 1992-04-24 1994-01-26 Ibm
FR2724489A1 (fr) * 1994-08-19 1996-03-15 Fujitsu Ltd Dispositif a semiconducteur et son procede de fabrication
JPH08330325A (ja) * 1995-05-31 1996-12-13 Nec Corp 電界効果トランジスタおよび製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566901A3 (ja) * 1992-04-24 1994-01-26 Ibm
FR2724489A1 (fr) * 1994-08-19 1996-03-15 Fujitsu Ltd Dispositif a semiconducteur et son procede de fabrication
JPH08330325A (ja) * 1995-05-31 1996-12-13 Nec Corp 電界効果トランジスタおよび製造方法

Similar Documents

Publication Publication Date Title
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JPH07114214B2 (ja) 半導体装置
JPH01255235A (ja) 半導体装置
JPH0590327A (ja) 半導体集積回路
JP2570457B2 (ja) 半導体装置
JPH02281743A (ja) ボールボンディング用電極を備えた半導体装置
JPS61170056A (ja) 半導体装置の電極材料
JPH06333977A (ja) 半導体装置及びその製造方法
JPS5937576B2 (ja) 半導体装置
JPS59188153A (ja) 多層配線を有する電子回路装置の製造方法
JPS6041728Y2 (ja) 半導体装置
JPH0669270A (ja) 半導体集積回路装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPH03159125A (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JP2806538B2 (ja) 集積回路装置
JPH01233739A (ja) 半導体装置の製造方法
JPS5827347A (ja) 半導体装置
JPH03280441A (ja) 半導体装置
JPS61203653A (ja) 配線の接続方法
JPS60214569A (ja) Ｍｏｓ型半導体装置
JPH05206198A (ja) 半導体装置
JPH02231735A (ja) 半導体装置
JPS63164324A (ja) 半導体集積回路
JPS60198754A (ja) 半導体装置